JP2011134780A - 積層コンデンサ - Google Patents

積層コンデンサ Download PDF

Info

Publication number
JP2011134780A
JP2011134780A JP2009290826A JP2009290826A JP2011134780A JP 2011134780 A JP2011134780 A JP 2011134780A JP 2009290826 A JP2009290826 A JP 2009290826A JP 2009290826 A JP2009290826 A JP 2009290826A JP 2011134780 A JP2011134780 A JP 2011134780A
Authority
JP
Japan
Prior art keywords
electrode
dummy
terminal
connection
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009290826A
Other languages
English (en)
Other versions
JP5131263B2 (ja
Inventor
Takashi Aoki
崇 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2009290826A priority Critical patent/JP5131263B2/ja
Publication of JP2011134780A publication Critical patent/JP2011134780A/ja
Application granted granted Critical
Publication of JP5131263B2 publication Critical patent/JP5131263B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】ESRの向上を図りつつ、導通不良の発生を抑制することが可能な積層コンデンサを提供する。
【解決手段】積層コンデンサは、誘電体素体と、端子電極18A,18Bと、連結用電極20A,20Bと、ESR制御電極と、内部電極14A,14Bと、ダミー電極16A,16Bとを備える。ESR制御電極には、端子用接続導体と、連結用接続導体とが一体的に設けられている。ダミー電極16Aは端子電極18Aと接続され、ダミー電極16Bは端子電極18Bと接続されている。幅W3は、端子用接続導体の幅、又は、幅W2以上となるように設定されている。
【選択図】図5

Description

本発明は、積層コンデンサに関する。
従来、誘電体層と内部電極とを交互に積層してなる積層体と、積層体の側面において互いに電気的に絶縁された外部電極及び端子導体とを備えた積層コンデンサがある。例えば、下記の特許文献1に記載の積層コンデンサでは、4種の内部電極が設けられており、このうちの2種の内部電極は、静電容量を形成する電極部と、この電極部と端子導体とに接続される引出導体とを有している。また、他の2種の内部電極は、端子導体に接続される引出導体と、外部電極に接続される引出導体とを有している。
特開2003−168621号公報
このような積層コンデンサは、例えばICにおけるデカップリングコンデンサとして用いられる。ICの高速化・低電圧化が進む現状では、積層コンデンサにおけるESR(等価直列抵抗)の向上を実現することが要求されている。そこで、所定の内部電極の引出導体の幅を他の内部電極の引出導体の幅よりも小さくすることによって電流経路の絞り部を形成し、高ESR化を図ることが考えられる。
一方、上述のように所定の内部電極の引出導体の幅を他の内部電極の引出導体の幅よりも小さくする場合、積層コンデンサのESRを高めることができる反面、幅を狭くした引出導体と端子電極との接触面積が低下することとなる。このことは、積層コンデンサの導通不良の一因となるので、ESRの向上を図りつつ導通不良の発生を抑制する技術が望まれている。
そこで、本発明は、ESRの向上を図りつつ、導通不良の発生を抑制することが可能な積層コンデンサを提供することを目的とする。
本発明に係る積層コンデンサは、複数の誘電体層が積層された素体と、素体の外表面に配置された第1及び第2の端子電極と、素体の外表面に配置された第1及び第2の連結用電極と、誘電体層の積層方向において互いに離間した状態で素体の内部に配置された第1及び第2のESR制御電極と、積層方向において互いに離間すると共に隣り合った状態で素体の内部に配置された第1及び第2の内部電極と、素体の内部に配置された第1及び第2のダミー電極とを備え、第1のESR制御電極には、第1の端子電極と接続される第1の端子用接続導体と、第1の連結用電極と接続される第1の連結用接続導体とが一体的に設けられ、第2のESR制御電極には、第2の端子電極と接続される第2の端子用接続導体と、第2の連結用電極と接続される第2の連結用接続導体とが一体的に設けられ、第1の内部電極には、第2の連結用電極と接続される第3の連結用接続導体が一体的に設けられ、第2の内部電極には、第1の連結用電極と接続される第4の連結用接続導体が一体的に設けられ、第1及び第2のダミー電極は、第1及び第2のESR制御電極とは異なる面に配置されており、第1のダミー電極は、第1の端子電極と接続され、第2のダミー電極は、第2の端子電極と接続されていることを特徴とする。
本発明に係る積層コンデンサでは、第1の内部電極が第1の連結用電極にのみ接続され、第2の内部電極が第2の連結用電極にのみ接続され、第1のESR制御電極が第1の連結用電極及び第1の端子電極にそれぞれ接続され、第2のESR制御電極が第2の連結用電極及び第2の端子電極にそれぞれ接続されている。従って、内部電極が並列に接続された連結用電極が端子電極に直列に接続されるので、従来のように端子電極に内部電極を並列接続する場合と比較して高ESR化を実現することが可能となる。
また、本発明に係る積層コンデンサでは、第1及び第2のESR制御電極とは異なる面に、第1の端子電極と接続される第1のダミー電極と、第2の端子電極と接続される第2のダミー電極とが配置されている。従って、第1の端子用接続導体のみで第1の端子電極と接続を行うと共に、第2の端子用接続導体のみで第2の端子電極と接続を行う場合と比べて、端子電極に接する電極部分の接触面積が大きくなる。これにより、端子電極と端子用接続導体との密着性を十分に確保できるので、導通不良の発生を抑制することが可能となる。
ところで、ダミー電極がESR制御電極と同一面に位置していると、ダミー電極を形成する際に印刷滲みや製造誤差等が発生した場合、ダミー電極が端子用接続導体と繋がってしまい、ESRが低下してしまうことが起こったり、ESR制御電極がダミー電極を介して異極の端子電極と繋がってしまい、積層コンデンサとしての機能が失われてしまうことが起こりうる。
ところが、本発明に係る積層コンデンサでは、第1及び第2のダミー電極は、第1及び第2のESR制御電極とは異なる面に位置している。そのため、ダミー電極を形成する際に印刷滲みや製造誤差等が発生したとしても、ダミー電極と端子用接続導体とが繋がってしまうことを防止でき、ESRの低下の発生を回避することが可能となる。また、ダミー電極を形成する際に印刷滲みや製造誤差等が発生し、ダミー電極と内部電極とが繋がってしまった場合でも、僅かに静電容量が低下するのみであるので、積層コンデンサ全体としての機能が失われることもなくなる。
さらに、本発明に係る積層コンデンサでは、第1及び第2のESR制御電極とは異なる面に位置する第1のダミー電極が第1の端子電極に接続されており、第1及び第2のESR制御電極とは異なる面に位置する第2のダミー電極が第2の端子電極に接続されている。そのため、内部電極のみが積層されている場合に内部電極の厚みに起因して生じる誘電体層の段差の発生を、ダミー電極によって抑制することができる。すなわち、ダミー電極が、誘電体層の段差吸収部材として機能する。そのため、素体の変形を防止することが可能となる。
好ましくは、第1のダミー電極は、第1の内部電極と同一面に配置されて、第2のダミー電極は、第2の内部電極と同一面に配置され、第1のダミー電極と第1の端子用接続導体とは、積層方向から見て互いに重なり合っておらず、第2のダミー電極と第2の端子用接続導体とは、積層方向から見て互いに重なり合っていない。このようにすると、誘電体層となる誘電体グリーンシートを積層して圧着する際に、誘電体グリーンシート同士が密着しやすくなり、不要な段差の発生を防止することができる。
好ましくは、第1のESR制御電極は、積層方向において第1の内部電極と互いに隣り合った状態で素体の内部に配置されており、第2のESR制御電極は、積層方向において第2の内部電極と互いに隣り合った状態で素体の内部に配置されている。このようにすると、不要な段差の発生をより一層防止することができる。
好ましくは、第1のダミー電極と第1の端子電極との接続幅は、第1の端子用接続導体の幅以上に設定され、第2のダミー電極と第2の端子電極との接続幅は、第2の端子用接続導体の幅以上に設定されている。また、好ましくは、第1のダミー電極と第1の端子電極との接続幅は、第3又は第4の連結用接続導体の幅以上に設定され、第2のダミー電極と第2の端子電極との接続幅は、第3又は第4の連結用接続導体の幅以上に設定されている。このようにすると、端子電極に接する電極部分の接触面積がより一層大きくなる。従って、端子電極と端子用接続導体との密着性が一層十分なものとなり、導通不良の発生をより確実に抑制することが可能となる。
好ましくは、素体の内部に配置された第3及び第4のダミー電極を更に備え、第3のダミー電極は、第1の端子電極と接続され、第4のダミー電極は、第2の端子電極と接続され、第1及び第3のダミー電極と第1の端子用接続導体とは、積層方向から見て互いに重なり合っておらず、第2及び第4のダミー電極と第2の端子用接続導体とは、積層方向から見て互いに重なり合っておらず、第1の端子用接続導体は、積層方向から見て第1のダミー電極と第3のダミー電極との間に位置しており、第2の端子用接続導体は、積層方向から見て第2のダミー電極と第4のダミー電極との間に位置している。このようにすると、誘電体層となる誘電体グリーンシートを積層して圧着する際に、誘電体グリーンシート同士が密着しやすくなり、不要な段差の発生を防止することができる。
より好ましくは、第1のダミー電極と第3のダミー電極との離間幅は、第1の端子用接続導体の幅よりも大きくなるように設定され、第2のダミー電極と第4のダミー電極との離間幅は、第2の端子用接続導体の幅よりも大きくなるように設定されている。このようにすると、誘電体層となる誘電体グリーンシートを積層して圧着する際に、第1及び第3のダミー電極と第1の端子用接続導体とが積層方向から見て互いに重なり合わないように(第2及び第4のダミー電極と第2の端子用接続導体とが積層方向から見て互いに重なり合わないように)誘電体グリーンシートを積層する場合、積層ずれが発生しても不要な段差の発生を防止することができる。
より好ましくは、第1及び第3のダミー電極は、第1の内部電極と同一面に配置され、第2及び第4のダミー電極は、第2の内部電極と同一面に配置され、第1のESR制御電極は、積層方向において第1の内部電極と互いに隣り合った状態で素体の内部に配置されており、第2のESR制御電極は、積層方向において第2の内部電極と互いに隣り合った状態で素体の内部に配置されている。このようにすると、不要な段差の発生をより一層防止することができる。
より好ましくは、第1のダミー電極と第1の端子電極との接続幅及び第3のダミー電極と第1の端子電極との接続幅の合計は、第1の端子用接続導体の幅以上に設定され、第2のダミー電極と第2の端子電極との接続幅及び第4のダミー電極と第2の端子電極との接続幅の合計は、第2の端子用接続導体の幅以上に設定されている。また、より好ましくは、第1のダミー電極と第1の端子電極との接続幅及び第3のダミー電極と第1の端子電極との接続幅の合計は、第1の連結用接続導体の幅以上に設定され、第2のダミー電極と第2の端子電極との接続幅及び第4のダミー電極と第2の端子電極との接続幅の合計は、第2の連結用接続導体の幅以上に設定されている。このようにすると、端子電極に接する電極部分の接触面積がより一層大きくなる。従って、端子電極と端子用接続導体との密着性が一層十分なものとなり、導通不良の発生をより確実に抑制することが可能となる。
より好ましくは、素体の内部に配置された第1及び第2のサブダミー電極を更に備え、第1のサブダミー電極は、第1の内部電極及び第1のダミー電極と離間した状態で、第1の内部電極と同一面に配置され、第2のサブダミー電極は、第2の内部電極及び第2のダミー電極と離間した状態で、第2の内部電極と同一面に配置され、第1のサブダミー電極は、第1の連結用電極と接続され、第2のサブダミー電極は、第2の連結用電極と接続されている。このようにすると、第1及び第4の連結用接続導体のみで第1の連結用電極と接続を行うと共に、第2及び第3の連結用接続導体のみで第2の連結用電極と接続を行う場合と比べて、連結用電極に接する電極部分の接触面積が大きくなる。そのため、連結用電極と連結用接続導体との密着性を十分に確保することが可能となる。また、内部電極の厚みに起因して生じる誘電体層の段差の発生を、サブダミー電極によっても抑制することができる。すなわち、サブダミー電極も、誘電体層の段差吸収部材として機能する。そのため、素体の変形を防止することが可能となる。
本発明によれば、ESRの向上を図りつつ、導通不良の発生を抑制することが可能な積層コンデンサを提供することができる。
図1は、本実施形態に係る積層コンデンサを示す斜視図である。 図2は、本実施形態に係る積層コンデンサを構成する誘電体素体を示す分解斜視図である。 図3は、図1のIII−III線断面図である。 図4は、本実施形態に係る積層コンデンサを構成するESR制御電極を示す図である。 図5は、本実施形態に係る積層コンデンサを構成する内部電極を示す図である。 図6は、本実施形態に係る積層コンデンサを構成する誘電体素体の他の例(第1の例)を示す分解斜視図である。 図7は、本実施形態に係る積層コンデンサを構成する内部電極の他の例(第1の例)を示す図である。 図8は、本実施形態に係る積層コンデンサを構成する内部電極の他の例(第2の例)を示す図である。 図9は、本実施形態に係る積層コンデンサを構成する内部電極の他の例(第3の例)を示す図である。
本発明に係る積層コンデンサ1の好適な実施形態について、図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。
図1〜図5を参照して、本実施形態に係る積層コンデンサ1の構成について説明する。積層コンデンサ1は、直方体形状の誘電体素体(素体)10と、ESR制御電極12A(第1のESR制御電極),12B(第2のESR制御電極)と、内部電極14A(第1の内部電極),14B(第2の内部電極)と、ダミー電極16A(第1のダミー電極),16B(第2のダミー電極)と、端子電極18A(第1の端子電極),18B(第2の端子電極)と、連結用電極20A(第1の連結用電極),20B(第2の連結用電極)とを備える。
図1に示されるように、誘電体素体10は、互いに対向する側面10a,10bと、互いに対向する側面10c,10dと、互いに対向する側面10e,10fとを有する。側面10c,10dは、側面10a,10b及び側面10e,10fを連結するように延びている。側面10e,10fは、側面10a,10b及び側面10c,10dを連結するように延びている。本実施形態においては、誘電体素体10の長手方向の長さを例えば1.6mm程度、幅を例えば0.8mm程度、厚みを例えば0.8mm程度に設定することができる。誘電体素体10は、通常、焼成後にバレル研磨されるので、誘電体素体10の稜部は、所定の大きさの曲率を有する曲面状を呈している。
本実施形態においては、側面10fが、回路基板100の主面と対向する実装面とされている。回路基板100は、陽極ランドパターン102Aと、陰極ランドパターン102Bとを有している。陽極ランドパターン102A及び陰極ランドパターン102Bは、例えば端子電極18A及び端子電極18Bの幅方向に沿って帯状に形成され、所定の回路配線に接続されている。
陽極ランドパターン102Aには端子電極18Aが接合され、陰極ランドパターン102Bには端子電極18Bが接合される。連結用電極20A及び連結用電極20Bは、陽極ランドパターン102A及び陰極ランドパターン102Bのいずれにも接合されない。すなわち、積層コンデンサ1において、端子電極18A及び端子電極18Bのみが回路基板100に対して接合されている。
誘電体素体10は、図2に示されるように、矩形状を呈する誘電体層A10〜A18がこの順に積層されて構成されている。すなわち、誘電体層A10の上面が誘電体素体10の側面10eを構成し、誘電体層A18の下面が誘電体素体10の主面10fを構成することとなり、側面10e,10fの対向方向(以下、対向方向と称する)は本実施形態において誘電体素体10(誘電体層A10〜A18)の積層方向(以下、積層方向と称する)に一致する。
誘電体層A10〜A18は、電気絶縁性を有する絶縁体として機能する。誘電体層A10〜A18は、例えば、チタン酸バリウムやチタン酸ストロンチウムに希土類元素を添加した誘電性セラミック材料で形成することができる。実際の誘電体素体10は、焼成により、各誘電体層A10〜A18の境界が視認できない程度に一体化されている。
誘電体層A11の表面には、図2及び図4(a)に示されるように、矩形状のESR制御電極12Aが形成されている。ESR制御電極12Aは、誘電体層A11のうち側面10b寄りの領域に位置している。ESR制御電極12Aには、側面10a側の側縁に端子用接続導体22A(第1の端子用接続導体)が一体的に設けられている。端子用接続導体22Aは、誘電体層A11の端子電極18Aが形成される側の縁に引き出され、その端部が側面10aに露出している。また、ESR制御電極12Aには、側面10c側の側縁に連結用接続導体24A(第1の連結用接続導体)が一体的に設けられている。連結用接続導体24Aは、誘電体層A11の連結用電極20Aが形成される側の縁に引き出され、その端部が側面10cに露出している。
誘電体層A18の表面には、図2及び図4(b)に示されるように、矩形状のESR制御電極12Bが形成されている。ESR制御電極12Bは、誘電体層A18のうち側面10a寄りの領域に位置している。ESR制御電極12Bには、側面10b側の側縁に端子用接続導体22B(第2の端子用接続導体)が一体的に設けられている。端子用接続導体22Bは、誘電体層A18の端子電極18Bが形成される側の縁に引き出され、その端部が側面10bに露出している。また、ESR制御電極12Bには、側面10d側の側縁に連結用接続導体24B(第2の連結用接続導体)が一体的に設けられている。連結用接続導体24Bは、誘電体層A18の連結用電極20Bが形成される側の縁に引き出され、その端部が側面10dに露出している。
誘電体層A12,A14,A16のそれぞれの表面には、図2及び図5(a)に示されるように、矩形状の内部電極14Bが形成されている。内部電極14Bは、誘電体層A12,A14,A16の略中央部に位置している。内部電極14Bには、側面10d側の側縁の中央部に連結用接続導体26B(第4の連結用接続導体)が一体的に設けられている。連結用接続導体26Bは、誘電体層A12,A14,A16の連結用電極20Bが形成される側の縁に引き出され、その端部が側面10dに露出している。
誘電体層A13,A15,A17のそれぞれの表面には、図2及び図5(b)に示されるように、矩形状の内部電極14Aが形成されている。内部電極14Aは、誘電体層A13,A15,A17の略中央部に位置している。内部電極14Aには、側面10c側の側縁の中央部に連結用接続導体26A(第3の連結用接続導体)が一体的に設けられている。連結用接続導体26Aは、誘電体層A13,A15,A17の連結用電極20Aが形成される側の縁に引き出され、その端部が側面10cに露出している。
誘電体層A12〜A17のそれぞれの表面には、矩形状のダミー電極16A,16Bが形成されている。ダミー電極16Aは、側面10a側に位置しており、ダミー電極16Bは、側面10b側に位置している。ダミー電極16Aは、誘電体層AA12〜A17の端子電極18Aが形成される側の縁に引き出され、その端部が側面10aに露出している。ダミー電極16Bは、誘電体層A12〜A17の端子電極18Bが形成される側の縁に引き出され、その端部が側面10bに露出している。
図2に示されるように、ESR制御電極12A,12B及び内部電極14A,14Bは、誘電体素体10の内部に配置されており、誘電体層A11〜A17を介して積層されている。すなわち、積層方向において隣り合うESR制御電極12A,12B及び内部電極14A,14Bは、誘電体層A11〜A17の厚みの分だけ互いに離間した状態で、誘電体素体10の内部に配置されている。
ESR制御電極12Aと内部電極14A,14Bとは、積層方向から見て互いに重なり合っている。より詳しくは、ESR制御電極12Aと、内部電極14A,14Bのうち誘電体層の長手方向(以下、「長手方向」という。)における中央よりも側面10b側の領域とは、いずれも積層方向から見て互いに重なり合っている。
ESR制御電極12Bと内部電極14A,14Bとは、積層方向から見て互いに重なり合っている。より詳しくは、ESR制御電極12Bと、内部電極14A,14Bのうち長手方向における中央よりも側面10a側の領域とは、いずれも積層方向から見て互いに重なり合っている。
内部電極14A,14Bは、いずれも積層方向から見て互いに全面が重なり合っている。従って、積層方向から見たときの内部電極14A,14Bの対向面積、及び、積層方向において隣り合う内部電極14A,14Bの間隔(すなわち、誘電体層A12〜A16の厚み)が、積層コンデンサ1の静電容量に主として寄与している。
ESR制御電極12A,12B、内部電極14A,14B及びダミー電極16A,16Bは、例えばAgやNi等の導電性材料からなる。ESR制御電極12A,12B、内部電極14A,14B及びダミー電極16A,16Bは、上記導電性材料を含む導電性ペーストの焼結体として構成されている。
図1及び図3に示されるように、端子電極18Aは、誘電体素体10の側面10aを覆うと共にこの側面10aと隣り合う側面10c,10d,10e,10fに回り込むように形成されている。つまり、端子電極18Aは、側面10aと、側面10c,10d,10e,10fのうち側面10a寄りの部分とに配置されている。端子電極18Aは、側面10aに端部が露出しているダミー電極16A及び端子用接続導体22Aと物理的且つ電気的に接続される。これにより、端子電極18AとESR制御電極12Aとが電気的に接続されることとなる。
端子電極18Bは、誘電体素体10の側面10bを覆うと共にこの側面10bと隣り合う側面10c,10d,10e,10fに回り込むように形成されている。つまり、端子電極18Bは、側面10bと、側面10c,10d,10e,10fのうち側面10b寄りの部分とに配置されている。端子電極18Bは、側面10bに端部が露出しているダミー電極16B及び端子用接続導体22Bと物理的且つ電気的に接続される。これにより、端子電極18BとESR制御電極12Bとが電気的に接続されることとなる。
連結用電極20Aは、矩形状を呈しており、誘電体素体10の側面10cを覆うと共にこの側面10cと隣り合う側面10e,10fに回り込むように形成されている。つまり、連結用電極20Aは、側面10cと、側面10e,10fのうち側面10c寄りの部分とに配置されている。連結用電極20Aは、側面10cに端部が露出している連結用接続導体24A,26Aと物理的且つ電気的に接続される。これにより、ESR制御電極12Aと内部電極14Aとが、連結用電極20Aを介して互いに電気的に接続されることとなる。すなわち、ESR制御電極12Aと内部電極14Aとは同極となる。
連結用電極20Bは、矩形状を呈しており、誘電体素体10の側面10dを覆うと共にこの側面10dと隣り合う側面10e,10fに回り込むように形成されている。つまり、連結用電極20Bは、側面10dと、側面10e,10fのうち側面10d寄りの部分とに配置されている。連結用電極20Bは、側面10dに端部が露出している連結用接続導体24B,26Bと物理的且つ電気的に接続される。これにより、ESR制御電極12Bと内部電極14Bとが、連結用電極20Bを介して互いに電気的に接続されることとなる。すなわち、ESR制御電極12Bと内部電極14Bとは同極となる。
端子電極18A,18B及び連結用電極20A,20Bは、例えば導電性金属粉末及びガラスフリットを含む導電性ペーストを誘電体素体10の外表面の塗布し、焼き付けることによって形成される。必要に応じて、焼き付けられた端子電極18A,18B及び連結用電極20A,20Bの上にめっき層が形成されることもある。
ここで、図4及び図5を参照して、ESR制御電極12A,12B及びダミー電極16A,16Bについて、さらに詳しく説明する。
図4に示されるように、本実施形態において、誘電体層の短手方向(以下、「短手方向」という。)における端子用接続導体22A,22Bの幅W1は、短手方向におけるESR制御電極12A,12Bの幅Waよりも小さく設定されている。具体的には、幅W1は、幅Waの0.1倍〜0.9倍程度に設定されている。
図5に示されるように、本実施形態において、長手方向における連結用接続導体26A,26Bの幅W2は、長手方向における内部電極14A,14Bの幅Wbよりも小さく設定されている。具体的には、幅W2は、幅Wbの0.5倍以下程度に設定されている。
本実施形態において、短手方向におけるダミー電極16A,16Bの幅W3は、幅W1以上又は幅W2以上となるように(図5では、短手方向における内部電極14A,14Bの幅Waと同程度に)設定されている。具体的には、幅W3は、幅W1又は幅W2の1倍〜8倍程度に設定されている。
以上のような本実施形態においては、内部電極14Aが連結用電極20Aにのみ接続され、内部電極14Bが連結用電極20Bにのみ接続され、ESR制御電極12Aが連結用電極20A及び端子電極18Aにそれぞれ接続され、ESR制御電極12Bが連結用電極20B及び端子電極18Aにそれぞれ接続されている。従って、内部電極14A,14Bが並列に接続された連結用電極20A,20Bが端子電極18A,18Bに直列に接続されるので、従来のように端子電極に内部電極を並列接続する場合と比較して高ESR化を実現することが可能となる。
また、本実施形態においては、ESR制御電極12A,12Bとは異なる面に、端子電極18Aと接続されるダミー電極16Aと、端子電極18Bと接続されるダミー電極16Bとが配置されている。従って、端子用接続導体22Aのみでの端子電極18Aと接続を行うと共に、端子用接続導体22Bのみで端子電極18Bと接続を行う場合と比べて、端子電極18A,18Bに接する電極部分の接触面積が大きくなる。これにより、端子電極18A,18Bと端子用接続導体22A,22Bとの密着性を十分に確保できるので、導通不良の発生を抑制することが可能となる。ダミー電極16A,16Bによる密着性の確保は、本実施形態のように、ESR制御電極12A,12Bの数が少ない場合に特に有効となる。
ところで、ダミー電極16A,16BがESR制御電極12A,12Bと同一面に位置していると、ダミー電極16A,16Bを形成する際に印刷滲みや製造誤差等が発生した場合、ダミー電極16A,16Bが端子用接続導体12A,12Bと繋がってしまい、ESRが低下してしまうことが起こったり、ESR制御電極12A,12Bがダミー電極16A,16Bを介して異極の端子電極と繋がってしまい、積層コンデンサ1としての機能が失われてしまうことが起こりうる。
ところが、本実施形態においては、ダミー電極16A,16Bが、ESR制御電極12A,12Bとは異なる面に位置している。そのため、ダミー電極16A,16Bを形成する際に印刷滲みや製造誤差等が発生したとしても、ダミー電極16A,16Bと端子用接続導体22A,22Bとが繋がってしまうことを防止でき、ESRの低下の発生を回避することが可能となる。また、ダミー電極16A,16Bを形成する際に印刷滲みや製造誤差等が発生し、ダミー電極16A,16Bと内部電極14A,14Bとが繋がってしまった場合でも、僅かに静電容量が低下するのみであるので、積層コンデンサ1全体としての機能が失われることもなくなる。
さらに、本実施形態においては、ダミー電極16Aが端子電極18Aに接続されており、ダミー電極16Bが端子電極18Bに接続されている。そのため、内部電極14A,14Bのみが積層されている場合に内部電極14A,14Bの厚みに起因して生じる誘電体層の段差の発生を、ダミー電極16A,16Bによって抑制することができる。すなわち、ダミー電極16A,16Bが、誘電体層の段差吸収部材として機能する。そのため、誘電体素体10の変形を防止することが可能となる。
またさらに、本実施形態においては、幅W3が幅W1以上又は幅W2以上となるように設定されている。そのため、端子電極18A,18Bに接する電極部分の接触面積がより一層大きくなる。従って、端子電極18A(18B)と端子用接続導体22A(22B)との密着性が一層十分なものとなり、導通不良の発生をより確実に抑制することが可能となる。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記した実施形態に限定されるものではない。例えば、幅W3が幅W1以上又は幅W2以上となるように設定されていれば、ダミー電極16Aと端子用接続導体22Aとが積層方向から見て互いに重なり合っておらず、ダミー電極16Bと端子用接続導体22Bとが積層方向から見て互いに重なり合っていなくてもよい。このようにすると、誘電体層となる誘電体グリーンシートを積層して圧着する際に、誘電体グリーンシート同士が密着しやすくなり、不要な段差の発生を防止することができる。
また、ダミー電極16Aと端子用接続導体22Aとが積層方向から見て互いに重なり合っておらず、ダミー電極16Bと端子用接続導体22Bとが積層方向から見て互いに重なり合っていない場合に、ESR制御電極12A(端子用接続導体22A)と内部電極14B(ダミー電極16A)とが積層方向において互いに隣り合った状態で誘電体素体10の内部に配置されており、ESR制御電極12B(端子用接続導体22B)と内部電極14A(ダミー電極16B)とが積層方向において互いに隣り合った状態で誘電体素体10の内部に配置されていると好ましい。このようにすると、不要な段差の発生をより一層防止することができる。
また、図6及び図7に示されるように、ダミー電極の数を増やしてもよい。具体的には、誘電体層A12の表面には、ダミー電極16Aの代わりに、矩形状のダミー電極16A,16Aが形成されている。ダミー電極16A,16Aは共に、側面10a側に位置している。ダミー電極16A,16Aは共に、誘電体層A12の端子電極18Aが形成される側の縁に引き出され、その端部が側面10aに露出している。
また、誘電体層A17の表面には、ダミー電極16Bの代わりに、矩形状のダミー電極16B,16Bが形成されている。ダミー電極16B,16Bは共に、側面10b側に位置している。ダミー電極16B,16Bは共に、誘電体層A17の端子電極18Bが形成される側の縁に引き出され、その端部が側面10bに露出している。
短手方向におけるダミー電極16A,16Bの幅W3aと、短手方向におけるダミー電極16A,16Bの幅W3bとの合計(W3a+W3b)は、幅W1以上又は幅W2以上となるように設定されている。具体的には、幅W3a,W3bはそれぞれ、幅W1又は幅W2の0.5倍〜3.5倍程度に設定されている。このようにすると、端子電極18A(18B)と端子用接続導体22A(22B)との密着性が一層十分なものとなり、導通不良の発生をより確実に抑制することが可能となる。なお、ダミー電極16A,16A,16B,16Bの幅は、全て同じでも良いし、全て異なっていてもよい。
ダミー電極16A(16B)とダミー電極16A(16B)との直線距離W4は、幅W1以上となるように設定されている。具体的には、幅W4は、幅W1の1倍〜7倍程度に設定されている。また、端子用接続導体22Aは、積層方向から見てダミー電極16Aとダミー電極16Aとの間に位置しており、端子用接続導体22Bは、積層方向から見て第2のダミー電極16Bとダミー電極16Bとの間に位置している。
また、図8及び図9に示されるように、連結用電極20Aのみと接続されるサブダミー電極28Aや、連結用電極20Bのみと接続されるサブダミー電極28Bを設けてもよい。このようにすると、内部電極14A,14Bのみが積層されている場合に内部電極14A,14Bの厚みに起因して生じる誘電体層の段差の発生を、サブダミー電極28A,28Bによって抑制することができる。すなわち、サブダミー電極28A,28Bが、誘電体層の段差吸収部材として機能する。そのため、誘電体素体10の変形を防止することが可能となる。
1…積層コンデンサ、10…誘電体素体(素体)、12A…ESR制御電極(第1のESR制御電極)、12B…ESR制御電極(第2のESR制御電極)、14A…内部電極(第1の内部電極)、14B…内部電極(第2の内部電極)、16A,16A…ダミー電極(第1のダミー電極)、16A…ダミー電極(第3のダミー電極)、16B,16B…ダミー電極(第2のダミー電極)、16B…ダミー電極(第4のダミー電極)、18A…端子電極(第1の端子電極)、18B…端子電極(第2の端子電極)、20A…連結用電極(第1の連結用電極)、20B…連結用電極(第2の連結用電極)、22A…端子用接続導体(第1の端子用接続導体)、22B…端子用接続導体(第2の端子用接続導体)、24A…連結用接続導体(第1の連結用接続導体)、24B…連結用接続導体(第2の連結用接続導体)、26A…連結用接続導体(第4の連結用接続導体)、26B…連結用接続導体(第3の連結用接続導体)、28A,28B…サブダミー電極、A10〜A20…誘電体層。

Claims (11)

  1. 複数の誘電体層が積層された素体と、
    前記素体の外表面に配置された第1及び第2の端子電極と、
    前記素体の外表面に配置された第1及び第2の連結用電極と、
    前記誘電体層の積層方向において互いに離間した状態で前記素体の内部に配置された第1及び第2のESR制御電極と、
    前記積層方向において互いに離間すると共に隣り合った状態で前記素体の内部に配置された第1及び第2の内部電極と、
    前記素体の内部に配置された第1及び第2のダミー電極とを備え、
    前記第1のESR制御電極には、前記第1の端子電極と接続される第1の端子用接続導体と、前記第1の連結用電極と接続される第1の連結用接続導体とが一体的に設けられ、
    前記第2のESR制御電極には、前記第2の端子電極と接続される第2の端子用接続導体と、前記第2の連結用電極と接続される第2の連結用接続導体とが一体的に設けられ、
    前記第1の内部電極には、前記第2の連結用電極と接続される第3の連結用接続導体が一体的に設けられ、
    前記第2の内部電極には、前記第1の連結用電極と接続される第4の連結用接続導体が一体的に設けられ、
    前記第1及び第2のダミー電極は、前記第1及び第2のESR制御電極とは異なる面に配置されており、
    前記第1のダミー電極は、前記第1の端子電極と接続され、
    前記第2のダミー電極は、前記第2の端子電極と接続されていることを特徴とする、積層コンデンサ。
  2. 前記第1のダミー電極は、前記第1の内部電極と同一面に配置され、
    前記第2のダミー電極は、前記第2の内部電極と同一面に配置され、
    前記第1のダミー電極と前記第1の端子用接続導体とは、前記積層方向から見て互いに重なり合っておらず、
    前記第2のダミー電極と前記第2の端子用接続導体とは、前記積層方向から見て互いに重なり合っていないことを特徴とする、請求項1に記載された積層コンデンサ。
  3. 前記第1のESR制御電極は、前記積層方向において前記第1の内部電極と互いに隣り合った状態で前記素体の内部に配置されており、
    前記第2のESR制御電極は、前記積層方向において前記第2の内部電極と互いに隣り合った状態で前記素体の内部に配置されていることを特徴とする、請求項2に記載された積層コンデンサ。
  4. 前記第1のダミー電極と前記第1の端子電極との接続幅は、前記第1の端子用接続導体の幅以上に設定され、
    前記第2のダミー電極と前記第2の端子電極との接続幅は、前記第2の端子用接続導体の幅以上に設定されていることを特徴とする、請求項1〜3のいずれか一項に記載された積層コンデンサ。
  5. 前記第1のダミー電極と前記第1の端子電極との接続幅は、前記第3又は第4の連結用接続導体の幅以上に設定され、
    前記第2のダミー電極と前記第2の端子電極との接続幅は、前記第3又は第4の連結用接続導体の幅以上に設定されていることを特徴とする、請求項1〜4のいずれか一項に記載された積層コンデンサ。
  6. 前記素体の内部に配置された第3及び第4のダミー電極を更に備え、
    前記第3のダミー電極は、前記第1の端子電極と接続され、
    前記第4のダミー電極は、前記第2の端子電極と接続され、
    前記第1及び第3のダミー電極と前記第1の端子用接続導体とは、前記積層方向から見て互いに重なり合っておらず、
    前記第2及び第4のダミー電極と前記第2の端子用接続導体とは、前記積層方向から見て互いに重なり合っておらず、
    前記第1の端子用接続導体は、前記積層方向から見て前記第1のダミー電極と前記第3のダミー電極との間に位置しており、
    前記第2の端子用接続導体は、前記積層方向から見て前記第2のダミー電極と前記第4のダミー電極との間に位置していることを特徴とする、請求項1に記載された積層コンデンサ。
  7. 前記第1のダミー電極と前記第3のダミー電極との離間幅は、前記第1の端子用接続導体の幅よりも大きくなるように設定され、
    前記第2のダミー電極と前記第4のダミー電極との離間幅は、前記第2の端子用接続導体の幅よりも大きくなるように設定されていることを特徴とする、請求項6に記載された積層コンデンサ。
  8. 前記第1及び第3のダミー電極は、前記第1の内部電極と同一面に配置され、
    前記第2及び第4のダミー電極は、前記第2の内部電極と同一面に配置され、
    前記第1のESR制御電極は、前記積層方向において前記第1の内部電極と互いに隣り合った状態で前記素体の内部に配置されており、
    前記第2のESR制御電極は、前記積層方向において前記第2の内部電極と互いに隣り合った状態で前記素体の内部に配置されていることを特徴とする、請求項6又は7に記載された積層コンデンサ。
  9. 前記第1のダミー電極と前記第1の端子電極との接続幅及び前記第3のダミー電極と前記第1の端子電極との接続幅の合計は、前記第1の端子用接続導体の幅以上に設定され、
    前記第2のダミー電極と前記第2の端子電極との接続幅及び前記第4のダミー電極と前記第2の端子電極との接続幅の合計は、前記第2の端子用接続導体の幅以上に設定されていることを特徴とする、請求項6〜8のいずれか一項に記載された積層コンデンサ。
  10. 前記第1のダミー電極と前記第1の端子電極との接続幅及び前記第3のダミー電極と前記第1の端子電極との接続幅の合計は、前記第3又は第4の連結用接続導体の幅以上に設定され、
    前記第2のダミー電極と前記第2の端子電極との接続幅及び前記第4のダミー電極と前記第2の端子電極との接続幅の合計は、前記第3又は第4の連結用接続導体の幅以上に設定されていることを特徴とする、請求項6〜9のいずれか一項に記載された積層コンデンサ。
  11. 前記素体の内部に配置された第1及び第2のサブダミー電極を更に備え、
    前記第1のサブダミー電極は、前記第1の内部電極及び前記第1のダミー電極と離間した状態で、前記第1の内部電極と同一面に配置され、
    前記第2のサブダミー電極は、前記第2の内部電極及び前記第2のダミー電極と離間した状態で、前記第2の内部電極と同一面に配置され、
    前記第1のサブダミー電極は、前記第1の連結用電極と接続され、
    前記第2のサブダミー電極は、前記第2の連結用電極と接続されていることを特徴とする、請求項1〜10のいずれか一項に記載された積層コンデンサ。
JP2009290826A 2009-12-22 2009-12-22 積層コンデンサ Active JP5131263B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009290826A JP5131263B2 (ja) 2009-12-22 2009-12-22 積層コンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009290826A JP5131263B2 (ja) 2009-12-22 2009-12-22 積層コンデンサ

Publications (2)

Publication Number Publication Date
JP2011134780A true JP2011134780A (ja) 2011-07-07
JP5131263B2 JP5131263B2 (ja) 2013-01-30

Family

ID=44347225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009290826A Active JP5131263B2 (ja) 2009-12-22 2009-12-22 積層コンデンサ

Country Status (1)

Country Link
JP (1) JP5131263B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130070096A (ko) * 2011-12-19 2013-06-27 삼성전기주식회사 적층 세라믹 전자 부품

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101504015B1 (ko) 2013-07-09 2015-03-18 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102037268B1 (ko) * 2014-10-15 2019-10-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20220072411A (ko) 2020-11-25 2022-06-02 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210801A (ja) * 2005-01-31 2006-08-10 Tdk Corp 積層電子部品
JP2007220874A (ja) * 2006-02-16 2007-08-30 Murata Mfg Co Ltd 積層型セラミック電子部品及びlcノイズフィルタ
JP2009123965A (ja) * 2007-11-15 2009-06-04 Tdk Corp 積層コンデンサ
JP2009224498A (ja) * 2008-03-14 2009-10-01 Tdk Corp 積層コンデンサ及び積層コンデンサの実装構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210801A (ja) * 2005-01-31 2006-08-10 Tdk Corp 積層電子部品
JP2007220874A (ja) * 2006-02-16 2007-08-30 Murata Mfg Co Ltd 積層型セラミック電子部品及びlcノイズフィルタ
JP2009123965A (ja) * 2007-11-15 2009-06-04 Tdk Corp 積層コンデンサ
JP2009224498A (ja) * 2008-03-14 2009-10-01 Tdk Corp 積層コンデンサ及び積層コンデンサの実装構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130070096A (ko) * 2011-12-19 2013-06-27 삼성전기주식회사 적층 세라믹 전자 부품
KR101983128B1 (ko) * 2011-12-19 2019-05-29 삼성전기주식회사 적층 세라믹 전자 부품

Also Published As

Publication number Publication date
JP5131263B2 (ja) 2013-01-30

Similar Documents

Publication Publication Date Title
JP6107080B2 (ja) 積層コンデンサ
JP6540069B2 (ja) 積層貫通コンデンサ
US7265964B1 (en) Multilayer feedthrough capacitor array
US10622146B2 (en) Multilayer capacitor and electronic component device
US20110096464A1 (en) Multilayer capacitor
JP6390342B2 (ja) 電子部品
JP2016149484A (ja) 積層コンデンサ
JP4475338B2 (ja) 積層コンデンサ
JP2016149487A (ja) 積層コンデンサ
JP5131263B2 (ja) 積層コンデンサ
JP5170066B2 (ja) 積層コンデンサ
JP4428446B2 (ja) 積層コンデンサ
JP6273672B2 (ja) 積層貫通コンデンサ
JP2016076582A (ja) セラミック電子部品
JP5861531B2 (ja) 積層コンデンサ
JP6201477B2 (ja) 積層コンデンサ
JP5093044B2 (ja) 積層コンデンサ
JP5042892B2 (ja) 貫通コンデンサ
JP2016136561A (ja) 積層コンデンサ
JP5131264B2 (ja) 積層コンデンサ
JP4600561B2 (ja) 積層コンデンサ
JP6503758B2 (ja) 積層コンデンサ
JP6537766B2 (ja) チップ型電子部品
JP5077180B2 (ja) 積層コンデンサ
JP5170065B2 (ja) 積層コンデンサ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5131263

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150