KR102149789B1 - 적층 세라믹 전자 부품 - Google Patents

적층 세라믹 전자 부품 Download PDF

Info

Publication number
KR102149789B1
KR102149789B1 KR1020150009323A KR20150009323A KR102149789B1 KR 102149789 B1 KR102149789 B1 KR 102149789B1 KR 1020150009323 A KR1020150009323 A KR 1020150009323A KR 20150009323 A KR20150009323 A KR 20150009323A KR 102149789 B1 KR102149789 B1 KR 102149789B1
Authority
KR
South Korea
Prior art keywords
multilayer ceramic
disposed
substrate
electrode pads
electronic component
Prior art date
Application number
KR1020150009323A
Other languages
English (en)
Other versions
KR20160089736A (ko
Inventor
박흥길
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150009323A priority Critical patent/KR102149789B1/ko
Priority to US14/941,513 priority patent/US9881736B2/en
Priority to JP2015231009A priority patent/JP6552050B2/ja
Publication of KR20160089736A publication Critical patent/KR20160089736A/ko
Application granted granted Critical
Publication of KR102149789B1 publication Critical patent/KR102149789B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Abstract

본 발명은, 양면에 적층 세라믹 커패시터가 접속된 기판의 전극 패드에 금속 단자가 접속되며, 상기 금속 단자의 일부가 인출되도록 상기 적층 세라믹 커패시터 및 상기 기판이 몰딩되는 적층 세라믹 전자 부품을 제공한다.

Description

적층 세라믹 전자 부품{MULTI-LAYERED CERAMIC ELECTROIC COMPONENTS}
본 발명은 적층 세라믹 전자 부품에 관한 것이다.
적층 칩 전자 부품의 하나인 적층 세라믹 커패시터는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 개인 휴대용 단말기(PDA: Personal Digital Assistants) 및 휴대폰 등 여러 전자 제품의 회로 기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치의 부품으로 사용될 수 있다.
최근 자동차의 전자제어화가 발달함에 따라 자동차에 탑재되는 ECU(electrical control unit)의 수량이 현저히 증가하고 있다. ECU 사용환경은 온도 변화가 크고 진동 및 충격을 오랜 시간 받게 된다.
따라서, 상기 ECU와 같이 산업/전장 분야에 적용되는 적층 세라믹 전자 부품의 경우 열 스트레스 및 기계적 스트레스에 대해 높은 내구성과 고신뢰성이 요구된다.
종래에는 이러한 고신뢰성을 만족시키기 위한 하나의 방법으로 금속 프레임을 사용하였다. 그러나, 금속 프레임을 사용하는 경우 금속 프레임을 적층 세라믹 커패시터에 접합해야 하는 고난이도의 공정이 별도로 추가되어야 하므로 제품 당 단가가 급격히 상승되는 문제점이 있었다.
일본공개특허 2004-134430호
본 발명은 열 스트레스 및 기계적 스트레스에 대해 높은 내구성과 고신뢰성을 만족시킬 수 있고, 적층 세라믹 커패시터의 압전진동이 기판으로 전달되는 것을 억제할 수 있는 적층 세라믹 전자 부품을 제공하는데 그 목적이 있다.
본 발명의 일 측면은, 양면에 적층 세라믹 커패시터가 접속된 기판의 전극 패드에 금속 단자가 접속되며, 상기 금속 단자의 일부가 인출되도록 상기 적층 세라믹 커패시터 및 상기 기판이 몰딩되는 적층 세라믹 전자 부품을 제공한다.
본 발명의 일 실시 형태에 따르면, 금속 단자가 외부로부터의 기계적 응력을 흡수하여 적층 세라믹 커패시터의 손상을 방지할 수 있으며, 금속 단자가 적층 세라믹 커패시터의 압전 진동을 흡수하여 기판으로 전달되는 것을 억제할 수 있는 효과가 있다.
또한, 본 실시 형태의 적층 세라믹 전자 부품은, 적층 세라믹 커패시터의 발열이 금속 단자를 통해 방열되고 몰딩부가 적층 세라믹 커패시터를 감싸고 있으므로, 적층 세라믹 커패시터의 온도 상승을 억제할 수 있고 신뢰성을 향상시킬 수 있는 효과가 있다.
또한, 본 실시 형태의 적층 세라믹 전자 부품은, 기판의 상하 면에 커패시터가 마주보게 실장되므로 부품을 소형화시키면서 정전용량을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품을 개략적으로 도시한 투명사시도이다.
도 2는 도 1에서 몰딩부와 단자 프레임을 제거한 분해사시도이다.
도 3은 도 2에서 기판의 저면도이다.
도 4는 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품에서 기판과 단자 프레임의 결합 구조를 개략적으로 도시한 분해사시도이다.
도 5는 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품에서 기판과 단자 프레임의 결합 구조를 개략적으로 도시한 사시도이다.
도 6은 도 5에서 적층 세라믹 커패시터와 기판을 둘러싸도록 몰딩부를 형성한 것을 도시한 사시도이다.
도 7은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품에 적용되는 적층 세라믹 커패시터의 일부를 절개하여 도시한 사시도이다.
도 8은 본 발명의 다른 실시 형태에 따른 적층 세라믹 전자 부품에서 기판과 복수의 적층 세라믹 커패시터의 배치 구조를 개략적으로 도시한 분해사시도이다.
도 9는 도 8에서 기판의 저면도이다.
도 10은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품에서 기판과 단자 프레임의 결합 구조를 개략적으로 도시한 사시도이다.
도 11은 도 10에서 적층 세라믹 커패시터와 기판을 둘러싸도록 몰딩부를 형성한 것을 도시한 사시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 예의 도면에 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
본 발명의 실시 예들을 명확하게 설명하기 위해 방향을 정의하면, 도 7에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 두께 방향은 유전체층이 적층된 적층 방향과 동일한 개념으로 사용될 수 있다.
또한, 본 실시 형태에서는 설명의 편의를 위해 세라믹 본체의 두께 방향으로 서로 마주보는 면을 주면 또는 상하 면으로 설정하며, 여기서 하면은 실장 면으로 함께 설정하여 설명하기로 한다.
적층 세라믹 전자 부품
본 발명의 일 측면에 따른 적층 세라믹 전자 부품은, 양면에 적층 세라믹 커패시터가 접속된 기판의 전극 패드에 금속 단자가 접속되며, 상기 금속 단자의 일부가 인출되도록 상기 적층 세라믹 커패시터 및 상기 기판이 몰딩되어 이루어진다.
이때, 상기 기판의 양면에 배치된 전극 패드는 비아 전극에 의해 서로 전기적으로 연결될 수 있다.
또한, 상기 금속 단자의 인출된 부분은 몰딩부의 일 주면의 일부까지 연장될 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품을 개략적으로 도시한 투명사시도이고, 도 2는 도 1에서 몰딩부와 단자 프레임을 제거한 분해사시도이고, 도 3은 도 2에서 기판의 저면도이고, 도 4는 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품에서 기판과 단자 프레임의 결합 구조를 개략적으로 도시한 분해사시도이고, 도 5는 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품에서 기판과 단자 프레임의 결합 구조를 개략적으로 도시한 사시도이고, 도 6은 도 5에서 적층 세라믹 커패시터와 기판을 둘러싸도록 몰딩부를 형성한 것을 도시한 사시도이다.
도 1 내지 도 6을 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품은, 기판(300); 제1 및 제2 적층 세라믹 커패시터(100, 200); 몰딩부(400); 및 제1 및 제2 금속 단자(510, 520); 을 포함한다.
이때, 기판(300)과 제1 및 제2 적층 세라믹 커패시터(100, 200)는 몰딩부(400)에 비해 작은 크기로 이루어질 수 있다.
본 실시 형태의 기판(300)은, 몸체(310), 몸체(310) 상면에 배치된 한 쌍의 제1 전극 패드(311, 312) 및 몸체(310) 하면에 배치된 제2 전극 패드(313, 314)를 포함한다.
몸체(310)는 길이 방향으로 길게 형성된 육면체로서, 절연성 재질로서 예컨대 에폭시, 페놀, 폴리이미드 수지 등의 재질로 이루어질 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
제1 전극 패드(311, 312)는 몸체(310) 상면에 서로 길이 방향으로 이격되게 배치되며, 제1 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)의 후술하는 제1 및 제2 밴드부 중 하면이 기계적으로 접촉되어, 제1 적층 세라믹 커패시터(100)와 전기적으로 접속된다.
이러한 제1 전극 패드(311, 312)는 예컨대 몸체(310) 상면에 스퍼터 공정을 통해 형성할 수 있다.
이때, 제1 전극 패드(311, 312)의 상면에는 제1 도전성 접착층(315, 316)이 각각 배치되어 제1 전극 패드(311, 312)와 제1 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)의 후술하는 제1 및 제2 밴드부 중 하면이 서로 접합되되, 그 접합 강도가 향상되도록 할 수 있다.
제1 도전성 접착층(315, 316)은 예컨대 고온 솔더나 은(Ag) 페이스트 등으로 된 도전성 접착제 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
제2 전극 패드(313, 314)는 몸체(310)의 하면에 서로 길이 방향으로 이격되게 배치되며, 제1 전극 패드(311, 312)와는 몸체(310)를 사이에 두고 서로 대응되게 배치될 수 있다.
제2 전극 패드(313, 314)는 제2 적층 세라믹 커패시터(200)의 제1 및 제2 외부 전극(231, 232)의 후술하는 제1 및 제2 밴드부 중 상면이 기계적으로 접촉되어, 제2 적층 세라믹 커패시터(200)와 전기적으로 접속된다.
이러한 제2 전극 패드(313, 314)는 예컨대 몸체(310) 하면에 스퍼터 공정을 통해 형성할 수 있다.
이때, 제2 전극 패드(313, 314)의 하면에는 제2 도전성 접착층(317, 318)이 각각 배치되어 제2 전극 패드(313, 314)와 제2 적층 세라믹 커패시터(200)의 제1 및 제2 외부 전극(231, 232)의 후술하는 제1 및 제2 밴드부 중 상면이 서로 접합되되, 그 접합 강도가 향상되도록 할 수 있다.
제2 도전성 접착층(317, 318)은 예컨대 고온 솔더나 은(Ag) 페이스트 등으로 된 도전성 접착제 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
한편, 제1 전극 패드(311, 312)와 제2 전극 패드(313, 314)는 서로 마주보는 위치에서 몸체(310)에 비아 전극(319)이 관통되게 형성되어, 제1 전극 패드(311, 312)와 제2 전극 패드(313, 314)를 서로 전기적으로 연결할 수 있다.
또한, 제1 전극 패드(311, 312)와 제2 전극 패드(313, 314)는 제1 및 제2 금속 단자(510, 520)를 접합하기 위한 공간을 충분히 확보할 수 있도록 길이 방향의 바깥쪽으로 연장되게 형성될 수 있으며, 필요시 몸체(310)의 길이 방향의 양 측면을 통해 노출되게 연장될 수 있다.
또한, 제1 전극 패드(311, 312)와 제2 전극 패드(313, 314)는 그 표면에 도금층이 형성될 수 있다.
상기 도금층은 Ni(니켈), Sn(주석), Au(금), Cu(구리) 등일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
도 7은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품에 적용되는 적층 세라믹 커패시터의 일부를 절개하여 도시한 사시도이다.
이하, 제2 적층 세라믹 커패시터(200)는 그 구성이 제1 적층 세라믹 커패시터(100)와 대동소이하므로 이에 상세한 설명은 생략하고, 제1 적층 세라믹 커패시터(100)에 대해서만 설명하기로 한다.
도 7을 참조하면, 본 실시 형태의 제1 적층 세라믹 커패시터(100)는, 세라믹 본체(110), 제1 및 제2 내부 전극(121, 122), 및 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다.
세라믹 본체(110)는 복수의 유전체층(111)을 적층한 다음 소성하여 형성되며, 이때 세라믹 본체(110)의 형상, 치수 및 유전체층(111)의 적층 수는 다양하게 변경될 수 있으며, 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.
또한, 세라믹 본체(110)를 형성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
또한, 세라믹 본체(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브층과, 상하 마진부로서 상기 액티브층의 상하에 각각 배치된 상부 및 하부 커버층(112, 113)을 포함할 수 있다.
상기 액티브층은 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
이때, 유전체층(111)의 두께는 적층 세라믹 커패시터(100)의 용량 설계에 맞추어 임의로 변경할 수 있다.
또한, 유전체층(111)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
상부 및 하부 커버층(112, 113)은 내부 전극을 포함하지 않는 것을 제외하고는 상기 액티브층의 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.
또한, 상부 및 하부 커버층(112, 113)은 단일 유전체층 또는 2 개 이상의 유전체층을 상기 액티브층의 상하에 각각 두께 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.
제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 전극으로서, 유전체층(111)에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성할 수 있다.
이때, 상기 도전성 페이스트에 포함되는 도전성 금속은 예컨대 니켈(Ni), 구리(Cu), 팔라듐(Pd) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 상기 도전성 페이스트의 인쇄 방법은 예컨대 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
제1 및 제2 내부 전극(121, 122)은, 세라믹 본체(110) 내에서, 유전체층(111)의 적층 방향을 따라 서로 대향되게 번갈아 적층될 수 있다.
이에 제1 및 제2 내부 전극(121, 122)은 유전체층(111)을 사이에 두고 세라믹 본체(110)의 길이 방향의 양 측면을 통해 번갈아 노출되도록 배치될 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연된다.
또한, 제1 및 제2 내부 전극(121, 122)은 세라믹 본체(110)의 길이 방향의 양 측면을 통해 번갈아 노출된 부분이 제1 및 제2 외부 전극(131, 132)의 후술하는 제1 및 제2 전면부와 각각 기계적으로 접촉되어 각각 제1 및 제2 외부 전극(131, 132)과 전기적으로 접속될 수 있다.
따라서, 제1 및 제2 외부 전극(131, 132)에 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적된다.
이때, 적층 세라믹 커패시터(100)의 정전 용량은 상기 액티브층에서 제1 및 제2 내부 전극(121, 122)의 서로 중첩되는 영역의 면적과 비례하게 된다.
또한, 제1 및 제2 내부 전극(121, 122)의 두께는 용도에 따라 결정될 수 있다.
제1 및 제2 외부 전극(131, 132)은 도전성 금속을 포함하는 도전성 페이스트에 의해 형성될 수 있다.
이때, 상기 도전성 금속은 예컨대 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
이러한 제1 및 제2 외부 전극(131, 132)은 제1 및 제2 전면부(131a, 132a)와 제1 및 제2 밴드부(131b, 132b)를 포함할 수 있다.
제1 및 제2 전면부(131a, 132a)는 세라믹 본체(110)의 길이 방향의 양 측면에 각각 배치된 부분이고, 제1 및 제2 밴드부(131b, 132b)는 제1 및 제2 전면부(131a, 132a)에서 세라믹 본체(110)의 실장 면인 하면의 일부까지 연장되게 형성된 부분이다.
이때, 제1 및 제2 밴드부(131b, 132b)는 기판(300)의 제1 전극 패드(311, 312) 상에 제1 도전성 접착층(315, 316)에 의해 접합되어 기판(300)과 전기적으로 접속된다.
이때, 제1 및 제2 밴드부(131b, 132b) 는 세라믹 본체(110)의 상면, 길이 방향의 양 측면 및 폭 방향의 양 측면의 일부 중 적어도 한 면까지 더 연장되게 형성될 수 있다.
본 실시 형태에서는 제1 및 제2 외부 전극(131, 132)의 제1 및 제2 밴드부(131b, 132b)가 제1 및 제2 전면부(131a, 132a)에서 세라믹 본체(110)의 상면, 길이 방향의 양 측면 및 폭 방향의 양 측면의 일부까지 모두 연장되어 세라믹 본체(110)의 양 단부를 모두 덮도록 형성된 것으로 도시하여 설명하고 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다.
또한, 제1 및 제2 외부 전극(131, 132)은 도전성 금속입자를 포함하는 절연수지층을 포함하므로, 이러한 절연수지층 예컨대 절연에폭시 등의 도포를 통해 외부에서의 기계적 스트레스 등을 흡수하여 세라믹 본체(110)와 제1 및 제2 내부 전극(121, 122)에 크랙이 발생하는 것을 방지하는 역할을 수행할 수 있다.
본 실시 형태에 따르면, 기판(300)의 상하 면에 커패시터가 마주보게 실장되므로 부품을 소형화시키면서 정전용량을 향상시킬 수 있는 효과가 있다.
몰딩부(400)는 예컨대 EMC 몰드와 같은 재질을 사출하여 생성할 수 있으며, 기판(300)과 제1 및 제2 적층 세라믹 커패시터(100, 200)를 둘러싸도록 형성된다.
이러한 몰딩부(400)는 습기 및 수분이 제1 및 제2 적층 세라믹 커패시터(100, 200)로 침투하는 것을 방지할 수 있으며, 제1 및 제2 적층 세라믹 커패시터(100, 200)와 기판(300) 간의 고착 강도를 개선시킬 수 있다.
제1 및 제2 금속 단자(510, 520)는 일단이 기판(300)의 제2 전극 패드(313, 314)와 접속되고 타단은 몰딩부(400) 밖으로 인출되어 외부 단자(미도시)에 접속하는 역할을 할 수 있다.
제1 및 제2 금속 단자(510, 520)는, 일단이 기판(300)의 일면에 이격되게 배치된 제2 전극 패드(313, 314)와 각각 접속되고, 타단은 몰딩부(400)의 길이 방향의 양 측면을 통해 각각 노출되는 제1 및 제2 접합부(513, 523); 몰딩부(400)의 일 주면에 서로 이격되게 배치되는 제1 및 제2 단자부(512, 522); 및 몰딩부(400)의 길이 방향의 양 측면에 각각 배치되며, 제1 및 제2 접합부(513, 523)의 노출된 부분과 제1 및 제2 단자부(512, 522)의 일단을 연결하는 제1 및 제2 연결부(511, 521); 를 포함할 수 있다.
이때, 제1 및 제2 접합부(513, 523), 제1 및 제2 연결부(511, 521) 및 제1 및 제2 단자부(512, 522)는 각각 단일 금속 판재를 몰딩부(400)의 외면을 따라 2번 절곡하여 형성할 수 있다.
이러한 제1 및 제2 금속 단자(510, 520)는 외부로부터의 기계적 응력을 흡수하여 제1 및 제2 적층 세라믹 커패시터(100, 200)의 손상을 방지할 수 있다.
또한, 리플(ripple) 전류에 의한 제1 또는 제2 적층 세라믹 커패시터(100, 200)의 발열이 제1 및 제2 금속 단자(510, 520)를 통해 방열되므로 제1 또는 제2 적층 세라믹 커패시터(510, 520)의 온도 상승을 억제할 수 있으며 신뢰성을 향상시킬 수 있다.
또한, 제1 및 제2 금속 단자(510, 520)의 제1 및 제2 접합부(513, 523) 상에 제2 전극 패드(313, 314)와의 고착 강도를 향상시킬 수 있도록 접착층(514, 524)이 더 배치될 수 있다.
한편, 본 실시 형태에서는 제1 및 제2 금속 단자(510, 520)가 기판(300) 몸체(310)의 하면에 배치된 제2 전극 패드(313, 314)에 접속되고 몰딩부(400)의 하면으로 연장된 형태로 도시하여 설명하고 있다.
그러나, 제1 및 제2 금속 단자(510, 520)는 필요시 기판(300) 몸체(310)의 상면에 배치된 제1 전극 패드(311, 312)에 접속도 가능하고, 몰딩부(400)의 상면으로 연장되게 형성하는 것도 가능하며, 본 발명이 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.
변형 예
도 8은 본 발명의 다른 실시 형태에 따른 적층 세라믹 전자 부품에서 기판과 복수의 적층 세라믹 커패시터의 배치 구조를 개략적으로 도시한 분해사시도이고, 도 9는 도 8에서 기판의 저면도이고, 도 10은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품에서 기판과 단자 프레임의 결합 구조를 개략적으로 도시한 사시도이고, 도 11은 도 10에서 적층 세라믹 커패시터와 기판을 둘러싸도록 몰딩부를 형성한 것을 도시한 사시도이다.
여기서, 앞서 설명한 일 실시 형태와 동일한 구조 및 작용에 대해서는 이에 대한 구체적인 설명은 생략한다.
도 8 내지 도 11을 참조하면, 본 발명의 다른 실시 형태에 따른 적층 세라믹 전자 부품은, 기판(3000); 제1 및 제2 적층 세라믹 커패시터(1000, 2000); 몰딩부(4000); 및 제1 및 제2 금속 단자(5100, 5200); 를 포함한다.
본 실시 형태의 적층 세라믹 전자 부품은 복수의 적층 세라믹 커패시터(1000, 2000)를 직렬 및 병렬로 연결되게 구성하여 크기 대비 내전압과 정전용량을 확장시킬 수 있다.
본 실시 형태의 기판(3000)은, 몸체(3100), 몸체(3100) 상면에 길이 방향으로 이격되게 배치된 복수의 제1 전극 패드(3111, 3113, 3114), 및 몸체(3100) 하면에 길이 방향으로 이격되게 배치된 복수의 제2 전극 패드(3112, 3115, 3116)를 포함한다.
제1 적층 세라믹 커패시터(1000)는 길이 방향으로 인접한 좌우 제1 전극 패드(3111, 3113, 3114)에 제1 및 제2 외부 전극(1310, 1320)이 각각 접속되도록 배치된다.
제1 전극 패드(3111, 3113, 3114)는 몸체(3100) 상면에 서로 길이 방향으로 이격되게 배치되며, 각각의 제1 적층 세라믹 커패시터(1000)의 제1 및 제2 외부 전극(1310, 1320)의 후술하는 제1 및 제2 밴드부 중 하면이 기계적으로 접촉되어, 각각의 제1 적층 세라믹 커패시터(1000)와 전기적으로 접속된다.
이때, 제1 전극 패드(3111, 3113, 3114)의 상면에는 필요시 도전성 접착층이 각각 배치되어 제1 전극 패드(3111, 3113, 3114)와 제1 적층 세라믹 커패시터(1000)의 제1 및 제2 외부 전극(1310, 1320)의 후술하는 제1 및 제2 밴드부 중 하면이 서로 접합되되, 그 접합 강도가 향상되도록 할 수 있다.
제2 적층 세라믹 커패시터(2000)는 길이 방향으로 인접한 좌우 제2 전극 패드(3112, 3115, 3116)에 제1 및 제2 외부 전극(1310, 1320)이 각각 접속되도록 배치된다.
제2 전극 패드(3112, 3115, 3116)는 몸체(3100)의 하면에 서로 길이 방향으로 이격되게 배치되며, 제1 전극 패드(3111, 3113, 3114)와는 몸체(3100)를 사이에 두고 서로 대응되게 배치될 수 있다.
제2 전극 패드(3112, 3115, 3116)는 몸체(310)의 하면에 서로 길이 방향으로 이격되게 배치되며, 각각의 제2 적층 세라믹 커패시터(2000)의 제1 및 제2 외부 전극(2310, 2320)의 후술하는 제1 및 제2 밴드부 중 상면이 기계적으로 접촉되어, 각각의 제2 적층 세라믹 커패시터(2000)와 전기적으로 접속된다.
이때, 제2 전극 패드(3112, 3115, 3116)의 하면에는 필요시 도전성 접착층이 각각 배치되어 제1 전극 패드(3112, 3115, 3116)와 제2 적층 세라믹 커패시터(2000)의 제1 및 제2 외부 전극(2310, 2320)의 후술하는 제1 및 제2 밴드부 중 상면이 서로 접합되되, 그 접합 강도가 향상되도록 할 수 있다.
한편, 제1 전극 패드(3111, 3113, 3114)와 제2 전극 패드(3112, 3115, 3116)는 서로 마주보는 위치에서 몸체(3100)에 비아 전극(3190)이 관통되게 형성되어, 제1 전극 패드(3111, 3113, 3114)와 제2 전극 패드(3112, 3115, 3116)를 서로 전기적으로 연결할 수 있다.
또한, 제1 전극 패드(3111, 3113, 3114)와 제2 전극 패드(3112, 3115, 3116)는 제1 및 제2 금속 단자(5110, 5120)를 접합하기 위한 공간을 충분히 확보할 수 있도록 길이 방향의 바깥쪽으로 연장되게 형성될 수 있으며, 필요시 몸체(3100)의 길이 방향의 양 측면을 통해 노출되게 연장될 수 있다.
또한, 제1 전극 패드(3111, 3113, 3114)와 제2 전극 패드(3112, 3115, 3116)는 그 표면에 도금층이 형성될 수 있다.
몰딩부(4000)는 기판(3000)과 제1 및 제2 적층 세라믹 커패시터(1000, 2000)를 둘러싸도록 형성된다.
제1 및 제2 금속 단자(5110, 5120)는 일단이 기판(3000)의 몸체(3100)의 길이 방향의 양 단부에 배치된 제2 전극 패드(3115, 3116)와 접속되고 타단은 몰딩부(4000) 밖으로 인출되어 외부 단자(미도시)에 접속하는 역할을 할 수 있다.
제1 및 제2 금속 단자(5110, 5120)는, 일단이 기판(3000)의 길이 방향의 양 단에 배치된 제2 전극 패드(3115, 3116)와 각각 접속되고, 타단은 몰딩부(4000)의 길이 방향의 양 측면을 통해 각각 노출되는 제1 및 제2 접합부(5111, 미도시); 몰딩부(4000)의 하면에 서로 이격되게 배치되는 제1 및 제2 단자부(5112, 5122); 및 몰딩부(4000)의 길이 방향의 양 측면에 각각 배치되며, 제1 및 제2 접합부(5111, 미도시)의 노출된 부분과 제1 및 제2 단자부(5112, 5122)의 일단을 연결하는 제1 및 제2 연결부(5113, 5123); 를 포함할 수 있다.
이때 제1 및 제2 연결부(5113, 5123)는 적어도 하나 이상의 홈(5114, 5124)을 가질 수 있다.
이러한 홈(5114, 5124)은 제1 및 제2 금속 단자(5110, 5120)의 부피(volume)을 작게 함으로서 강성을 줄여 탄성변형이 더 잘 일어나게 하여 진동차단 효과를 더 크게 할 수 있다.
또한, 제1 및 제2 금속 단자(5110, 5120)의 제1 및 제2 접합부(5111, 미도시) 상에 필요시 기판(3100)의 길이 방향의 양 단에 배치된 제2 전극 패드(3115, 3116)와의 고착 강도를 향상시킬 수 있도록 접착층이 더 배치될 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100, 1000 ; 제1 적층 세라믹 커패시터
110, 210 ; 세라믹 본체
111 ; 유전체층
112, 113 ; 상하부 커버층
121, 122 ; 제1 및 제2 내부 전극
131, 132, 1310, 1320 ; 제1 및 제2 외부 전극
131a, 132a ; 제1 및 제2 전면부
131b, 132b ; 제1 및 제2 밴드부
200, 2000 ; 제2 적층 세라믹 커패시터
231, 232, 2310, 2320 ; 제1 및 제2 외부 전극
300, 3000 ; 기판
310 ; 몸체
311, 312, 3111, 3113, 3114 ; 제1 전극 패드
313, 314, 3112, 3115, 3116 ; 제2 전극 패드
315, 316, 317, 318 ; 접착층
319, 3119 ; 비아 전극
400 ; 몰딩부
510, 520, 5110, 5120 ; 제1 및 제2 금속 단자
511, 521, 5111 ; 제1 및 제2 접합부
512, 522, 5112, 5122 ; 제1 및 제2 단자부
513, 523, 5113, 5123 ; 제1 및 제2 연결부
514, 512 ; 접착층

Claims (24)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 양면에 길이 방향으로 이격되게 배치된 각 한 쌍의 제1 및 제2 전극 패드를 포함하는 기판;
    상기 기판의 양면에 상기 제1 및 제2 전극 패드와 각각 접속되게 배치되는 제1 및 제2 적층 세라믹 커패시터;
    상기 기판과 상기 제1 및 제2 적층 세라믹 커패시터를 둘러싸도록 형성되는 몰딩부; 및
    일단이 상기 제1 또는 제2 전극 패드와 각각 접속되며, 타단이 상기 몰딩부 밖으로 인출되는 제1 및 제2 금속 단자; 를 포함하고,
    상기 제1 및 제2 금속 단자는, 일단이 상기 제1 또는 제2 전극 패드와 각각 접속되며, 타단이 상기 몰딩부의 길이 방향의 양 측면을 통해 각각 노출되고, 상기 제2 적층 세라믹 커패시터와 이격되게 배치되는 제1 및 제2 접합부; 상기 몰딩부의 일 주면에 서로 이격되게 배치되는 제1 및 제2 단자부; 및 상기 몰딩부의 길이 방향의 양 측면에 각각 배치되며, 상기 제1 및 제2 접합부의 노출된 부분과 상기 제1 및 제2 단자부의 일단을 연결하는 제1 및 제2 연결부; 를 포함하는 적층 세라믹 전자 부품.
  7. 제6항에 있어서,
    상기 제1 및 제2 전극 패드가 상기 기판에 관통 형성된 비아 전극에 의해 서로 전기적으로 연결되는 적층 세라믹 전자 부품.
  8. 삭제
  9. 제6항에 있어서,
    상기 제1 및 제2 전극 패드는 상기 기판의 길이 방향의 양 측면을 통해 각각 노출되게 연장되는 적층 세라믹 전자 부품.
  10. 제6항에 있어서,
    상기 제1 및 제2 전극 패드 상에 형성된 도금층을 더 포함하는 적층 세라믹 전자 부품.
  11. 제6항에 있어서,
    상기 적층 세라믹 커패시터는 세라믹 본체의 길이 방향의 양 단부에 제1 및 제2 외부 전극이 각각 배치되며,
    상기 제1 및 제2 외부 전극은, 상기 세라믹 본체의 길이 방향의 양 측면에 각각 배치된 제1 및 제2 전면부와, 상기 제1 및 제2 전면부에서 상기 세라믹 본체의 적어도 일 주면의 일부까지 연장되게 형성된 제1 및 제2 밴드부를 각각 포함하는 적층 세라믹 전자 부품.
  12. 제11항에 있어서,
    상기 적층 세라믹 커패시터는,
    상기 세라믹 본체 내에서, 유전체층을 사이에 두고 상기 세라믹 본체의 길이 방향의 양 측면을 통해 번갈아 노출되도록 적층되며, 상기 제1 및 제2 전면부와 각각 접속되는 복수의 제1 및 제2 내부 전극을 포함하는 적층 세라믹 전자 부품.
  13. 제11항에 있어서,
    상기 제1 및 제2 전극 패드와 상기 제1 및 제2 밴드부 사이에 배치된 제1 및 제2 도전성 접착층을 더 포함하는 적층 세라믹 전자 부품.
  14. 제6항에 있어서,
    상기 제1 및 제2 전극 패드와 상기 제1 및 제2 금속 단자 사이에 도전성 접착층이 배치되는 적층 세라믹 전자 부품.
  15. 양면에 길이 방향으로 이격되게 배치된 복수의 전극 패드를 포함하는 기판;
    상기 기판의 양면에 인접한 전극 패드와 상이한 극성의 외부 전극이 각각 접속되게 배치되는 복수의 제1 및 제2 적층 세라믹 커패시터;
    상기 기판과 상기 복수의 제1 및 제2 적층 세라믹 커패시터를 둘러싸도록 형성되는 몰딩부; 및
    일단이 상기 기판의 길이 방향의 양 단에 배치된 전극 패드와 각각 접속되며, 타단이 상기 몰딩부 밖으로 인출되는 제1 및 제2 금속 단자; 를 포함하고,
    상기 제1 및 제2 금속 단자는, 일단이 상기 기판의 길이 방향의 양 단에 배치된 전극 패드와 각각 접속되고, 타단이 상기 몰딩부의 길이 방향의 양 측면을 통해 각각 노출되고, 상기 제2 적층 세라믹 커패시터와 이격되게 배치되는 제1 및 제2 접합부; 상기 몰딩부의 일 주면에 서로 이격되게 배치되는 제1 및 제2 단자부; 및 상기 몰딩부의 길이 방향의 양 측면에 각각 배치되며, 상기 제1 및 제2 접합부의 노출된 부분과 상기 제1 및 제2 단자부의 일단을 연결하는 제1 및 제2 연결부; 를 포함하는 적층 세라믹 전자 부품.
  16. 제15항에 있어서,
    상기 기판을 사이에 두고 서로 마주보게 배치된 전극 패드가 상기 기판에 관통 형성된 비아 전극에 의해 서로 전기적으로 연결되는 적층 세라믹 전자 부품.
  17. 삭제
  18. 제15항에 있어서,
    상기 제1 및 제2 연결부가 적어도 하나 이상의 홈을 가지는 적층 세라믹 전자 부품.
  19. 제15항에 있어서,
    상기 기판의 길이 방향의 양 단에 배치된 전극 패드는 상기 기판의 길이 방향의 양 측면을 통해 각각 노출되게 연장되는 적층 세라믹 전자 부품.
  20. 제15항에 있어서,
    상기 전극 패드 상에 형성된 도금층을 더 포함하는 적층 세라믹 전자 부품.
  21. 제15항에 있어서,
    상기 적층 세라믹 커패시터는 세라믹 본체의 길이 방향의 양 단부에 제1 및 제2 외부 전극이 각각 배치되며,
    상기 제1 및 제2 외부 전극은, 상기 세라믹 본체의 길이 방향의 양 측면에 각각 배치된 제1 및 제2 전면부와, 상기 제1 및 제2 전면부에서 상기 세라믹 본체의 적어도 일 주면의 일부까지 연장되게 형성된 제1 및 제2 밴드부를 각각 포함하는 적층 세라믹 전자 부품.
  22. 제21항에 있어서,
    상기 적층 세라믹 커패시터는,
    상기 세라믹 본체 내에서, 유전체층을 사이에 두고 상기 세라믹 본체의 길이 방향의 양 측면을 통해 번갈아 노출되도록 적층되며, 상기 제1 및 제2 전면부와 각각 접속되는 복수의 제1 및 제2 내부 전극을 포함하는 적층 세라믹 전자 부품.
  23. 제21항에 있어서,
    상기 전극 패드와 상기 제1 또는 제2 밴드부 사이에 배치된 도전성 접착층을 더 포함하는 적층 세라믹 전자 부품.
  24. 제15항에 있어서,
    상기 전극 패드와 상기 제1 또는 제2 금속 단자 사이에 도전성 접착층이 배치되는 적층 세라믹 전자 부품.
KR1020150009323A 2015-01-20 2015-01-20 적층 세라믹 전자 부품 KR102149789B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150009323A KR102149789B1 (ko) 2015-01-20 2015-01-20 적층 세라믹 전자 부품
US14/941,513 US9881736B2 (en) 2015-01-20 2015-11-13 Multilayer ceramic component
JP2015231009A JP6552050B2 (ja) 2015-01-20 2015-11-26 積層セラミック電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150009323A KR102149789B1 (ko) 2015-01-20 2015-01-20 적층 세라믹 전자 부품

Publications (2)

Publication Number Publication Date
KR20160089736A KR20160089736A (ko) 2016-07-28
KR102149789B1 true KR102149789B1 (ko) 2020-08-31

Family

ID=56408350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150009323A KR102149789B1 (ko) 2015-01-20 2015-01-20 적층 세라믹 전자 부품

Country Status (3)

Country Link
US (1) US9881736B2 (ko)
JP (1) JP6552050B2 (ko)
KR (1) KR102149789B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6759947B2 (ja) * 2016-10-04 2020-09-23 株式会社村田製作所 コンデンサ部品
JP7019946B2 (ja) * 2016-12-05 2022-02-16 株式会社村田製作所 積層コンデンサ内蔵基板
KR101901704B1 (ko) 2017-02-22 2018-09-27 삼성전기 주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR20190099677A (ko) * 2018-02-19 2019-08-28 삼성전기주식회사 전자 부품
KR102595463B1 (ko) * 2018-02-22 2023-10-30 삼성전기주식회사 전자 부품
KR102194707B1 (ko) 2018-08-16 2020-12-23 삼성전기주식회사 전자 부품
KR102126416B1 (ko) 2018-10-10 2020-06-24 삼성전기주식회사 적층 세라믹 전자부품 집합체
JP7331622B2 (ja) * 2019-10-25 2023-08-23 株式会社村田製作所 積層セラミック電子部品
US20240032198A1 (en) * 2022-07-21 2024-01-25 Rockwell Collins, Inc. Capacitor bank assembly

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170739A (ja) * 2000-11-29 2002-06-14 Murata Mfg Co Ltd 積層セラミックコンデンサモジュール
JP2005197627A (ja) * 2003-12-11 2005-07-21 Matsushita Electric Ind Co Ltd 電子部品
JP2009283490A (ja) * 2008-05-19 2009-12-03 Tdk Corp コンデンサモジュール及びコンデンサの実装構造
JP2010177370A (ja) * 2009-01-28 2010-08-12 Tdk Corp 積層コンデンサ及び積層コンデンサの製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5936814B2 (ja) * 1979-04-27 1984-09-06 ティーディーケイ株式会社 受動複合素子パッケ−ジ
JPH0237813A (ja) * 1988-07-27 1990-02-07 Tokin Corp 複合電子部品
JPH0480039U (ko) * 1990-11-27 1992-07-13
JPH04302116A (ja) * 1991-03-28 1992-10-26 Mitsubishi Materials Corp 基台付きチップ型電子部品
JPH0541128U (ja) * 1991-11-05 1993-06-01 日本電気株式会社 表面実装型並列接続キヤツプ
JPH0629443A (ja) * 1992-07-07 1994-02-04 Fujitsu Ltd 混成集積回路の製造方法
JPH08264382A (ja) * 1995-03-22 1996-10-11 Sumitomo Metal Ind Ltd 誘電体フィルタ結合用基板
JPH0964508A (ja) * 1995-08-22 1997-03-07 Nitsuko Corp スナバモジュール及びスナバモジュールを用いた電子回路ユニット
JP3035492B2 (ja) * 1996-03-28 2000-04-24 株式会社トーキン 積層セラミック部品
JP3808640B2 (ja) * 1998-10-15 2006-08-16 新電元工業株式会社 モールド型モジュール
JP4130525B2 (ja) * 2000-09-18 2008-08-06 株式会社東芝 コンデンサの実装構造
JP2004014687A (ja) * 2002-06-05 2004-01-15 Taiyo Yuden Co Ltd コンデンサモジュール及びコンデンサアレイ実装用中継基板
JP2004022562A (ja) 2002-06-12 2004-01-22 Murata Mfg Co Ltd コンデンサモジュール
JP4827157B2 (ja) 2002-10-08 2011-11-30 Ｔｄｋ株式会社 電子部品
KR100826391B1 (ko) * 2006-07-18 2008-05-02 삼성전기주식회사 칩형 고체 전해콘덴서
JP5041995B2 (ja) 2007-12-07 2012-10-03 三洋電機株式会社 固体電解コンデンサ
JP5045649B2 (ja) * 2008-11-17 2012-10-10 株式会社村田製作所 セラミックコンデンサ及びそれを備えた電子部品
JP2010135623A (ja) * 2008-12-05 2010-06-17 Fdk Module System Technology Corp 回路装置における鳴動抑制方法、および鳴動抑制機能を備えた回路装置
KR101018646B1 (ko) * 2008-12-09 2011-03-03 삼화콘덴서공업주식회사 Ｍｌｃｃ 모듈
TWI395244B (zh) * 2009-07-10 2013-05-01 片狀堆疊式固態電解電容器
TWI421888B (zh) * 2010-03-05 2014-01-01 Apaq Technology Co Ltd 具有多端產品引出腳之堆疊式固態電解電容器
US8767408B2 (en) * 2012-02-08 2014-07-01 Apple Inc. Three dimensional passive multi-component structures
JP5370536B2 (ja) 2012-05-24 2013-12-18 三洋電機株式会社 固体電解コンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170739A (ja) * 2000-11-29 2002-06-14 Murata Mfg Co Ltd 積層セラミックコンデンサモジュール
JP2005197627A (ja) * 2003-12-11 2005-07-21 Matsushita Electric Ind Co Ltd 電子部品
JP2009283490A (ja) * 2008-05-19 2009-12-03 Tdk Corp コンデンサモジュール及びコンデンサの実装構造
JP2010177370A (ja) * 2009-01-28 2010-08-12 Tdk Corp 積層コンデンサ及び積層コンデンサの製造方法

Also Published As

Publication number Publication date
KR20160089736A (ko) 2016-07-28
JP6552050B2 (ja) 2019-07-31
US20160211075A1 (en) 2016-07-21
US9881736B2 (en) 2018-01-30
JP2016134620A (ja) 2016-07-25

Similar Documents

Publication Publication Date Title
KR102149789B1 (ko) 적층 세라믹 전자 부품
CN108054008B (zh) 多层陶瓷电容器
JP6544803B2 (ja) 積層セラミック電子部品及びその実装基板
US9336945B2 (en) Multilayer ceramic capacitor
US10128050B1 (en) Composite electronic component and board having the same
KR102004804B1 (ko) 복합 전자부품, 그 실장 기판
KR102139759B1 (ko) 적층 세라믹 전자 부품
KR101740818B1 (ko) 적층형 전자 부품 및 그 실장 기판
US20150131252A1 (en) Multilayer ceramic electronic component and board having the same mounted thereon
KR102516763B1 (ko) 복합 전자부품, 그 실장 기판
CN109686565B (zh) 多层电子组件和具有该多层电子组件的板
KR102059442B1 (ko) 복합 전자부품, 그 실장 기판
KR20150089277A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
JP2015204453A (ja) 積層セラミックキャパシタ及びその実装基板
KR102436224B1 (ko) 커패시터 부품
KR20140136741A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR101630051B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US10128048B2 (en) Multilayer capacitor and board having the same
KR102380836B1 (ko) 적층형 커패시터 및 그 실장 기판
KR20190099677A (ko) 전자 부품
KR102109639B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102550165B1 (ko) 적층형 전자 부품
KR20220060321A (ko) 적층형 커패시터 및 그 실장 기판

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant