JP5262432B2 - 電子部品およびその製造方法 - Google Patents

電子部品およびその製造方法 Download PDF

Info

Publication number
JP5262432B2
JP5262432B2 JP2008216321A JP2008216321A JP5262432B2 JP 5262432 B2 JP5262432 B2 JP 5262432B2 JP 2008216321 A JP2008216321 A JP 2008216321A JP 2008216321 A JP2008216321 A JP 2008216321A JP 5262432 B2 JP5262432 B2 JP 5262432B2
Authority
JP
Japan
Prior art keywords
conductor layer
inductor
main body
conductor
firing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008216321A
Other languages
English (en)
Other versions
JP2010056111A (ja
Inventor
重光 戸蒔
三郎 清川
一成 信田
修 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2008216321A priority Critical patent/JP5262432B2/ja
Publication of JP2010056111A publication Critical patent/JP2010056111A/ja
Application granted granted Critical
Publication of JP5262432B2 publication Critical patent/JP5262432B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

本発明は、セラミックよりなる誘電体層によって形成された端面を有する本体と、この本体の端面に配置されたインダクタ用導体層とを備えた電子部品およびその製造方法に関する。
ブルートゥース(登録商標)規格の通信装置、無線LAN(ローカルエリアネットワーク)用の通信装置、ワイマックス(WiMAX(登録商標);Worldwide Interoperability for Microwave Access)規格の通信装置、携帯電話機等の無線通信装置では、小型化、薄型化の要求が強いことから、それに用いられる電子部品の小型化、薄型化が要求されている。上記無線通信装置における電子部品の一つに、受信信号を濾波するバンドパスフィルタがある。このバンドパスフィルタにおいても、小型化、薄型化が要求されている。そこで、上記の無線通信装置における使用周波数帯域に対応でき、且つ小型化、薄型化を実現可能なバンドパスフィルタとして、例えば特許文献1に示されるように、積層基板における導体層を用いて構成された複数の共振器を備えた積層型のフィルタが提案されている。
特許文献1には、複数の誘電体層が積層されて構成された誘電体基板の両主面に形成されたアース電極と、誘電体基板内に形成された共振電極とを備え、共振電極は、その一主面がアース電極に対して垂直になるように形成され、共振電極の短絡端側が誘電体基板の両主面に形成されたアース電極に接続された積層型誘電体フィルタが記載されている。特許文献1に記載された積層型誘電体フィルタは、更に、誘電体基板内に設けられ、誘電体層を挟んで共振電極と対向して、共振電極の開放端との間に容量を生じさせる内層アース電極を備えている。
特開2002−299906号公報
例えば特許文献1に記載されているような従来の積層型のフィルタでは、インダクタとして機能するインダクタ用導体層は積層基板の内部に設けられている。しかし、この場合には、インダクタ用導体層の厚みを大きくすることが難しいことから、インダクタのQおよび共振器のQを大きくすることが難しい。そこで、積層基板からなる本体における積層方向の一方の端に位置する端面に、インダクタ用導体層を配置することが考えられる。
ところで、積層基板としては、低温同時焼成セラミック多層基板がよく用いられる。低温同時焼成セラミック多層基板は、必要に応じて焼成前の導体層やスルーホールが形成された複数のセラミックグリーンシートを積層し、焼成することによって作製される。この低温同時焼成セラミック多層基板からなる本体における積層方向の一方の端に位置する端面にインダクタ用導体層を形成する方法としては、次の2つの方法が考えられる。第1の方法は、積層方向の一方の端に位置する誘電体層となるセラミックグリーンシート上に、導体ペーストによって、後にインダクタ用導体層となる焼成前の導体層を形成しておき、この焼成前の導体層を、本体を作製するための焼成の際に同時に焼成してインダクタ用導体層を形成する方法である。第2の方法は、焼成により本体を作製した後、この本体の端面に、導体ペーストによって、後にインダクタ用導体層となる焼成前の導体層を形成し、この焼成前の導体層を焼成してインダクタ用導体層を形成する方法である。
上記の第1の方法と第2の方法のいずれにおいて、本体の端面に配置されるインダクタ用導体層を厚くしようとすると、以下のような問題が生じる。まず、インダクタ用導体層を厚くするために、導体ペーストによって形成される焼成前の導体層を厚くしようとすると、導体ペーストが、配置すべき領域よりも広がってしまい、その結果、インダクタ用導体層を精度よく形成することができないという問題が生じる。導体ペーストが広がることを防止するために導体ペーストの粘度を高くすると、焼成前の導体層の断面が曲率の小さな凸形状となって、インダクタ用導体層の表面の平坦性が悪くなり、やはり、インダクタ用導体層を精度よく形成することができないという問題が生じる。
本発明はかかる問題点に鑑みてなされたもので、その目的は、セラミックよりなる誘電体層によって形成された端面を有する本体と、この本体の端面に配置されたインダクタ用導体層とを備え、厚いインダクタ用導体層を精度よく形成できるようにした電子部品およびその製造方法を提供することにある。
本発明の第1の電子部品は、端面を有する本体と、この本体の端面に配置され、インダクタを構成するインダクタ用導体層とを備えている。本体とインダクタ用導体層は共に焼成により形成されたものである。本体は、セラミックよりなり、端面を形成する端面形成用誘電体層を含んでいる。インダクタ用導体層は、共に端面に接する第1の導体層と第2の導体層とを有している。第1の導体層は、インダクタ用導体層の長手方向に沿って延び、互いの間に間隙を形成し、インダクタ用導体層の長手方向に沿った2つの端縁を画定する2つの端縁画定部を含んでいる。第2の導体層は、2つの端縁画定部における外側の端縁よりはみ出すことなく、2つの端縁画定部の間の間隙を埋めるように配置されている。
本発明の第1の電子部品は、インダクタ用導体層によって構成されたインダクタを有する共振器を備えていてもよい。
本発明の第1の電子部品の製造方法は、
後に本体となる焼成前本体と、焼成前本体と一体化され、後に第1の導体層となる第1の焼成前導体層とを形成する工程と、
焼成前本体と第1の焼成前導体層とを同時に焼成して、本体と第1の導体層とを形成する工程と、
本体の端面に対して、後に第2の導体層となる第2の焼成前導体層を形成する工程と、
第2の焼成前導体層を焼成して、第2の導体層を形成する工程とを備えている。
本発明の第1の電子部品の製造方法において、電子部品は、インダクタ用導体層によって構成されたインダクタを有する共振器を備えていてもよい。
また、本発明の第1の電子部品の製造方法において、本体は、更に、端面に対して垂直な側面を有し、電子部品は、更に、本体の側面に配置され、且つインダクタ用導体層に接続された側面端子を備えていてもよい。この場合、第2の焼成前導体層を形成する工程では、導体ペーストによって、第2の焼成前導体層と、後に側面端子となる焼成前側面端子とを、連続するように形成し、第2の導体層を形成する工程では、第2の焼成前導体層と焼成前側面端子とを同時に焼成して、第2の導体層と側面端子とを形成してもよい。また、本体は、側面に形成され、焼成前側面端子を形成するために導体ペーストを導く溝部を有していてもよい。
本発明の第2の電子部品は、端面を有する本体と、この本体の端面に配置され、インダクタを構成するインダクタ用導体層とを備えている。本体とインダクタ用導体層は共に焼成により形成されたものである。本体は、セラミックよりなり、端面を形成する端面形成用誘電体層を含んでいる。電子部品は、更に、誘電体よりなり、インダクタ用導体層の長手方向に沿って延び、且つ互いの間に間隙を形成するように本体の端面に配置され、インダクタ用導体層の位置を規制する2つの規制部を備えている。インダクタ用導体層は、2つの規制部における外側の端縁よりはみ出すことなく、2つの規制部の間の間隙を埋めるように配置されている。
本発明の第2の電子部品は、インダクタ用導体層によって構成されたインダクタを有する共振器を備えていてもよい。
本発明の第2の電子部品の製造方法は、
後に本体となる焼成前本体と、焼成前本体と一体化され、後に2つの規制部となる2つの焼成前規制部とを形成する工程と、
焼成前本体と2つの焼成前規制部とを同時に焼成して、本体と2つの規制部とを形成する工程と、
本体の端面に対して、後にインダクタ用導体層となる焼成前インダクタ用導体層を形成する工程と、
焼成前インダクタ用導体層を焼成して、インダクタ用導体層を形成する工程とを備えている。
本発明の第2の電子部品の製造方法において、電子部品は、インダクタ用導体層によって構成されたインダクタを有する共振器を備えていてもよい。
また、本発明の第2の電子部品の製造方法において、本体は、更に、端面に対して垂直な側面を有し、電子部品は、更に、本体の側面に配置され、且つインダクタ用導体層に接続された側面端子を備えていてもよい。この場合、焼成前インダクタ用導体層を形成する工程では、導体ペーストによって、焼成前インダクタ用導体層と、後に側面端子となる焼成前側面端子とを、連続するように形成し、インダクタ用導体層を形成する工程では、焼成前インダクタ用導体層と焼成前側面端子とを同時に焼成して、インダクタ用導体層と側面端子とを形成してもよい。また、本体は、側面に形成され、焼成前側面端子を形成するために導体ペーストを導く溝部を有していてもよい。
本発明の第1の電子部品またはその製造方法では、インダクタ用導体層が第1の導体層と第2の導体層とを有し、第1の導体層の2つの端縁画定部によって、インダクタ用導体層の長手方向に沿った2つの端縁が画定され、第2の導体層は、2つの端縁画定部における外側の端縁よりはみ出すことなく、2つの端縁画定部の間の間隙を埋めるように配置される。これにより、本発明によれば、厚いインダクタ用導体層を精度よく形成することが可能になるという効果を奏する。
本発明の第2の電子部品またはその製造方法では、誘電体よりなる2つの規制部が設けられ、インダクタ用導体層は、2つの規制部における外側の端縁よりはみ出すことなく、2つの規制部の間の間隙を埋めるように配置される。これにより、本発明によれば、厚いインダクタ用導体層を精度よく形成することが可能になるという効果を奏する。
[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図5を参照して、本発明の第1の実施の形態に係る電子部品の回路構成について説明する。本実施の形態に係る電子部品1は、バンドパスフィルタの機能を有している。図5に示したように、電子部品1は、信号の入力のために用いられる入力端子2と、信号の出力のために用いられる出力端子3と、入力端子2に電気的に接続された第1の共振器4と、出力端子3に電気的に接続された第2の共振器5と、キャパシタ15とを備えている。
第1の共振器4は、互いに電気的に接続された第1のインダクタ11と第1のキャパシタ13とを有している。第2の共振器5は、互いに電気的に接続された第2のインダクタ12と第2のキャパシタ14とを有している。共振器4,5は互いに誘導性結合する。また、インダクタ11,12も互いに誘導性結合する。図5では、インダクタ11,12間の誘導性結合を、記号Mを付した曲線で表している。
インダクタ11の一端とキャパシタ13,15の各一端は、入力端子2に電気的に接続されている。インダクタ11の他端とキャパシタ13の他端はグランドに電気的に接続されている。インダクタ12の一端、キャパシタ14の一端および出力端子3は、キャパシタ15の他端に電気的に接続されている。インダクタ12の他端とキャパシタ14の他端はグランドに電気的に接続されている。
共振器4,5は、回路構成上、入力端子2と出力端子3との間に設けられ、バンドパスフィルタの機能を実現する。共振器4,5はいずれも、一端が開放され他端が短絡された1/4波長共振器であって、キャパシタ13,14によってインダクタ11,12の物理長を1/4波長よりも短くする効果を用いた1/4波長共振器である。
本実施の形態に係る電子部品1では、入力端子2に信号が入力されると、そのうちの所定の周波数帯域内の周波数の信号が選択的に、共振器4,5を用いて構成されたバンドパスフィルタを通過し、出力端子3から出力される。
次に、図1ないし図4を参照して、電子部品1の構造の概略について説明する。図1は、電子部品1の外観を示す斜視図である。図2は、電子部品1の主要部分を示す斜視図である。図3は、図2におけるA方向から見た電子部品1の主要部分を示す説明図である。図4は、図2におけるB方向から見た電子部品1の主要部分を示す説明図である。
電子部品1は、電子部品1の構成要素を一体化するための本体20を備えている。後で詳しく説明するが、本体20は、積層された複数の誘電体層と、隣接する誘電体層の間に配置された1つ以上の内部導体層とを含んでいる。
本体20は、外面として、上面20Aと底面20Bと4つの側面20C〜20Fとを有する直方体形状をなしている。4つの側面20C〜20Fは、上面20Aと底面20Bを連結している。上面20Aと底面20Bは互いに反対側を向き、側面20C,20Dも互いに反対側を向き、側面20E,20Fも互いに反対側を向いている。側面20C〜20Fは、上面20Aおよび底面20Bに対して垂直になっている。本体20において、上面20Aおよび底面20Bに垂直な方向が、複数の誘電体層の積層方向である。図2では、複数の誘電体層の積層方向を、記号Tを付した矢印で示している。上面20Aと底面20Bは、本体20において、複数の誘電体層の積層方向における両端に位置する。上面20Aは、本発明における端面に対応する。
電子部品1は、更に、本体20の外面上に配置された第1のインダクタ用導体層21、第2のインダクタ用導体層22、入力用側面端子23、出力用側面端子24およびグランド用側面端子25,26を備えている。第1および第2のインダクタ用導体層21,22は上面20A上に配置されている。側面端子23,24は側面20C上に配置されている。側面端子25,26は側面20D上に配置されている。導体層21,22と、側面端子23,24,25,26の平面形状は、いずれも矩形である。本体20とインダクタ用導体層21,22は、共に焼成により形成されている。
第1のインダクタ用導体層21は、上面20Aと側面20Eとの間の稜線の近傍に配置され、上面20Aと側面20Eとの間の稜線に平行な方向に長い形状を有している。第1のインダクタ用導体層21の長手方向の一方の端部は、上面20Aと側面20Cとの間の稜線の位置に配置されている。第1のインダクタ用導体層21の長手方向の他方の端部は、上面20Aと側面20Dとの間の稜線の位置に配置されている。
第2のインダクタ用導体層22は、上面20Aと側面20Fとの間の稜線の近傍に配置され、上面20Aと側面20Fとの間の稜線に平行な方向に長い形状を有している。第2のインダクタ用導体層22の長手方向の一方の端部は、上面20Aと側面20Cとの間の稜線の位置に配置されている。第2のインダクタ用導体層22の長手方向の他方の端部は、上面20Aと側面20Dとの間の稜線の位置に配置されている。
第1のインダクタ用導体層21は、共に上面20Aに接する第1の導体層21Aと第2の導体層21Bとを有している。第1の導体層21Aと第2の導体層21Bは、いずれも、主に金属によって構成されている。第1の導体層21Aは、インダクタ用導体層21の長手方向に沿って延び、互いの間に間隙を形成し、インダクタ用導体層21の長手方向に沿った2つの端縁を画定する2つの端縁画定部21A1,21A2を含んでいる。端縁画定部21A1,21A2の平面形状は、いずれも、上面20Aと側面20Eとの間の稜線に平行な方向に長い矩形である。第2の導体層21Bは、2つの端縁画定部21A1,21A2における外側の端縁よりはみ出すことなく、2つの端縁画定部21A1,21A2の間の間隙を埋めるように配置されている。図1に示した例では、第2の導体層21Bは、その一部が2つの端縁画定部21A1,21A2に重なるように配置されている。しかし、第2の導体層21Bは、2つの端縁画定部21A1,21A2に重なることなく、2つの端縁画定部21A1,21A2の間の間隙を埋めるように配置されていてもよい。2つの端縁画定部21A1,21A2における外側の端縁は、インダクタ用導体層21の長手方向に沿った2つの端縁となる。第2の導体層21Bの厚みは、2つの端縁画定部21A1,21A2の厚みよりも大きい。
第2のインダクタ用導体層22は、共に上面20Aに接する第1の導体層22Aと第2の導体層22Bとを有している。第1の導体層22Aと第2の導体層22Bは、いずれも、主に金属によって構成されている。第1の導体層22Aは、インダクタ用導体層22の長手方向に沿って延び、互いの間に間隙を形成し、インダクタ用導体層22の長手方向に沿った2つの端縁を画定する2つの端縁画定部22A1,22A2を含んでいる。端縁画定部22A1,22A2の平面形状は、いずれも、上面20Aと側面20Fとの間の稜線に平行な方向に長い矩形である。第2の導体層22Bは、2つの端縁画定部22A1,22A2における外側の端縁よりはみ出すことなく、2つの端縁画定部22A1,22A2の間の間隙を埋めるように配置されている。図1に示した例では、第2の導体層22Bは、その一部が2つの端縁画定部22A1,22A2に重なるように配置されている。しかし、第2の導体層22Bは、2つの端縁画定部22A1,22A2に重なることなく、2つの端縁画定部22A1,22A2の間の間隙を埋めるように配置されていてもよい。2つの端縁画定部22A1,22A2における外側の端縁は、インダクタ用導体層22の長手方向に沿った2つの端縁となる。第2の導体層22Bの厚みは、2つの端縁画定部22A1,22A2の厚みよりも大きい。
入力用側面端子23は、側面20Cと側面20Eとの間の稜線の近傍に配置されている。入力用側面端子23の一端部は、上面20Aと側面20Cとの間の稜線の位置に配置され、第1のインダクタ用導体層21の一端部に接続されている。入力用側面端子23の他端部は、底面20Bと側面20Cとの間の稜線の位置に配置されている。入力用側面端子23は、入力端子2を構成している。
出力用側面端子24は、側面20Cと側面20Fとの間の稜線の近傍に配置されている。出力用側面端子24の一端部は、上面20Aと側面20Cとの間の稜線の位置に配置され、第2のインダクタ用導体層22の一端部に接続されている。出力用側面端子24の他端部は、底面20Bと側面20Cとの間の稜線の位置に配置されている。出力用側面端子24は、出力端子3を構成している。
グランド用側面端子25は、側面20Dと側面20Eとの間の稜線の近傍に配置されている。グランド用側面端子25の一端部は、上面20Aと側面20Dとの間の稜線の位置に配置され、第1のインダクタ用導体層21の他端部に接続されている。グランド用側面端子25の他端部は、底面20Bと側面20Dとの間の稜線の位置に配置されている。グランド用側面端子25は、グランドに電気的に接続されるグランド端子6を構成している。
グランド用側面端子26は、側面20Dと側面20Fとの間の稜線の近傍に配置されている。グランド用側面端子26の一端部は、上面20Aと側面20Dとの間の稜線の位置に配置され、第2のインダクタ用導体層22の他端部に接続されている。グランド用側面端子26の他端部は、底面20Bと側面20Dとの間の稜線の位置に配置されている。グランド用側面端子26は、グランドに電気的に接続されるグランド端子7を構成している。
入力用側面端子23、出力用側面端子24およびグランド用側面端子25,26は、本発明における側面端子に対応する。
次に、図6および図7を参照して、本体20および第1の導体層21A,22Aについて詳しく説明する。図6において(a)〜(d)は、それぞれ、上から1層目ないし4層目の誘電体層の上面を示している。図7において(a)〜(d)は、それぞれ、上から5層目ないし8層目の誘電体層の上面を示している。
図6(a)に示した1層目の誘電体層31の上面には、2つの端縁画定部21A1,21A2を含む第1の導体層21Aと、2つの端縁画定部22A1,22A2を含む第1の導体層22Aとが形成されている。誘電体層31の上面は、本体20の上面20Aとなる。誘電体層31は、本発明における端面形成用誘電体層に対応する。
図6(b)に示した2層目の誘電体層32の上面には、キャパシタ用導体層321が形成されている。図6(c)に示した3層目の誘電体層33の上面には、キャパシタ用導体層331,332が形成されている。導体層331は側面端子23に接続され、導体層332は側面端子24に接続される。図6(d)に示した4層目の誘電体層34の上面には、グランド用導体層341が形成されている。この導体層341はグランド用側面端子25,26に接続される。
図7(a)に示した5層目の誘電体層35の上面には、キャパシタ用導体層351,352が形成されている。導体層351は側面端子23に接続され、導体層352は側面端子24に接続される。図7(b)に示した6層目の誘電体層36の上面には、グランド用導体層361が形成されている。この導体層361はグランド用側面端子25,26に接続される。図7(c)に示した7層目の誘電体層37の上面には、キャパシタ用導体層371,372が形成されている。導体層371は側面端子23に接続され、導体層372は側面端子24に接続される。図7(d)に示した8層目の誘電体層38の上面には、グランド用導体層381が形成されている。この導体層381はグランド用側面端子25,26に接続される。
キャパシタ用導体層321は、誘電体層32を介してキャパシタ用導体層331,332に対向している。導体層321,331,332および誘電体層32は、図5におけるキャパシタ15を構成する。
導体層341は、誘電体層33を介してキャパシタ用導体層331,332に対向していると共に、誘電体層34を介してキャパシタ用導体層351,352に対向している。導体層361は、誘電体層35を介してキャパシタ用導体層351,352に対向していると共に、誘電体層36を介してキャパシタ用導体層371,372に対向している。導体層381は、誘電体層37を介してキャパシタ用導体層371,372に対向している。
導体層331,341,351,361,371,381および誘電体層33,34,35,36,37は、図5におけるキャパシタ13を構成する。導体層332,341,352,361,372,381および誘電体層33,34,35,36,37は、図5におけるキャパシタ14を構成する。
図6および図7に示した誘電体層31〜38および複数の導体層が積層されて、本体20および第1の導体層21A,22Aが構成されている。誘電体層31〜38の材料としては、セラミックが用いられる。後で詳しく説明するが、本体20および第1の導体層21A,22Aは、低温同時焼成法によって作製される。第2の導体層21Bは、第1の導体層21Aの2つの端縁画定部21A1,21A2における外側の端縁よりはみ出すことなく、2つの端縁画定部21A1,21A2の間の間隙を埋めるように形成される。第2の導体層22Bは、第1の導体層22Aの2つの端縁画定部22A1,22A2における外側の端縁よりはみ出すことなく、2つの端縁画定部22A1,22A2の間の間隙を埋めるように形成される。図1および図2に示した側面端子23,24は本体20の側面20C上に形成され、図1および図2に示した側面端子25,26は本体20の側面20D上に形成される。
次に、図8および図9を参照して、本実施の形態に係る電子部品1の製造方法について説明する。本実施の形態に係る電子部品1の製造方法では、まず、それぞれ誘電体層31〜38に対応する8枚のセラミックグリーンシートを作製する。次に、例えばスクリーン印刷によって、各セラミックグリーンシート上に導体ペーストを印刷することによって、それぞれ後に誘電体層31〜38上の導体層となる焼成前の導体層を形成する。次に、これらの焼成前の導体層が形成された8枚のセラミックグリーンシートを積層する。このようにして、図8に示したように、後に本体20となる焼成前本体20Pと、この焼成前本体20Pと一体化され、後に第1の導体層21A,22Aとなる第1の焼成前導体層21AP,22APとが形成される。焼成前導体層21APは、2つの焼成前端縁画定部21A1P,21A2Pを含んでいる。焼成前導体層22APは、2つの焼成前端縁画定部22A1P,22A2Pを含んでいる。
次に、焼成前本体20Pと第1の焼成前導体層21AP,22APとを、低温同時焼成工程によって同時に焼成して、本体20と第1の導体層21A,22Aとを形成する。なお、焼成前本体20Pおよび第1の焼成前導体層21AP,22APの外観と、本体20および第1の導体層21A,22Aの外観は、同じか、ほとんど同じであるため、図8は、これら2つの外観の両方を表している。
次に、図9に示したように、例えばスクリーン印刷によって、2つの端縁画定部21A1,21A2の間の間隙と、2つの端縁画定部22A1,22A2の間の間隙を埋めるように、導体ペーストを印刷することによって、本体20の上面20Aに対して、後に第2の導体層21B,22Bとなる第2の焼成前導体層21BP,22BPを形成する。このとき、第2の焼成前導体層21BPが2つの端縁画定部21A1,21A2における外側の端縁よりはみ出すことがなく、また、第2の焼成前導体層22BPが2つの端縁画定部22A1,22A2における外側の端縁よりはみ出すことがないように、導体ペーストを印刷する。
次に、第2の焼成前導体層21BP,22BPを焼成して、第2の導体層21B,22Bを形成する。これにより、本体20に一体化されたインダクタ用導体層21,22が完成する。なお、図9は、本体20およびインダクタ用導体層21,22の外観も表している。第2の焼成前導体層21BP,22BPを焼成する際の焼成温度は、焼成前本体20Pと第1の焼成前導体層21AP,22APとを焼成する際の焼成温度よりも低いことが好ましい。
次に、図1に示したように、本体20において、側面20Cに側面端子23,24を形成すると共に側面20Dに側面端子25,26を形成して、電子部品1を完成させる。側面端子23〜26を形成する方法としては、導体ペーストを転写または印刷することによって、本体20の側面20C,20D上に、後に側面端子23〜26となる焼成前の側面端子を形成した後、この焼成前の側面端子を焼成する方法がある。側面端子23〜26を形成する他の方法としては、例えば、スパッタ法等を用いて本体20の側面20C,20D上に金属の薄膜を形成する方法や、金属の薄膜を導電接着剤によって本体20の側面20C,20D上に接着する方法がある。
以上説明したように、本実施の形態に係る電子部品1は、端面としての上面20Aを有する本体20と、この本体20の上面20Aに配置され、インダクタ11,12を構成するインダクタ用導体層21,22とを備えている。本体20とインダクタ用導体層21,22は共に焼成により形成されたものである。本体20は、セラミックよりなり、上面20Aを形成する誘電体層31を含んでいる。
インダクタ用導体層21は、共に本体20の上面20Aに接する第1の導体層21Aと第2の導体層21Bとを有している。第1の導体層21Aは、インダクタ用導体層21の長手方向に沿って延び、互いの間に間隙を形成し、インダクタ用導体層21の長手方向に沿った2つの端縁を画定する2つの端縁画定部21A1,21A2を含んでいる。第2の導体層21Bは、2つの端縁画定部21A1,21A2における外側の端縁よりはみ出すことなく、2つの端縁画定部21A1,21A2の間の間隙を埋めるように配置されている。
同様に、インダクタ用導体層22は、共に本体20の上面20Aに接する第1の導体層22Aと第2の導体層22Bとを有している。第1の導体層22Aは、インダクタ用導体層22の長手方向に沿って延び、互いの間に間隙を形成し、インダクタ用導体層22の長手方向に沿った2つの端縁を画定する2つの端縁画定部22A1,22A2を含んでいる。第2の導体層22Bは、2つの端縁画定部22A1,22A2における外側の端縁よりはみ出すことなく、2つの端縁画定部22A1,22A2の間の間隙を埋めるように配置されている。
本実施の形態に係る電子部品1の製造方法は、後に本体20となる焼成前本体20Pと、焼成前本体20Pと一体化され、後に第1の導体層21A,22Aとなる第1の焼成前導体層21AP,22APとを形成する工程と、焼成前本体20Pと第1の焼成前導体層21AP,22APとを同時に焼成して、本体20と第1の導体層21A,22Aとを形成する工程と、本体20の上面20Aに対して、後に第2の導体層21B,22Bとなる第2の焼成前導体層21BP,22BPを形成する工程と、第2の焼成前導体層21BP,22BPを焼成して、第2の導体層21B,22Bを形成する工程とを備えている。
ここで、図10ないし図13を参照して、本実施の形態に係る電子部品1およびその製造方法の主要な特徴について詳しく説明する。なお、以下、第1のインダクタ用導体層21に関して説明するが、以下の説明は、第2のインダクタ用導体層22についても当てはまる。図10は、本実施の形態における第1のインダクタ用導体層21の第1の導体層21Aを示している。図11は、本実施の形態における第1のインダクタ用導体層21の第1の導体層21Aおよび第2の導体層21Bを示している。図12および図13は、比較例におけるインダクタ用導体層を示している。
始めに、図12および図13を参照して、比較例の電子部品について説明する。この比較例の電子部品では、図12に示したように、本体20の上面20A上に、本実施の形態におけるインダクタ用導体層21の代りに、1つの層のみからなるインダクタ用導体層221が配置されている。このインダクタ用導体層221は、次の2つの方法のいずれかによって形成される。第1の方法は、後に誘電体層31となるセラミックグリーンシート上に、導体ペーストによって、後にインダクタ用導体層221となる焼成前の導体層を形成しておき、この焼成前の導体層を、本体20を作製するための焼成の際に同時に焼成してインダクタ用導体層221を形成する方法である。第2の方法は、焼成により本体20を作製した後、この本体20の上面20Aに、導体ペーストによって、後にインダクタ用導体層221となる焼成前の導体層を形成し、この焼成前の導体層を焼成してインダクタ用導体層221を形成する方法である。
比較例では、上記の第1の方法と第2の方法のいずれにおいて、インダクタ用導体層221を厚くしようとすると、以下のような問題が生じる。まず、インダクタ用導体層221を厚くするために、導体ペーストによって形成される焼成前の導体層を厚くしようとすると、図12における矢印で示したように、導体ペーストが、配置すべき領域よりも広がってしまい、その結果、インダクタ用導体層221を精度よく形成することができないという問題が生じる。導体ペーストが広がることを防止するために導体ペーストの粘度を高くすると、焼成前の導体層の断面が曲率の小さな凸形状となって、図13に示したように、インダクタ用導体層221の表面の平坦性が悪くなり、やはり、インダクタ用導体層221を精度よく形成することができないという問題が生じる。このように、比較例では、厚いインダクタ用導体層221を精度よく形成することは困難である。比較例では、インダクタ用導体層221をある程度、精度よく形成することの可能なインダクタ用導体層221の厚みの上限は、20μm程度である。
これに対し、本実施の形態では、インダクタ用導体層21が第1の導体層21Aと第2の導体層21Bとを有し、第1の導体層21Aの2つの端縁画定部21A1,21A2によって、インダクタ用導体層21の長手方向に沿った2つの端縁が画定され、第2の導体層21Bは、2つの端縁画定部21A1,21A2における外側の端縁よりはみ出すことなく、2つの端縁画定部21A1,21A2の間の間隙を埋めるように配置される。第1の導体層21Aは、焼成前本体20Pを焼成する際に同時に、第1の焼成前導体層21APを焼成することによって形成される。ここで、図10に示したように、第1の導体層21Aの厚みHAは、インダクタ用導体層21の所望の厚みよりも小さくてよい。第1の導体層21Aの厚みは、例えば10〜20μmの範囲内である。このように第1の導体層21Aは薄くてよいため、例えばスクリーン印刷を用いて、精度よく、すなわち位置の精度および上面の平坦性が良好になるように形成することができる。インダクタ用導体層21の長手方向に沿った2つの端縁は、第1の導体層21Aの2つの端縁画定部21A1,21A2における外側の端縁によって画定される。従って、本実施の形態によれば、インダクタ用導体層21の長手方向に沿った2つの端縁の位置を精度よく決定することができる。
また、図11に示したように、第2の導体層21Bは、その厚みHBが第1の導体層21Aの厚みよりも大きく、インダクタ用導体層21の所望の厚みになるように形成される。第2の導体層21Bの厚みHBすなわちインダクタ用導体層21の厚みは、例えば30〜50μmの範囲内である。第2の導体層21Bにおいて、インダクタ用導体層21の長手方向に沿った2つの端縁の近傍の部分は、2つの端縁画定部21A1,21A2が存在することにより、図13に示したように2つの端縁画定部21A1,21A2が存在しない場合に比べて、上方に盛り上がる。そのため、第2の導体層21Bの厚みを大きくしても、第2の導体層21Bの上面の平坦性は、図13に示したインダクタ用導体層221の上面の平坦性よりも向上する。
前述のように、以上の第1のインダクタ用導体層21に関する説明は、第2のインダクタ用導体層22についても当てはまる。
ところで、一般的に、焼成により導体層を形成するための導体ペーストは、金属粉末の他に、ガラス成分と無機成分の少なくとも一方を含み、これらを有機ビヒクル中に分散させて構成される。ガラス成分と無機成分は、金属とセラミックとの接合力を大きくするために必要な成分である。図13に示したインダクタ用導体層221を形成するための導体ペーストは、インダクタ用導体層221をセラミックよりなる誘電体層31に対して接合させるために、ある程度のガラス成分や無機成分を含む必要がある。また、前述の第1の方法によってインダクタ用導体層221を形成する場合には、インダクタ用導体層221を形成するための導体ペーストの収縮率を、セラミックグリーンシートの収縮率に近づける必要がある。これらのことから、インダクタ用導体層221を形成するための導体ペーストの成分の比率は、あまり変えることはできない。
これに対し、第2の導体層21B,22Bは、主に金属よりなる第1の導体層21A,22Aに接し、金属同士の接合により、第1の導体層21A,22Aに対して接合される。そのため、第2の導体層21B,22Bを形成するための導体ペーストでは、金属とセラミックとの接合力を大きくするために必要な成分であるガラス成分や無機成分の比率を小さくすることが可能である。また、第2の導体層21B,22Bは、本体20の形成後に形成される。そのため、第2の導体層21B,22Bを形成するための導体ペーストの収縮率を、セラミックグリーンシートの収縮率に近づける必要はない。これらのことから、第2の導体層21B,22Bを形成するための導体ペーストの成分の比率は、ある程度、変更することが可能である。そのため、例えば、第2の導体層21B,22Bを形成するための導体ペーストの粘度を小さくすることが可能になる。そして、これにより、第2の導体層21B,22Bの上面の平坦性を、より一層向上させることが可能になる。
以上のことから、本実施の形態によれば、厚いインダクタ用導体層21,22を精度よく形成することが可能になる。その結果、インダクタ用導体層21,22によって構成されるインダクタ11,12のQ、およびインダクタ11,12を有する共振器4,5のQを大きくすることができる。
また、第2の導体層21B,22Bを形成するための導体ペーストに含まれるガラス成分や無機成分は、少なくてもよく、全くなくてもよい。ここで、第1の導体層21A,22Aを形成するための導体ペーストと第2の導体層21B,22Bを形成するための導体ペーストにおける固体成分の組成の一例を挙げる。この例では、第1の導体層21A,22Aを形成するための導体ペーストは、固体成分として、金属粉末としてのAg粉末を90重量%、ガラス成分を5重量%、無機成分を5重量%含む。また、この例では、第2の導体層21B,22Bを形成するための導体ペーストは、固体成分として、金属粉末としてのAg粉末を99重量%、無機成分を1重量%含み、ガラス成分は含んでいない。この例のように、本実施の形態では、第2の導体層21B,22Bを形成するための導体ペースト中の金属の割合を大きくすることができる。この点からも、本実施の形態によれば、インダクタ用導体層21,22によって構成されるインダクタ11,12のQ、およびインダクタ11,12を有する共振器4,5のQを大きくすることができる。
ところで、第1の導体層21A,22Aと第2の導体層21B,22Bが密に接していないと、インダクタ用導体層21,22によって構成されるインダクタ11,12のQが低下する。しかし、本実施の形態では、第1の導体層21A,22Aの表面は、セラミックに接していないので平滑であり、第2の導体層21B,22Bは、この平滑な第1の導体層21A,22Aの表面に接するように形成される。そのため、本実施の形態では、第1の導体層21A,22Aと第2の導体層21B,22Bは、密に接する。そのため、本実施の形態では、インダクタ用導体層21,22によって構成されるインダクタ11,12のQが低下することを防止することができる。
以下、本実施の形態に係る電子部品1のその他の特徴について説明する。本実施の形態に係る電子部品1は、積層された複数の誘電体層31〜38と、隣接する誘電体層の間に配置された1つ以上の内部導体層とを含む本体20と、本体20の外面上に配置された入力端子2、出力端子3およびグランド端子6,7と、本体20と一体化され、入力端子2に電気的に接続された第1の共振器4と、本体20と一体化され、出力端子3に電気的に接続された第2の共振器5とを備えている。
第1の共振器4は、互いに電気的に接続された第1のインダクタ11と第1のキャパシタ13とを有している。インダクタ11は、本体20の外面上に配置され、インダクタ11として機能する第1のインダクタ用導体層21を含んでいる。第1のインダクタ用導体層21は、入力端子2(入力用側面端子23)とグランド端子6(グランド用側面端子25)とを電気的に接続する。第1のキャパシタ13は、本体20の内部に配置され、グランドに電気的に接続される。キャパシタ13は、入力端子2に電気的に接続された内部導体層である導体層331,351,371と、グランド端子6,7に電気的に接続された内部導体層である導体層341,361,381とを用いて構成されている。
第2の共振器5は、互いに電気的に接続された第2のインダクタ12と第2のキャパシタ14とを有している。インダクタ12は、本体20の外面上に配置され、インダクタ12として機能する第2のインダクタ用導体層22を含んでいる。第2のインダクタ用導体層22は、出力端子3(出力用側面端子24)とグランド端子7(グランド用側面端子26)とを電気的に接続する。第2のキャパシタ14は、本体20の内部に配置され、グランドに電気的に接続される。キャパシタ14は、出力端子3に電気的に接続された内部導体層である導体層332,352,372と、グランド端子6,7に電気的に接続された内部導体層である導体層341,361,381とを用いて構成されている。
ここで、図2に示したように、本体20の上面20Aの縦、横の長さをそれぞれ記号D1,W1で表し、本体20の厚みを記号H1で表す。D1,W1,H1は、それぞれ、例えば0.3mm、0.6mm、0.3mmである。
本実施の形態では、特に、誘導性結合する2つのインダクタ用導体層21,22が本体20における1つの端面である上面20Aに配置されている。そのため、本実施の形態によれば、電子部品1を小型化しながら、インダクタ用導体層21,22が本体20の内部に配置されている場合に比べて、インダクタ用導体層21,22を大きくすることが可能であると共に、インダクタ用導体層21,22とグランド(グランド用導体層341,361,381)との間の距離を大きくすることが可能である。これにより、本実施の形態によれば、共振器4,5のQを大きくすることが可能になる。
本実施の形態に係る電子部品1は、例えば、ブルートゥース(登録商標)規格の通信装置、無線LAN用の通信装置、ワイマックス(登録商標)規格の通信装置または携帯電話機におけるバンドパスフィルタとして用いられる。バンドパスフィルタの通過周波数帯域が高いほど、インダクタ用導体層21,22を小さくすることができる。そのため、本実施の形態に係る電子部品1を、2.5GHz帯、3.5GHz帯、5.8GHz帯等の高い通過周波数帯域を有するバンドパスフィルタとして用いる場合には、インダクタ用導体層21,22を小さくすることができ、その結果、電子部品1をより小型化できる。
[第2の実施の形態]
次に、図14および図15を参照して、本発明の第2の実施の形態について説明する。図14は、本実施の形態に係る電子部品1の外観を示す斜視図である。図15は、側面20C側から見た電子部品1の主要部分を示す説明図である。
本実施の形態に係る電子部品1は、端面としての上面20Aを有する本体20と、この本体20の上面20Aに配置され、インダクタ11,12を構成するインダクタ用導体層21,22とを備えている。本体20とインダクタ用導体層21,22は共に焼成により形成されたものである。本体20は、セラミックよりなり、上面20Aを形成する誘電体層31を含んでいる。電子部品1は、更に、誘電体よりなり、インダクタ用導体層21の長手方向に沿って延び、且つ互いの間に間隙を形成するように本体20の上面20Aに配置され、インダクタ用導体層21の位置を規制する2つの規制部711,712と、誘電体よりなり、インダクタ用導体層22の長手方向に沿って延び、且つ互いの間に間隙を形成するように本体20の上面20Aに配置され、インダクタ用導体層22の位置を規制する2つの規制部721,722とを備えている。規制部711,712,721,722を構成する誘電体は、セラミックであることが好ましい。
本実施の形態では、インダクタ用導体層21,22は、それぞれ1つの導体層によって構成されている。インダクタ用導体層21は、2つの規制部711,712における外側の端縁よりはみ出すことなく、2つの規制部711,712の間の間隙を埋めるように配置されている。インダクタ用導体層22は、2つの規制部721,722における外側の端縁よりはみ出すことなく、2つの規制部721,722の間の間隙を埋めるように配置されている。
規制部711,712の形状は、第1の実施の形態における端縁画定部21A1,21A2と同様である。規制部721,722の形状は、第1の実施の形態における端縁画定部22A1,22A2と同様である。本実施の形態におけるインダクタ用導体層21,22の形状は、第1の実施の形態における第2の導体層21B,22Bと同様である。本実施の形態では、2つの規制部711,712によってインダクタ用導体層21の位置が規制され、2つの規制部721,722によってインダクタ用導体層22の位置が規制される。規制部711,712,721,722の厚みは、例えば10〜20μmの範囲内である。インダクタ用導体層21,22の厚みは、例えば30〜50μmの範囲内である。
本実施の形態に係る電子部品1におけるその他の構成は、第1の実施の形態と同様である。
次に、本実施の形態に係る電子部品1の製造方法について説明する。本実施の形態に係る電子部品1の製造方法は、後に本体20となる焼成前本体20Pと、焼成前本体20Pと一体化され、後に規制部711,712,721,722となる4つの焼成前規制部とを形成する工程と、焼成前本体20Pと4つの焼成前規制部とを同時に焼成して、本体20と4つの規制部711,712,721,722とを形成する工程と、本体20の上面20Aに対して、後にインダクタ用導体層21,22となる2つの焼成前インダクタ用導体層を形成する工程と、この2つの焼成前インダクタ用導体層を焼成して、インダクタ用導体層21,22を形成する工程とを備えている。このように、本実施の形態に係る電子部品1の製造方法では、第1の実施の形態における端縁画定部21A1,21A2,22A1,22A2の代りに規制部711,712,721,722を形成し、第1の実施の形態における第2の導体層21B,22Bの代りにインダクタ用導体層21,22を形成する。
4つの焼成前規制部の形成方法としては、例えば、スクリーン印刷によって、後に誘電体層31となるセラミックグリーンシート上にセラミックペーストを印刷することによって形成する方法と、セラミックグリーンシートと同様の組成のシートによって4つの焼成前規制部を形成し、これを、後に誘電体層31となるセラミックグリーンシート上に張り付ける方法とがある。
インダクタ用導体層21,22は、例えばスクリーン印刷によって、2つの規制部711,712の間の間隙と、2つの規制部721,722の間の間隙を埋めるように、導体ペーストを印刷することによって形成される。
本実施の形態に係る電子部品1の製造方法におけるその他の工程は、第1の実施の形態と同様である。
本実施の形態では、2つの規制部711,712における外側の端縁よりはみ出すことがないようにインダクタ用導体層21の位置が規制され、2つの規制部721,722における外側の端縁よりはみ出すことがないようにインダクタ用導体層22の位置が規制される。従って、本実施の形態によれば、規制部711,712,721,722がない場合に比べて、インダクタ用導体層21,22の各々における長手方向に沿った2つの端縁の位置を精度よく決定することができる。
また、本実施の形態によれば、第1の実施の形態において説明した理由と同様の理由により、規制部711,712,721,722がない場合に比べて、インダクタ用導体層21,22の厚みを大きくしたときのインダクタ用導体層21,22の上面の平坦性を向上させることができる。
以上のことから、本実施の形態によれば、厚いインダクタ用導体層21,22を精度よく形成することが可能になる。その結果、インダクタ用導体層21,22によって構成されるインダクタ11,12のQ、およびインダクタ11,12を有する共振器4,5のQを大きくすることができる。
本実施の形態におけるその他の作用および効果は、第1の実施の形態における端縁画定部21A1,21A2,22A1,22A2の材料(導体)と、本実施の形態における規制部711,712,721,722の材料(誘電体)との違いに起因することを除いて、第1の実施の形態と同様である。
[第3の実施の形態]
次に、図16ないし図19を参照して、本発明の第3の実施の形態について説明する。図16は、本実施の形態に係る電子部品1の外観を示す斜視図である。図17は、本実施の形態における本体および第1の導体層を示す斜視図である。図18は、本実施の形態に係る電子部品1の製造方法における第2の焼成前導体層と焼成前側面端子とを形成する工程を示す斜視図である。図19は、本実施の形態に係る電子部品1の製造方法において第2の焼成前導体層と焼成前側面端子とが形成された後の状態を示す斜視図である。
本実施の形態に係る電子部品1では、図17に示したように、本体20は、側面20Cにおいて側面端子23,24が配置される位置に形成された溝部73,74と、側面20DCにおいて側面端子25,26が配置される位置に形成された溝部75,76とを有している。溝部73,74,75,76は、いずれも、上面20Aに対して垂直な方向に延びている。図16に示したように、側面端子23は溝部73を埋めるように形成され、側面端子24は溝部74を埋めるように形成され、側面端子25は溝部75を埋めるように形成され、側面端子26は溝部76を埋めるように形成されている。
次に、本実施の形態に係る電子部品1の製造方法について説明する。本実施の形態に係る電子部品1の製造方法において、焼成前本体20Pと、この焼成前本体20Pと一体化された第1の焼成前導体層21AP,22APとを形成する工程(図8参照)までは、第1の実施の形態と同様である。本実施の形態では、次に、焼成前本体20Pにおいて、後に側面20Cとなる面に溝部73,74を形成し、後に側面20Dとなる面に溝部75,76を形成する。これらの溝部73,74,75,76は、例えば、機械的な加工やレーザ加工によって形成される。次に、焼成前本体20Pと第1の焼成前導体層21AP,22APとを、低温同時焼成工程によって同時に焼成して、図17に示した本体20と第1の導体層21A,22Aとを形成する。
次に、図18に示したように、例えばスクリーン印刷によって、第1の導体層21Aの2つの端縁画定部21A1,21A2の間の間隙を埋めるように導体ペースト81を印刷すると共に、第1の導体層22Aの2つの端縁画定部22A1,22A2の間の間隙を埋めるように導体ペースト82を印刷する。これにより、図19に示したように、後に第2の導体層21Bとなる第2の焼成前導体層21BPが形成されると共に、後に第2の導体層22Bとなる第2の焼成前導体層22BPが形成される。
本実施の形態では、図18に示したように、第2の焼成前導体層21BP,22BPを形成する工程において、2つの端縁画定部21A1,21A2の間の間隙に供給された導体ペースト81の一部が、溝部73,75に流れ出して溝部73,75を埋め、2つの端縁画定部22A1,22A2の間の間隙に供給された導体ペースト82の一部が、溝部74,76に流れ出して溝部74,76を埋めるようにする。これにより、図19に示したように、導体ペースト81のうち、溝部73を埋める部分によって後に側面端子23となる焼成前側面端子23Pが形成され、導体ペースト81のうち、溝部75を埋める部分によって後に側面端子25となる焼成前側面端子25Pが形成され、導体ペースト82のうち、溝部74を埋める部分によって後に側面端子24となる焼成前側面端子24Pが形成され、導体ペースト82のうち、溝部76を埋める部分によって後に側面端子26となる焼成前側面端子26Pが形成される。
このように、本実施の形態では、第2の焼成前導体層21BP,22BPを形成する工程において、導体ペースト81によって、第2の焼成前導体層21BPおよび焼成前側面端子23P,25Pが、連続するように形成され、導体ペースト82によって、第2の焼成前導体層22BPおよび焼成前側面端子24P,26Pが、連続するように形成される。溝部73,74,75,76は、それぞれ焼成前側面端子23P,24P,25P,26Pを形成するために導体ペーストを導くためのものである。
次に、図16に示したように、第2の焼成前導体層21BP,22BPと焼成前側面端子23P,24P,25P,26Pとを同時に焼成して、第2の導体層21B,22Bと側面端子23,24,25,26とを形成する。その後の工程は、第1の実施の形態と同様である。
本実施の形態によれば、第2の導体層21B,22Bと側面端子23,24,25,26を同時に形成することができ、これにより、電子部品1の製造工程を少なくすることができる。本実施の形態におけるその他の構成、作用および効果は、第1の実施の形態と同様である。
[第4実施の形態]
次に、図20を参照して、本発明の第4の実施の形態について説明する。図20は、本実施の形態に係る電子部品1の外観を示す斜視図である。図20に示したように、本実施の形態に係る電子部品1は、第2の実施の形態と同様に、インダクタ用導体層21,22は、それぞれ1つの導体層によって構成されている。電子部品1は、誘電体よりなり、インダクタ用導体層21の長手方向に沿って延び、且つ互いの間に間隙を形成するように本体20の上面20Aに配置され、インダクタ用導体層21の位置を規制する2つの規制部711,712と、誘電体よりなり、インダクタ用導体層22の長手方向に沿って延び、且つ互いの間に間隙を形成するように本体20の上面20Aに配置され、インダクタ用導体層22の位置を規制する2つの規制部721,722とを備えている。規制部711,712,721,722を構成する誘電体は、セラミックであることが好ましい。
インダクタ用導体層21は、2つの規制部711,712における外側の端縁よりはみ出すことなく、2つの規制部711,712の間の間隙を埋めるように配置されている。インダクタ用導体層22は、2つの規制部721,722における外側の端縁よりはみ出すことなく、2つの規制部721,722の間の間隙を埋めるように配置されている。
次に、本実施の形態に係る電子部品1の製造方法について説明する。本実施の形態に係る電子部品1の製造方法では、焼成前本体20Pと、この焼成前本体20Pと一体化され、後に規制部711,712,721,722となる4つの焼成前規制部とを形成する工程までは、第2の実施の形態と同様である。本実施の形態では、次に、第3の実施の形態と同様に、焼成前本体20Pにおいて、後に側面20Cとなる面に溝部73,74を形成し、後に側面20Dとなる面に溝部75,76を形成する。次に、焼成前本体20Pと4つの焼成前規制部とを、低温同時焼成工程によって同時に焼成して、本体20と規制部711,712,721,722とを形成する。
次に、例えばスクリーン印刷によって、規制部711,712の間の間隙を埋めるように導体ペーストを印刷すると共に、規制部721,722間の間隙を埋めるように導体ペーストを印刷する。これにより、後にインダクタ用導体層21となる焼成前導体層が形成されると共に、後にインダクタ用導体層22となる焼成前導体層が形成される。
本実施の形態では、インダクタ用導体層21,22となる焼成前インダクタ用導体層を形成する工程において、2つの規制部711,712の間の間隙に供給された導体ペーストの一部が、溝部73,75に流れ出して溝部73,75を埋め、2つの規制部721,722の間の間隙に供給された導体ペーストの一部が、溝部74,76に流れ出して溝部74,76を埋めるようにする。これにより、第3の実施の形態と同様に、導体ペーストのうち、溝部73を埋める部分によって後に側面端子23となる焼成前側面端子が形成され、導体ペーストのうち、溝部75を埋める部分によって後に側面端子25となる焼成前側面端子が形成され、導体ペーストのうち、溝部74を埋める部分によって後に側面端子24となる焼成前側面端子が形成され、導体ペーストのうち、溝部76を埋める部分によって後に側面端子26となる焼成前側面端子が形成される。
このように、本実施の形態では、2つの規制部711,712の間の間隙に供給された導体ペーストによって、後にインダクタ用導体層21となる焼成前インダクタ用導体層と後に側面端子23,25となる2つの焼成前側面端子が、連続するように形成される。また、2つの規制部721,722の間の間隙に供給された導体ペーストによって、後にインダクタ用導体層22となる焼成前インダクタ用導体層と後に側面端子24,26となる2つの焼成前側面端子が、連続するように形成される。
次に、2つの焼成前インダクタ用導体層と4つの焼成前側面端子とを同時に焼成して、インダクタ用導体層21,22と側面端子23,24,25,26とを形成する。その後の工程は、第1の実施の形態と同様である。
本実施の形態によれば、インダクタ用導体層21,22と側面端子23,24,25,26を同時に形成することができ、これにより、電子部品1の製造工程を少なくすることができる。本実施の形態におけるその他の構成、作用および効果は、第2の実施の形態と同様である。
[第5実施の形態]
次に、図21および図22を参照して、本発明の第5の実施の形態について説明する。本実施の形態に係る電子部品は、平面渦巻き形状のインダクタ用導体層を備えたものである。図21は、インダクタ用導体層の第1の導体層を示す平面図である。図22は、インダクタ用導体層を示す平面図である。図22に示したように、本実施の形態に係る電子部品は、本体と、本体の端面としての上面80に配置された平面渦巻き形状のインダクタ用導体層81とを備えている。インダクタ用導体層81は、共に上面80に接する第1の導体層81Aと第2の導体層81Bとを有している。第1の導体層81Aと第2の導体層81Bは、いずれも、主に金属によって構成されている。図21に示したように、第1の導体層81Aは、インダクタ用導体層81の長手方向に沿って延び、互いの間に間隙を形成し、インダクタ用導体層81の長手方向に沿った2つの端縁を画定する2つの端縁画定部81A1,81A2を含んでいる。端縁画定部81A1,81A2の平面形状は、いずれも、平面渦巻き形状である。端縁画定部81A1,81A2の中心側の端部同士は連結されている。図22に示したように、第2の導体層81Bは、2つの端縁画定部81A1,81A2における外側の端縁よりはみ出すことなく、2つの端縁画定部81A1,81A2の間の間隙を埋めるように配置されている。
インダクタ用導体層81の外周側の端部は、例えば、本体の側面に配置された、図示しない側面端子に接続されている。インダクタ用導体層81の中心側の端部は、例えば、図示しないスルーホールを介して、本体内に設けられた導体層に接続されている。
本実施の形態に係る電子部品の回路構成は、インダクタ用導体層81によって構成されたインダクタを有するものであれば、いかなるものでもよい。例えば、本実施の形態に係る電子部品は、図22に示したインダクタ用導体層81を2つ備え、第1の実施の形態と同様に図5に示した回路構成を有していてもよい。
本実施の形態におけるインダクタ用導体層81の形成方法は、第1の実施の形態におけるインダクタ用導体層21,22の形成方法と同様である。
また、本実施の形態において、第2の実施の形態と同様に、端縁画定部81A1,81A2の代りに、誘電体よりなり、端縁画定部81A1,81A2と同じ形状を有する2つの規制部を設け、第2の導体層81Bの代りに、第2の導体層81Bと同じ形状を有するインダクタ用導体層を設けてもよい。この場合における2つの規制部とインダクタ用導体層の形成方法は、第2の実施の形態と同様である。
本実施の形態におけるその他の構成、作用および効果は、第1または第2の実施の形態と同様である。
[第6実施の形態]
次に、図23および図24を参照して、本発明の第6の実施の形態について説明する。本実施の形態に係る電子部品は、ミアンダ形状のインダクタ用導体層を備えたものである。図23は、インダクタ用導体層の第1の導体層を示す平面図である。図24は、インダクタ用導体層を示す平面図である。図24に示したように、本実施の形態に係る電子部品は、本体と、本体の端面としての上面90に配置されたミアンダ形状のインダクタ用導体層91とを備えている。インダクタ用導体層91は、共に上面90に接する第1の導体層91Aと第2の導体層91Bとを有している。第1の導体層91Aと第2の導体層91Bは、いずれも、主に金属によって構成されている。図23に示したように、第1の導体層91Aは、インダクタ用導体層91の長手方向に沿って延び、互いの間に間隙を形成し、インダクタ用導体層91の長手方向に沿った2つの端縁を画定する2つの端縁画定部91A1,91A2を含んでいる。端縁画定部91A1,91A2の平面形状は、いずれも、ミアンダ形状である。図24に示したように、第2の導体層91Bは、2つの端縁画定部91A1,91A2における外側の端縁よりはみ出すことなく、2つの端縁画定部91A1,91A2の間の間隙を埋めるように配置されている。
インダクタ用導体層91の長手方向の各端部は、例えば、本体の互いに反対側を向いた側面にそれぞれ配置された、図示しない側面端子に接続されている。
本実施の形態に係る電子部品の回路構成は、インダクタ用導体層91によって構成されたインダクタを有するものであれば、いかなるものでもよい。例えば、本実施の形態に係る電子部品は、図24に示したインダクタ用導体層91を2つ備え、第1の実施の形態と同様に図5に示した回路構成を有していてもよい。
本実施の形態におけるインダクタ用導体層91の形成方法は、第1の実施の形態におけるインダクタ用導体層21,22の形成方法と同様である。
また、本実施の形態において、第2の実施の形態と同様に、端縁画定部91A1,91A2の代りに、誘電体よりなり、端縁画定部91A1,91A2と同じ形状を有する2つの規制部を設け、第2の導体層91Bの代りに、第2の導体層91Bと同じ形状を有するインダクタ用導体層を設けてもよい。この場合における2つの規制部とインダクタ用導体層の形成方法は、第2の実施の形態と同様である。
本実施の形態におけるその他の構成、作用および効果は、第1または第2の実施の形態と同様である。
なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明は、共振器を備えた電子部品に限らず、セラミックよりなる誘電体層によって形成された端面を有する本体と、この本体の端面に配置されたインダクタ用導体層とを備えた電子部品の全般に適用することができる。
本発明の第1の実施の形態に係る電子部品の外観を示す斜視図である。 本発明の第1の実施の形態に係る電子部品の主要部分を示す斜視図である。 図2におけるA方向から見た電子部品の主要部分を示す説明図である。 図2におけるB方向から見た電子部品の主要部分を示す説明図である。 本発明の第1の実施の形態に係る電子部品の回路構成を示す回路図である。 本発明の第1の実施の形態における積層体の1層目ないし4層目の誘電体層の上面を示す説明図である。 本発明の第1の実施の形態における積層体の5層目ないし8層目の誘電体層の上面を示す説明図である。 本発明の第1の実施の形態に係る電子部品の製造方法における本体と第1の導体層を形成する工程を示す斜視図である。 本発明の第1の実施の形態に係る電子部品の製造方法における第2の導体層を形成する工程を示す斜視図である。 本発明の第1の実施の形態に係る電子部品における第1の導体層を示す説明図である。 本発明の第1の実施の形態に係る電子部品におけるインダクタ用導体層を示す説明図である。 比較例におけるインダクタ用導体層を示す説明図である。 比較例におけるインダクタ用導体層を示す説明図である。 本発明の第2の実施の形態に係る電子部品の外観を示す斜視図である。 図14に示した電子部品の主要部分を示す説明図である。 本発明の第3の実施の形態に係る電子部品の外観を示す斜視図である。 本発明の第3の実施の形態における本体および第1の導体層を示す斜視図である。 本発明の第3の実施の形態に係る電子部品の製造方法における第2の焼成前導体層と焼成前側面端子とを形成する工程を示す斜視図である。 本発明の第3の実施の形態に係る電子部品の製造方法において第2の焼成前導体層と焼成前側面端子とが形成された後の状態を示す斜視図である。 本発明の第4の実施の形態に係る電子部品の外観を示す斜視図である。 本発明の第5の実施の形態に係る電子部品におけるインダクタ用導体層の第1の導体層を示す平面図である。 本発明の第5の実施の形態に係る電子部品におけるインダクタ用導体層を示す平面図である。 本発明の第6の実施の形態に係る電子部品におけるインダクタ用導体層の第1の導体層を示す平面図である。 本発明の第6の実施の形態に係る電子部品におけるインダクタ用導体層を示す平面図である。
符号の説明
1…電子部品、2…入力端子、3…出力端子、4,5…共振器、11,12…インダクタ、13〜15…キャパシタ、20…本体、21…第1のインダクタ用導体層、22…第2のインダクタ用導体層、21A,22A…第1の導体層、21A1,21A2,22A1,22A2…端縁画定部、21B,22B…第2の導体層。

Claims (6)

  1. 端面を有する本体と、
    前記本体の前記端面に配置され、インダクタを構成するインダクタ用導体層とを備え、
    前記本体と前記インダクタ用導体層は共に焼成により形成された電子部品であって、
    前記本体は、セラミックよりなり、前記端面を形成する端面形成用誘電体層を含み、
    前記インダクタ用導体層は、共に前記端面に接する第1の導体層と第2の導体層とを有し、
    前記第1の導体層は、前記インダクタ用導体層の長手方向に沿って延び、互いの間に間隙を形成し、前記インダクタ用導体層の長手方向に沿った2つの端縁を画定する2つの端縁画定部を含み、
    前記第2の導体層は、前記2つの端縁画定部における外側の端縁よりはみ出すことなく、前記2つの端縁画定部の間の間隙を埋め、且つ前記第2の導体層の一部が前記2つの端縁画定部に重なるように配置されていることを特徴とする電子部品。
  2. 前記電子部品は、前記インダクタ用導体層によって構成されたインダクタを有する共振器を備えていることを特徴とする請求項1記載の電子部品。
  3. 端面を有する本体と、
    前記本体の前記端面に配置され、インダクタを構成するインダクタ用導体層とを備え、
    前記本体と前記インダクタ用導体層は共に焼成により形成され、
    前記本体は、セラミックよりなり、前記端面を形成する端面形成用誘電体層を含み、
    前記インダクタ用導体層は、共に前記端面に接する第1の導体層と第2の導体層とを有し、
    前記第1の導体層は、前記インダクタ用導体層の長手方向に沿って延び、互いの間に間隙を形成し、前記インダクタ用導体層の長手方向に沿った2つの端縁を画定する2つの端縁画定部を含み、
    前記第2の導体層は、前記2つの端縁画定部における外側の端縁よりはみ出すことなく、前記2つの端縁画定部の間の間隙を埋め、且つ前記第2の導体層の一部が前記2つの端縁画定部に重なるように配置されている電子部品を製造する方法であって、
    後に前記本体となる焼成前本体と、前記焼成前本体と一体化され、後に前記第1の導体層となる第1の焼成前導体層とを形成する工程と、
    前記焼成前本体と前記第1の焼成前導体層とを同時に焼成して、前記本体と前記第1の導体層とを形成する工程と、
    前記本体の前記端面に対して、後に前記第2の導体層となる第2の焼成前導体層を形成する工程と、
    前記第2の焼成前導体層を焼成して、前記第2の導体層を形成する工程とを備えたことを特徴とする電子部品の製造方法。
  4. 前記電子部品は、前記インダクタ用導体層によって構成されたインダクタを有する共振器を備えていることを特徴とする請求項3記載の電子部品の製造方法。
  5. 前記本体は、更に、前記端面に対して垂直な側面を有し、
    前記電子部品は、更に、前記本体の側面に配置され、且つ前記インダクタ用導体層に接続された側面端子を備え、
    前記第2の焼成前導体層を形成する工程では、導体ペーストによって、前記第2の焼成前導体層と、後に前記側面端子となる焼成前側面端子とを、連続するように形成し、
    前記第2の導体層を形成する工程では、前記第2の焼成前導体層と前記焼成前側面端子とを同時に焼成して、前記第2の導体層と前記側面端子とを形成することを特徴とする請求項3または4記載の電子部品の製造方法。
  6. 前記本体は、前記側面に形成され、前記焼成前側面端子を形成するために前記導体ペーストを導く溝部を有することを特徴とする請求項5記載の電子部品の製造方法。
JP2008216321A 2008-08-26 2008-08-26 電子部品およびその製造方法 Active JP5262432B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008216321A JP5262432B2 (ja) 2008-08-26 2008-08-26 電子部品およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008216321A JP5262432B2 (ja) 2008-08-26 2008-08-26 電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010056111A JP2010056111A (ja) 2010-03-11
JP5262432B2 true JP5262432B2 (ja) 2013-08-14

Family

ID=42071751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008216321A Active JP5262432B2 (ja) 2008-08-26 2008-08-26 電子部品およびその製造方法

Country Status (1)

Country Link
JP (1) JP5262432B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03219605A (ja) * 1990-01-24 1991-09-27 Murata Mfg Co Ltd 積層型インダクタンス素子
JPH08265083A (ja) * 1995-03-24 1996-10-11 Mitsubishi Materials Corp チップ型低域フィルタ
JPH09307389A (ja) * 1996-05-10 1997-11-28 Murata Mfg Co Ltd 積層型lcフィルタ
JPH104015A (ja) * 1996-06-17 1998-01-06 Matsushita Electric Ind Co Ltd 電子部品
JPH11135351A (ja) * 1997-10-27 1999-05-21 Fuji Elelctrochem Co Ltd 積層インダクタおよびその製造方法
JP3570361B2 (ja) * 2000-08-31 2004-09-29 株式会社村田製作所 積層型lc複合部品
JP4900728B2 (ja) * 2008-08-04 2012-03-21 Tdk株式会社 積層型電子部品

Also Published As

Publication number Publication date
JP2010056111A (ja) 2010-03-11

Similar Documents

Publication Publication Date Title
JP4458296B2 (ja) 誘電体共振器、誘電体フィルタ及びその特性調整方法
US8169288B2 (en) Electronic component and method for making the same
JP4682890B2 (ja) 積層型ノイズフィルタ
JP6460328B2 (ja) Lc複合部品
JP2004180032A (ja) 誘電体フィルタ
JP2008017243A (ja) 電子部品
JP4354943B2 (ja) 積層型誘電体共振器およびバンドパスフィルタ
JP5100476B2 (ja) 積層型電子部品
JP5601334B2 (ja) 電子部品
JP5262432B2 (ja) 電子部品およびその製造方法
JP4926031B2 (ja) フィルタ装置
JP4900728B2 (ja) 積層型電子部品
JP4986882B2 (ja) フィルタ装置
JP4415279B2 (ja) 電子部品
JP4873274B2 (ja) 積層型電子部品
JP5293633B2 (ja) 積層型電子部品
JP4821814B2 (ja) 積層型電子部品
JP4640218B2 (ja) 積層型誘電体共振器およびバンドパスフィルタ
JP4873273B2 (ja) 積層型電子部品
JP2007274283A (ja) 積層型誘電体共振器およびその製造方法
JP4457362B2 (ja) 電子部品
JP4775395B2 (ja) 積層型電子部品
JP2006238057A (ja) 積層ストリップラインフィルタ
JP2005079657A (ja) 積層フィルタ
JP4706876B2 (ja) 共振器、フィルタ、及び、共振器の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130415

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5262432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150