JPH104015A - 電子部品 - Google Patents
電子部品Info
- Publication number
- JPH104015A JPH104015A JP15514496A JP15514496A JPH104015A JP H104015 A JPH104015 A JP H104015A JP 15514496 A JP15514496 A JP 15514496A JP 15514496 A JP15514496 A JP 15514496A JP H104015 A JPH104015 A JP H104015A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- inductor
- pattern
- insulating layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 小型化を図るために高密度部品にインダクタ
を形成する場合において、インダクタと対向する位置に
電極が形成される場合において、発生するインダクタ値
やインダクタのＱ値の低下を抑える電子部品を提供する
ことを目的とする。 【解決手段】 基板の必要箇所に形成されたインダクタ
の垂直方向に、インダクタと対向する位置にスリット状
もしくは網目状に形成した電極パターンを設けることに
より、インダクタ対向面に電極がきてもスリットもしく
は網目状のパターンにして電極が見かけ上分断されてい
るため、電極における渦電流の発生を抑えることがで
き、その結果インダクタ値やインダクタのＱ値の低下を
防ぐことができるものである。
を形成する場合において、インダクタと対向する位置に
電極が形成される場合において、発生するインダクタ値
やインダクタのＱ値の低下を抑える電子部品を提供する
ことを目的とする。 【解決手段】 基板の必要箇所に形成されたインダクタ
の垂直方向に、インダクタと対向する位置にスリット状
もしくは網目状に形成した電極パターンを設けることに
より、インダクタ対向面に電極がきてもスリットもしく
は網目状のパターンにして電極が見かけ上分断されてい
るため、電極における渦電流の発生を抑えることがで
き、その結果インダクタ値やインダクタのＱ値の低下を
防ぐことができるものである。
Description
【０００１】
【発明の属する技術分野】本発明は各種電子機器に用い
る電子部品に関するものである。
る電子部品に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化開発の競争が進
んでおり、それに伴って電子部品も小型化が進んできて
いる。この中で高周波関連の磁気デバイスでも小型化の
要求があり、インダクタの使用も１つのデバイスの中に
誘電体、抵抗体などと組み込まれる必要性がでてきてお
り、従来の空芯でのインダクタのほかに小型化を図った
バルクのインダクタや、エッチング、印刷等の方法で形
成されるインダクタの開発が進んできている。
んでおり、それに伴って電子部品も小型化が進んできて
いる。この中で高周波関連の磁気デバイスでも小型化の
要求があり、インダクタの使用も１つのデバイスの中に
誘電体、抵抗体などと組み込まれる必要性がでてきてお
り、従来の空芯でのインダクタのほかに小型化を図った
バルクのインダクタや、エッチング、印刷等の方法で形
成されるインダクタの開発が進んできている。
【０００３】小型化を図ったインダクタの形成方法で
は、特公平０２−５４６４７号公報において、非磁性絶
縁体層とキャパシタ用電極導体とを交互積層し、その上
に更に同じ材質の非磁性絶縁体層とコイル用導体とを交
互積層し、これらを一体焼成してインダクタとキャパシ
タを複合化して小型化を図る方法が紹介されている。イ
ンダクタとキャパシタの一体化としては他に、特開平０
４−１５００１１号公報において誘電体からなる支持体
の内部にコンデンサ及びインダクタを埋設するという方
法が紹介されている。
は、特公平０２−５４６４７号公報において、非磁性絶
縁体層とキャパシタ用電極導体とを交互積層し、その上
に更に同じ材質の非磁性絶縁体層とコイル用導体とを交
互積層し、これらを一体焼成してインダクタとキャパシ
タを複合化して小型化を図る方法が紹介されている。イ
ンダクタとキャパシタの一体化としては他に、特開平０
４−１５００１１号公報において誘電体からなる支持体
の内部にコンデンサ及びインダクタを埋設するという方
法が紹介されている。
【０００４】
【発明が解決しようとする課題】以上のことから小型化
を望んだインダクタが作成されているがここに課題があ
る。それは小型化を図るために高密度の多層基板にこの
インダクタを形成する場合、絶縁層を挟んでインダクタ
パターンと対向する面にあたる位置に幅広の電極が形成
される場合、インダクタのインダクタンス値やＱ値が低
下してしまうことである。これはインダクタと対向位置
に幅広の電極がくる場合、電極に渦電流が発生し、イン
ダクタに逆に反磁界を与えてしまうためである。このこ
とは高周波部品としてインダクタを使用する場合には本
来のインダクタの性能としてのインダクタンス値やＱ値
が低下し、使用できなくなるという問題があり、このた
め、インダクタの使用箇所が非常に限定されることとな
る。
を望んだインダクタが作成されているがここに課題があ
る。それは小型化を図るために高密度の多層基板にこの
インダクタを形成する場合、絶縁層を挟んでインダクタ
パターンと対向する面にあたる位置に幅広の電極が形成
される場合、インダクタのインダクタンス値やＱ値が低
下してしまうことである。これはインダクタと対向位置
に幅広の電極がくる場合、電極に渦電流が発生し、イン
ダクタに逆に反磁界を与えてしまうためである。このこ
とは高周波部品としてインダクタを使用する場合には本
来のインダクタの性能としてのインダクタンス値やＱ値
が低下し、使用できなくなるという問題があり、このた
め、インダクタの使用箇所が非常に限定されることとな
る。
【０００５】本発明は上記課題を解決するもので、イン
ダクタンス値やＱ値の低下のない電子部品を提供するこ
とを目的とするものである。
ダクタンス値やＱ値の低下のない電子部品を提供するこ
とを目的とするものである。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に本発明は、基板に形成されたインダクタの垂直方向
に、インダクタと概略対向する位置にスリット状もしく
は網目状に形成した電極を設けた電子部品である。これ
によりインダクタと対向する位置に電極がくる場合にお
いてもインダクタのインダクタンス値やＱ値の低下を抑
えることができる。
に本発明は、基板に形成されたインダクタの垂直方向
に、インダクタと概略対向する位置にスリット状もしく
は網目状に形成した電極を設けた電子部品である。これ
によりインダクタと対向する位置に電極がくる場合にお
いてもインダクタのインダクタンス値やＱ値の低下を抑
えることができる。
【０００７】
【発明の実施の形態】本発明の請求項１に記載の発明
は、基板に形成されたインダクタの垂直方向に、インダ
クタと概略対向する位置にスリット状もしくは網目状に
形成した電極を設けたものであり、インダクタの対向面
に電極が位置していてもスリット状もしくは網目状の電
極にしていることによって、電極が見かけ上分断されて
いるため、電極における渦電流の発生を抑えることがで
き、その結果インダクタのインダクタンス値やＱ値の低
下を防ぐことができるという作用を有するものである。
は、基板に形成されたインダクタの垂直方向に、インダ
クタと概略対向する位置にスリット状もしくは網目状に
形成した電極を設けたものであり、インダクタの対向面
に電極が位置していてもスリット状もしくは網目状の電
極にしていることによって、電極が見かけ上分断されて
いるため、電極における渦電流の発生を抑えることがで
き、その結果インダクタのインダクタンス値やＱ値の低
下を防ぐことができるという作用を有するものである。
【０００８】請求項２に記載の発明は、インダクタと電
極との間にフェライト層を形成したものであり、請求項
１に記載されているインダクタと、電極との間にフェラ
イト層を形成することでインダクタからの電極への電気
的影響をフェライト層で遮断するために、よりインダク
タのインダクタンス値やＱ値の低下を防ぐことができる
という作用を有するものである。
極との間にフェライト層を形成したものであり、請求項
１に記載されているインダクタと、電極との間にフェラ
イト層を形成することでインダクタからの電極への電気
的影響をフェライト層で遮断するために、よりインダク
タのインダクタンス値やＱ値の低下を防ぐことができる
という作用を有するものである。
【０００９】請求項３に記載の発明は、電極として誘電
体を挟み込んだキャパシタを形成するものとしたもので
あり、このことによりインダクタの概略対向面にキャパ
シタを形成するような場合でも、キャパシタの電極をス
リット状もしくは網目状のパターンにしていることによ
って、電極が見かけ上分断されているため、電極におけ
る渦電流の発生を抑えることができ、インダクタのＱ値
の低下を防ぐことができるという作用を有するものであ
る。
体を挟み込んだキャパシタを形成するものとしたもので
あり、このことによりインダクタの概略対向面にキャパ
シタを形成するような場合でも、キャパシタの電極をス
リット状もしくは網目状のパターンにしていることによ
って、電極が見かけ上分断されているため、電極におけ
る渦電流の発生を抑えることができ、インダクタのＱ値
の低下を防ぐことができるという作用を有するものであ
る。
【００１０】以下に本発明の実施の形態について図１か
ら図４を用いて説明する。 （実施の形態１）以下に、本発明の電子部品の一例のイ
ンダクタについて、図面を参照しながら説明する。
ら図４を用いて説明する。 （実施の形態１）以下に、本発明の電子部品の一例のイ
ンダクタについて、図面を参照しながら説明する。
【００１１】図１においてインダクタの構造図を示す
と、（ａ）には全積層体の断面図を示し、（ｂ）には上
部電極部、積層型インダクタのそれぞれの層の導体パタ
ーンの形状を示した展開平面図である。絶縁基板１に一
端が端面に至るＬ字状の導体パターン２を形成し、その
上にコ字状の導電パターン２ａを形成した絶縁層３ａを
形成し、続いて絶縁層３ｂ，３ｃ，３ｄを導電パターン
２ｂ，２ｃ、直線状の導電パターン２ｄを形成した状態
で積層し各層間をビア導体４で接続を行い絶縁層３ｅま
で積層している。この絶縁層３ｅ上にコイル導体部と対
向する上部電極５と、ビア導体４と接続される端子電極
６が形成されている。
と、（ａ）には全積層体の断面図を示し、（ｂ）には上
部電極部、積層型インダクタのそれぞれの層の導体パタ
ーンの形状を示した展開平面図である。絶縁基板１に一
端が端面に至るＬ字状の導体パターン２を形成し、その
上にコ字状の導電パターン２ａを形成した絶縁層３ａを
形成し、続いて絶縁層３ｂ，３ｃ，３ｄを導電パターン
２ｂ，２ｃ、直線状の導電パターン２ｄを形成した状態
で積層し各層間をビア導体４で接続を行い絶縁層３ｅま
で積層している。この絶縁層３ｅ上にコイル導体部と対
向する上部電極５と、ビア導体４と接続される端子電極
６が形成されている。
【００１２】以下に製造方法を説明する。絶縁基板１上
にスクリーン印刷にてＡｇペーストを使用してＬ字状の
導体パターン２を形成し、ピーク温度８５０℃ １０ｍ
ｉｎキープで焼成を行う。次に、導体パターン２を形成
した上にガラスペーストで絶縁層３ａのパターンをスク
リーン印刷で形成を行い、次にＡｇペーストでビア導体
４のパターンを形成して、ピーク温度８５０℃ １０ｍ
ｉｎキープで焼成を行い絶縁層３ａとビア導体４を形成
する。これらの作業を必要回数繰り返して、絶縁層３ｅ
まで形成する。
にスクリーン印刷にてＡｇペーストを使用してＬ字状の
導体パターン２を形成し、ピーク温度８５０℃ １０ｍ
ｉｎキープで焼成を行う。次に、導体パターン２を形成
した上にガラスペーストで絶縁層３ａのパターンをスク
リーン印刷で形成を行い、次にＡｇペーストでビア導体
４のパターンを形成して、ピーク温度８５０℃ １０ｍ
ｉｎキープで焼成を行い絶縁層３ａとビア導体４を形成
する。これらの作業を必要回数繰り返して、絶縁層３ｅ
まで形成する。
【００１３】次に絶縁層３ｅの上に積層型インダクタと
対向する位置にＡｇペーストを使用してスクリーン印刷
で上部電極５の網目状のパターン形成を行い、同時に端
子電極６のパターン形成を行った。そしてピーク温度８
５０℃ １０ｍｉｎキープで焼成を行い上部電極５と端
子電極６を形成した。その電極パターンは、大電流を流
すための幅広の電極形状や、ＩＣチップを実装するため
の接続電極や、キャパシタなどを形成するための電極を
想定して形成したものである。この工程は比較を行うた
めに網目状と幅広の上部電極５の形成を行った。その比
較の結果を（表１）に示す。
対向する位置にＡｇペーストを使用してスクリーン印刷
で上部電極５の網目状のパターン形成を行い、同時に端
子電極６のパターン形成を行った。そしてピーク温度８
５０℃ １０ｍｉｎキープで焼成を行い上部電極５と端
子電極６を形成した。その電極パターンは、大電流を流
すための幅広の電極形状や、ＩＣチップを実装するため
の接続電極や、キャパシタなどを形成するための電極を
想定して形成したものである。この工程は比較を行うた
めに網目状と幅広の上部電極５の形成を行った。その比
較の結果を（表１）に示す。
【００１４】
【表１】
【００１５】（表１）に示されるように、上部電極５が
幅広で形成されたものはＱ値が上部電極５のない試料の
７０％まで低下しているが、上部電極５が網目状に形成
されたものは９５％まで回復している。
幅広で形成されたものはＱ値が上部電極５のない試料の
７０％まで低下しているが、上部電極５が網目状に形成
されたものは９５％まで回復している。
【００１６】（実施の形態２）以下に、本発明の電子部
品の一例のインダクタについて、図面を参照しながら説
明する。
品の一例のインダクタについて、図面を参照しながら説
明する。
【００１７】図２においてインダクタの構造図を示す
と、（ａ）に全積層体の断面図を示す。（ｂ）にはイン
ダクタ部、（ｃ），（ｄ）にはキャパシタ部の上部、下
部電極の平面図を示した。絶縁基板１１の表面にキャパ
シタ部の下部電極１２、その上に誘電体１３、その上に
キャパシタ部の上部電極１４が設けられている。これら
の下部電極１２、上部電極１４は、ビア導体１５で端子
電極１６に接続されている。上記キャパシタ部の上に絶
縁層１７が設けられ、その上にコイル導体１８と端子電
極１９が設けられている。コイル導体部の上に絶縁層２
０が設けられ、端子電極１９と接続するための配線電極
２１が設けられて構成されている。
と、（ａ）に全積層体の断面図を示す。（ｂ）にはイン
ダクタ部、（ｃ），（ｄ）にはキャパシタ部の上部、下
部電極の平面図を示した。絶縁基板１１の表面にキャパ
シタ部の下部電極１２、その上に誘電体１３、その上に
キャパシタ部の上部電極１４が設けられている。これら
の下部電極１２、上部電極１４は、ビア導体１５で端子
電極１６に接続されている。上記キャパシタ部の上に絶
縁層１７が設けられ、その上にコイル導体１８と端子電
極１９が設けられている。コイル導体部の上に絶縁層２
０が設けられ、端子電極１９と接続するための配線電極
２１が設けられて構成されている。
【００１８】以下に製造方法を説明する。絶縁基板１１
にレーザーでスルーホールをあけ、このスルーホールに
Ａｇペーストでビア埋めを行い、Ａｇペーストで端子電
極１６のパターンをスクリーン印刷で形成を行い、ピー
ク温度９００℃ １０ｍｉｎキープで焼成してビア導体
１５と端子電極１６を形成する。次に、絶縁基板１１上
に、Ａｇペーストでキャパシタ部の下部電極１２のパタ
ーンをスクリーン印刷で形成を行い、下部電極１２上に
誘電体ペーストを使用して誘電体１３のパターンをスク
リーン印刷で形成を行い、誘電体１３上にＡｇペースト
によりキャパシタ部の上部電極１４のパターンをスクリ
ーン印刷で形成する。この基板をピーク温度９００℃
１０ｍｉｎキープで焼成を行いキャパシタを形成する。
このキャパシタ部の上部電極１４は比較のためにスリッ
トパターンと幅広のパターンの２種類の基板を作成し
た。
にレーザーでスルーホールをあけ、このスルーホールに
Ａｇペーストでビア埋めを行い、Ａｇペーストで端子電
極１６のパターンをスクリーン印刷で形成を行い、ピー
ク温度９００℃ １０ｍｉｎキープで焼成してビア導体
１５と端子電極１６を形成する。次に、絶縁基板１１上
に、Ａｇペーストでキャパシタ部の下部電極１２のパタ
ーンをスクリーン印刷で形成を行い、下部電極１２上に
誘電体ペーストを使用して誘電体１３のパターンをスク
リーン印刷で形成を行い、誘電体１３上にＡｇペースト
によりキャパシタ部の上部電極１４のパターンをスクリ
ーン印刷で形成する。この基板をピーク温度９００℃
１０ｍｉｎキープで焼成を行いキャパシタを形成する。
このキャパシタ部の上部電極１４は比較のためにスリッ
トパターンと幅広のパターンの２種類の基板を作成し
た。
【００１９】次にキャパシタ部の上部電極１４上に、ガ
ラスペーストにより絶縁層１７のパターンをスクリーン
印刷で形成を行い、ピーク温度９００℃ １０ｍｉｎキ
ープで焼成して絶縁層１７を形成する。次にスパイラル
パターンを形成したポリイミドフィルムの凹版に剥離処
理を施し、凹版溝部にＡｇペーストを充填し、熱可塑性
樹脂層を絶縁層１７上に形成し（図示せず）、凹版と基
板とを圧力２５kg／cm 2基板温度１３０℃で張り合わ
せ、張り合わせ後室温まで温度を下げて凹版を剥離する
ことで、絶縁層１７の内層キャパシタの電極と対向する
位置にスパイラル状のコイル導体１８のパターンを形成
した。スパイラル状のコイル導体１８のパターンを転写
した絶縁基板１１をピーク温度８５０℃、２００℃／ｍ
ｉｎの昇温速度で焼成を行い熱可塑性樹脂を焼失させ、
スパイラル状のコイル導体１８を絶縁層１７上に形成し
た。
ラスペーストにより絶縁層１７のパターンをスクリーン
印刷で形成を行い、ピーク温度９００℃ １０ｍｉｎキ
ープで焼成して絶縁層１７を形成する。次にスパイラル
パターンを形成したポリイミドフィルムの凹版に剥離処
理を施し、凹版溝部にＡｇペーストを充填し、熱可塑性
樹脂層を絶縁層１７上に形成し（図示せず）、凹版と基
板とを圧力２５kg／cm 2基板温度１３０℃で張り合わ
せ、張り合わせ後室温まで温度を下げて凹版を剥離する
ことで、絶縁層１７の内層キャパシタの電極と対向する
位置にスパイラル状のコイル導体１８のパターンを形成
した。スパイラル状のコイル導体１８のパターンを転写
した絶縁基板１１をピーク温度８５０℃、２００℃／ｍ
ｉｎの昇温速度で焼成を行い熱可塑性樹脂を焼失させ、
スパイラル状のコイル導体１８を絶縁層１７上に形成し
た。
【００２０】次に、絶縁層１７上にスクリーン印刷でＡ
ｇペーストで端子電極１９のパターンを形成し、８５０
℃ １０ｍｉｎキープで焼成を行い、端子電極１９を形
成する。次に、スパイラル状のコイル導体１８ならびに
端子電極１９を形成した上に、ガラスペーストで絶縁層
２０のパターンをスクリーン印刷で形成し、ピーク温度
８５０℃ １０ｍｉｎキープで焼成を行い絶縁層２０を
形成する。次に絶縁層２０上に、Ａｇペーストにより配
線電極２１のパターンをスクリーン印刷で形成を行い、
ピーク温度８５０℃ １０ｍｉｎキープで焼成を行い配
線電極２１を形成する。ここでの比較は、キャパシタ部
の上部電極１４が幅広で形成されたものと、上部電極１
４がスリット状に形成されたもので比較を行った。その
比較の結果を（表２）に示す。
ｇペーストで端子電極１９のパターンを形成し、８５０
℃ １０ｍｉｎキープで焼成を行い、端子電極１９を形
成する。次に、スパイラル状のコイル導体１８ならびに
端子電極１９を形成した上に、ガラスペーストで絶縁層
２０のパターンをスクリーン印刷で形成し、ピーク温度
８５０℃ １０ｍｉｎキープで焼成を行い絶縁層２０を
形成する。次に絶縁層２０上に、Ａｇペーストにより配
線電極２１のパターンをスクリーン印刷で形成を行い、
ピーク温度８５０℃ １０ｍｉｎキープで焼成を行い配
線電極２１を形成する。ここでの比較は、キャパシタ部
の上部電極１４が幅広で形成されたものと、上部電極１
４がスリット状に形成されたもので比較を行った。その
比較の結果を（表２）に示す。
【００２１】
【表２】
【００２２】（表２）に示されるように上部電極１４が
幅広で形成されたものはＱ値がキャパシタ電極のない試
料の６０％まで低下しているが、上部電極１４がスリッ
ト状に形成されたものは９７％まで回復している。
幅広で形成されたものはＱ値がキャパシタ電極のない試
料の６０％まで低下しているが、上部電極１４がスリッ
ト状に形成されたものは９７％まで回復している。
【００２３】（実施の形態３）以下に、本発明の電子部
品の一例のインダクタについて、図面を参照しながら説
明する。
品の一例のインダクタについて、図面を参照しながら説
明する。
【００２４】図３においてインダクタの構造図を示す
と、（ａ）に全積層体の断面図を示す。（ｂ）にはイン
ダクタ導体部、（ｃ）にはフェライト層部、（ｄ）には
内層電極部の平面図を示した。その電極パターンは実施
の形態１と同様に大電流を流すための幅広の電極形状
や、ＩＣチップを実装するための接続電極や、キャパシ
タなどを形成するための電極を想定して形成したもので
ある。絶縁基板３１に内層電極３２を設け、その上に絶
縁層３３を形成している。図３では次にフェライト層３
４が形成されているが今回の例では比較としてフェライ
ト層のない基板も作成している。そしてこの上に内層電
極３２と対向する位置にインダクタ導体３５と、端子電
極３６が設けられている。
と、（ａ）に全積層体の断面図を示す。（ｂ）にはイン
ダクタ導体部、（ｃ）にはフェライト層部、（ｄ）には
内層電極部の平面図を示した。その電極パターンは実施
の形態１と同様に大電流を流すための幅広の電極形状
や、ＩＣチップを実装するための接続電極や、キャパシ
タなどを形成するための電極を想定して形成したもので
ある。絶縁基板３１に内層電極３２を設け、その上に絶
縁層３３を形成している。図３では次にフェライト層３
４が形成されているが今回の例では比較としてフェライ
ト層のない基板も作成している。そしてこの上に内層電
極３２と対向する位置にインダクタ導体３５と、端子電
極３６が設けられている。
【００２５】以下に製造方法を説明する。絶縁基板３１
上にスクリーン印刷にてＡｇペーストを使用して内層電
極３２のパターンを形成し、ピーク温度８５０℃ １０
ｍｉｎキープで焼成を行い内層電極３２を形成する。こ
の工程は比較を行うためにスリット状と幅広の電極パタ
ーンの形成を行った。次に、内層電極３２を形成した上
にガラスペーストで絶縁層３３のパターンをスクリーン
印刷で形成を行い、ピーク温度８５０℃ １０ｍｉｎキ
ープで焼成を行い絶縁層３３を形成する。
上にスクリーン印刷にてＡｇペーストを使用して内層電
極３２のパターンを形成し、ピーク温度８５０℃ １０
ｍｉｎキープで焼成を行い内層電極３２を形成する。こ
の工程は比較を行うためにスリット状と幅広の電極パタ
ーンの形成を行った。次に、内層電極３２を形成した上
にガラスペーストで絶縁層３３のパターンをスクリーン
印刷で形成を行い、ピーク温度８５０℃ １０ｍｉｎキ
ープで焼成を行い絶縁層３３を形成する。
【００２６】次に絶縁層３３の上に内層電極３２と対向
する位置にフェライトペーストを使用してスクリーン印
刷でパターン形成を行い、ピーク温度８５０℃ １０ｍ
ｉｎキープで焼成を行いフェライト層３４を形成する。
この工程も比較を行うためにフェライト層の形成を行っ
ていない基板も作成した。次にフェライト層３４もしく
は絶縁層３３の上に内層電極３２と対向する位置にＡｇ
ペーストを使用してスクリーン印刷でインダクタ導体３
５のパターン形成を行い、同時に端子電極３６のパター
ン形成を行った。そしてピーク温度８５０℃ １０ｍｉ
ｎキープで焼成を行いインダクタ導体３５と端子電極３
６を形成した。ここでの比較は、フェライト層３４が無
く内層電極３２が幅広で形成された基板、フェライト層
３４が無く内層電極３２がスリット状に形成された基
板、フェライト層３４が在り、内層電極３２がスリット
状に形成された基板で比較を行った。その比較の結果を
（表３）に示す。
する位置にフェライトペーストを使用してスクリーン印
刷でパターン形成を行い、ピーク温度８５０℃ １０ｍ
ｉｎキープで焼成を行いフェライト層３４を形成する。
この工程も比較を行うためにフェライト層の形成を行っ
ていない基板も作成した。次にフェライト層３４もしく
は絶縁層３３の上に内層電極３２と対向する位置にＡｇ
ペーストを使用してスクリーン印刷でインダクタ導体３
５のパターン形成を行い、同時に端子電極３６のパター
ン形成を行った。そしてピーク温度８５０℃ １０ｍｉ
ｎキープで焼成を行いインダクタ導体３５と端子電極３
６を形成した。ここでの比較は、フェライト層３４が無
く内層電極３２が幅広で形成された基板、フェライト層
３４が無く内層電極３２がスリット状に形成された基
板、フェライト層３４が在り、内層電極３２がスリット
状に形成された基板で比較を行った。その比較の結果を
（表３）に示す。
【００２７】
【表３】
【００２８】（表３）に示されるように、フェライト層
３４が無く内層電極３２が幅広で形成されたものはＱ値
が内層電極３２のない試料の６７％まで低下している
が、フェライト層３４が無く内層電極３２がスリット状
に形成されたものは９７％まで回復しており、フェライ
ト層３４が在り内層電極３２がスリット状に形成された
ものは１００％に回復している。
３４が無く内層電極３２が幅広で形成されたものはＱ値
が内層電極３２のない試料の６７％まで低下している
が、フェライト層３４が無く内層電極３２がスリット状
に形成されたものは９７％まで回復しており、フェライ
ト層３４が在り内層電極３２がスリット状に形成された
ものは１００％に回復している。
【００２９】（実施の形態４）以下に、本発明の電子部
品の一例のインダクタについて、図面を参照しながら説
明する。
品の一例のインダクタについて、図面を参照しながら説
明する。
【００３０】図４においてインダクタの構造図を示す
と、（ａ）に全積層体の断面図を示す。（ｂ）にはイン
ダクタ部、（ｃ）にはチップ部品実装部の平面図を示し
た。絶縁基板４１の表面にスパイラル状導体パターン４
４と端子電極４５が設けられている。スパイラル状導体
パターン４４部の上に絶縁層４６を形成して端子電極４
５と接続するための配線電極４７を設ける。端子電極４
５はビア導体４２を介して端子電極４３と接続される。
スパイラル状導体パターン４４、端子電極４５、配線電
極４７上に絶縁層４８が設けられている。そして絶縁層
４８上に端子電極４９、配線電極５０を形成し、それら
電極上にチップ部品５１を実装する。
と、（ａ）に全積層体の断面図を示す。（ｂ）にはイン
ダクタ部、（ｃ）にはチップ部品実装部の平面図を示し
た。絶縁基板４１の表面にスパイラル状導体パターン４
４と端子電極４５が設けられている。スパイラル状導体
パターン４４部の上に絶縁層４６を形成して端子電極４
５と接続するための配線電極４７を設ける。端子電極４
５はビア導体４２を介して端子電極４３と接続される。
スパイラル状導体パターン４４、端子電極４５、配線電
極４７上に絶縁層４８が設けられている。そして絶縁層
４８上に端子電極４９、配線電極５０を形成し、それら
電極上にチップ部品５１を実装する。
【００３１】以下に製造方法を説明する。絶縁基板４１
にレーザーでスルーホールをあけ、このスルーホールに
Ａｇペーストでビア埋めを行い、Ａｇペーストで端子電
極４３のパターンをスクリーン印刷で形成を行い、ピー
ク温度９００℃ １０ｍｉｎキープで焼成してビア導体
４２と端子電極４３を形成する。
にレーザーでスルーホールをあけ、このスルーホールに
Ａｇペーストでビア埋めを行い、Ａｇペーストで端子電
極４３のパターンをスクリーン印刷で形成を行い、ピー
ク温度９００℃ １０ｍｉｎキープで焼成してビア導体
４２と端子電極４３を形成する。
【００３２】次にスパイラルパターンを形成したポリイ
ミドフィルムの凹版に剥離処理を施し、凹版溝部にＡｇ
ペーストを充填し、熱可塑性樹脂層を絶縁基板４１に形
成し（図示せず）、凹版と基板とを圧力２５kg／cm2基
板温度１３０℃で張り合わせ、張り合わせ後室温まで温
度を下げて凹版を剥離することで、絶縁基板４１上にス
パイラル状導体パターン４４を形成した。スパイラル状
導体パターン４４を転写した絶縁基板４１をピーク温度
８５０℃、２００℃／ｍｉｎの昇温速度で焼成を行い熱
可塑性樹脂を焼失させてスパイラル状導体パターン４４
を形成した。
ミドフィルムの凹版に剥離処理を施し、凹版溝部にＡｇ
ペーストを充填し、熱可塑性樹脂層を絶縁基板４１に形
成し（図示せず）、凹版と基板とを圧力２５kg／cm2基
板温度１３０℃で張り合わせ、張り合わせ後室温まで温
度を下げて凹版を剥離することで、絶縁基板４１上にス
パイラル状導体パターン４４を形成した。スパイラル状
導体パターン４４を転写した絶縁基板４１をピーク温度
８５０℃、２００℃／ｍｉｎの昇温速度で焼成を行い熱
可塑性樹脂を焼失させてスパイラル状導体パターン４４
を形成した。
【００３３】次に絶縁基板４１上にスクリーン印刷でＡ
ｇペーストで端子電極４５のパターンを形成し、８５０
℃ １０ｍｉｎキープで焼成を行い端子電極４５を形成
する。次に、スパイラル状導体パターン４４を形成した
上に、ガラスペーストで絶縁層４６のパターンをスクリ
ーン印刷で形成を行い、ピーク温度８５０℃ １０ｍｉ
ｎキープで焼成を行い絶縁層４６を形成する。
ｇペーストで端子電極４５のパターンを形成し、８５０
℃ １０ｍｉｎキープで焼成を行い端子電極４５を形成
する。次に、スパイラル状導体パターン４４を形成した
上に、ガラスペーストで絶縁層４６のパターンをスクリ
ーン印刷で形成を行い、ピーク温度８５０℃ １０ｍｉ
ｎキープで焼成を行い絶縁層４６を形成する。
【００３４】次に絶縁層４６上にＡｇペーストにより配
線電極４７のパターンをスクリーン印刷で形成を行い、
ピーク温度８５０℃ １０ｍｉｎキープで焼成を行い配
線電極４７を形成する。スパイラル状導体パターン４
４、端子電極４５、配線電極４７上にガラスペーストで
スクリーン印刷により絶縁層４８のパターンを形成し、
ピーク温度８５０℃ １０ｍｉｎキープで焼成を行う。
線電極４７のパターンをスクリーン印刷で形成を行い、
ピーク温度８５０℃ １０ｍｉｎキープで焼成を行い配
線電極４７を形成する。スパイラル状導体パターン４
４、端子電極４５、配線電極４７上にガラスペーストで
スクリーン印刷により絶縁層４８のパターンを形成し、
ピーク温度８５０℃ １０ｍｉｎキープで焼成を行う。
【００３５】次に、絶縁層４８上にＡｇペーストにより
端子電極４９ならびに配線電極５０のパターンをスクリ
ーン印刷で形成を行い、ピーク温度８５０℃ １０ｍｉ
ｎキープで焼成を行う。ここで配線電極５０のパターン
は、線間／線幅＝５０μｍ／５０μｍのラインで３ライ
ンで配線し、インダクタからの渦電流の抑制を図った。
次に端子電流４９ならびに配線電極５０上にスクリーン
印刷で半田ペーストのパターンの形成を行いチップ部品
５１を乗せ、ピーク温度２５０℃のリフローを通してチ
ップ部品５１の実装を行う。
端子電極４９ならびに配線電極５０のパターンをスクリ
ーン印刷で形成を行い、ピーク温度８５０℃ １０ｍｉ
ｎキープで焼成を行う。ここで配線電極５０のパターン
は、線間／線幅＝５０μｍ／５０μｍのラインで３ライ
ンで配線し、インダクタからの渦電流の抑制を図った。
次に端子電流４９ならびに配線電極５０上にスクリーン
印刷で半田ペーストのパターンの形成を行いチップ部品
５１を乗せ、ピーク温度２５０℃のリフローを通してチ
ップ部品５１の実装を行う。
【００３６】このときの結果を（表４）に示す。
【００３７】
【表４】
【００３８】このように内層にインダクタが位置する場
合においても、インダクタに対向する位置の配線電極を
ファインラインにすることで、電極における渦電流の発
生を抑えることができ、Ｑ値の低下を防ぐことができる
ものである。
合においても、インダクタに対向する位置の配線電極を
ファインラインにすることで、電極における渦電流の発
生を抑えることができ、Ｑ値の低下を防ぐことができる
ものである。
【００３９】なお、以上の説明ではインダクタの例を４
形態の例で説明したが、その他の電子部品にインダクタ
を使用する場合においても同様に実施可能である。また
本発明では多層化の手法にスクリーン印刷の手法で説明
したが、公知の通りグリーンシートにより多層化するこ
とでも、インダクタの性能向上には本発明の手法が適用
できることは明らかである。
形態の例で説明したが、その他の電子部品にインダクタ
を使用する場合においても同様に実施可能である。また
本発明では多層化の手法にスクリーン印刷の手法で説明
したが、公知の通りグリーンシートにより多層化するこ
とでも、インダクタの性能向上には本発明の手法が適用
できることは明らかである。
【００４０】
【発明の効果】本発明は以上のように、基板に形成され
たインダクタの垂直方向に、インダクタと対向する位置
にスリット状もしくは網目状に形成された電極パターン
を設けることによって、インダクタンス対向面に電極が
きてもスリット状もしくは網目状のパターンにしている
ことによって、電極が見かけ上分断されているため電極
における渦電流の発生を抑えることができ、その結果イ
ンダクタ値やＱ値の低下を防ぐことができるものであ
る。
たインダクタの垂直方向に、インダクタと対向する位置
にスリット状もしくは網目状に形成された電極パターン
を設けることによって、インダクタンス対向面に電極が
きてもスリット状もしくは網目状のパターンにしている
ことによって、電極が見かけ上分断されているため電極
における渦電流の発生を抑えることができ、その結果イ
ンダクタ値やＱ値の低下を防ぐことができるものであ
る。
【００４１】従って、ハイブリットＩＣや、ＬＣフィル
タなどでよりいっそう小型化を図る場合に、インダクタ
の周辺の電極パターンに本発明の手法を取り入れれば、
高性能で小型の部品が実現できることになる。
タなどでよりいっそう小型化を図る場合に、インダクタ
の周辺の電極パターンに本発明の手法を取り入れれば、
高性能で小型の部品が実現できることになる。
【図１】（ａ）は本発明の一実施の形態の電子部品にお
けるインダクタの全体構造を示す断面図 （ｂ）は同各層の導体パターンを示す展開平面図
けるインダクタの全体構造を示す断面図 （ｂ）は同各層の導体パターンを示す展開平面図
【図２】（ａ）は本発明の一実施の形態の電子部品にお
けるインダクタの全体構造を示す断面図 （ｂ）は同工程途中のインダクタの平面図 （ｃ）は同工程途中のキャパシタ上部電極の平面図 （ｄ）は同工程途中のキャパシタ下部電極の平面図
けるインダクタの全体構造を示す断面図 （ｂ）は同工程途中のインダクタの平面図 （ｃ）は同工程途中のキャパシタ上部電極の平面図 （ｄ）は同工程途中のキャパシタ下部電極の平面図
【図３】（ａ）は本発明の一実施の形態の電子部品にお
けるインダクタの全体構造を示す断面図 （ｂ）は同工程途中のインダクタの平面図 （ｃ）は同工程途中のフェライト層の平面図 （ｄ）は同工程途中の内層電極の平面図
けるインダクタの全体構造を示す断面図 （ｂ）は同工程途中のインダクタの平面図 （ｃ）は同工程途中のフェライト層の平面図 （ｄ）は同工程途中の内層電極の平面図
【図４】（ａ）は本発明の一実施の形態の電子部品にお
けるインダクタの全体構造を示す断面図 （ｂ）は同工程途中のインダクタの平面図 （ｃ）は同工程途中のチップ部品実装部の平面図
けるインダクタの全体構造を示す断面図 （ｂ）は同工程途中のインダクタの平面図 （ｃ）は同工程途中のチップ部品実装部の平面図
１ 絶縁基板 ２ 導体パターン ３ 絶縁層 ４ ビア導体 ５ 上部電極 ６ 端子電極 １１ 絶縁基板 １２ 下部電極 １３ 誘電体 １４ 上部電極 １５ ビア導体 １６ 端子電極 １７ 絶縁層 １８ コイル導体 １９ 端子電極 ２０ 絶縁層 ２１ 配線電極 ３１ 絶縁基板 ３２ 内層電極 ３３ 絶縁層 ３４ フェライト層 ３５ インダクタ導体 ３６ 端子電極 ４１ 絶縁基板 ４２ ビア導体 ４３ 端子電極 ４４ スパイラル状導体パターン ４５ 端子電極 ４６ 絶縁層 ４７ 配線電極 ４８ 絶縁層 ４９ 端子電極 ５０ 配線電極 ５１ チップ部品
───────────────────────────────────────────────────── フロントページの続き (72)発明者 葉山 雅昭 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (3)
- 【請求項１】 基板に形成されたインダクタの垂直方向
に、インダクタと概略対向する位置にスリット状もしく
は網目状に形成した電極を設けた電子部品。 - 【請求項２】 インダクタと電極との間にフェライト層
を形成した請求項１記載の電子部品。 - 【請求項３】 電極として誘電体を挟み込んだキャパシ
タを形成するものとした請求項１記載の電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15514496A JPH104015A (ja) | 1996-06-17 | 1996-06-17 | 電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15514496A JPH104015A (ja) | 1996-06-17 | 1996-06-17 | 電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH104015A true JPH104015A (ja) | 1998-01-06 |
Family
ID=15599510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15514496A Pending JPH104015A (ja) | 1996-06-17 | 1996-06-17 | 電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH104015A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11273959A (ja) * | 1998-03-18 | 1999-10-08 | Murata Mfg Co Ltd | インダクタ及びその製造方法 |
| KR100348247B1 (ko) * | 1999-09-21 | 2002-08-09 | 엘지전자 주식회사 | 마이크로 수동소자 및 제조 방법 |
| WO2006057115A1 (ja) * | 2004-11-25 | 2006-06-01 | Murata Manufacturing Co., Ltd. | コイル部品 |
| JP2006216769A (ja) * | 2005-02-03 | 2006-08-17 | Sony Corp | 半導体装置およびその製造方法 |
| JP2010041266A (ja) * | 2008-08-04 | 2010-02-18 | Tdk Corp | 積層型電子部品 |
| JP2010056111A (ja) * | 2008-08-26 | 2010-03-11 | Tdk Corp | 電子部品およびその製造方法 |
-
1996
- 1996-06-17 JP JP15514496A patent/JPH104015A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11273959A (ja) * | 1998-03-18 | 1999-10-08 | Murata Mfg Co Ltd | インダクタ及びその製造方法 |
| KR100348247B1 (ko) * | 1999-09-21 | 2002-08-09 | 엘지전자 주식회사 | 마이크로 수동소자 및 제조 방법 |
| WO2006057115A1 (ja) * | 2004-11-25 | 2006-06-01 | Murata Manufacturing Co., Ltd. | コイル部品 |
| US7369028B2 (en) | 2004-11-25 | 2008-05-06 | Murata Manufacturing Co., Ltd. | Coil component |
| KR100863889B1 (ko) | 2004-11-25 | 2008-10-15 | 가부시키가이샤 무라타 세이사쿠쇼 | 코일부품 |
| JP2006216769A (ja) * | 2005-02-03 | 2006-08-17 | Sony Corp | 半導体装置およびその製造方法 |
| JP2010041266A (ja) * | 2008-08-04 | 2010-02-18 | Tdk Corp | 積層型電子部品 |
| JP2010056111A (ja) * | 2008-08-26 | 2010-03-11 | Tdk Corp | 電子部品およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106328339B (zh) | 线圈部件 | |
| US6189200B1 (en) | Method for producing multi-layered chip inductor | |
| JP2005506713A (ja) | 多層回路とその製造方法 | |
| KR20160111153A (ko) | 인덕터 및 인덕터의 제조 방법 | |
| KR20180046278A (ko) | 적층 전자부품 및 그 제조방법 | |
| JPH10172831A (ja) | 積層型インダクタ | |
| US6861588B2 (en) | Laminated ceramic electronic component and method of producing the same | |
| JPH104015A (ja) | 電子部品 | |
| WO2017150611A1 (ja) | モジュール部品、モジュール部品の製造方法、及び多層基板 | |
| JP3186776B2 (ja) | 電子部品の製造方法 | |
| JPH1197256A (ja) | 積層型チップインダクタ | |
| JPH08186024A (ja) | 積層インダクタ | |
| JPS6229886B2 (ja) | ||
| JPH11186040A (ja) | 積層型ノイズフィルタ | |
| JP4515477B2 (ja) | 受動素子を備えた配線板の製造方法 | |
| WO1991019303A1 (en) | High frequency coil and method of manufacturing the same | |
| JPH09312232A (ja) | 積層チップインダクタの製造方法 | |
| JP7095739B2 (ja) | 電気素子の製造方法 | |
| JP2000223315A (ja) | 積層チップコイル部品 | |
| JP2001332434A (ja) | 電子部品の製造方法 | |
| JPH07176430A (ja) | 積層インダクタとその製造方法 | |
| JP2003234231A5 (ja) | ||
| JPH08102635A (ja) | Ｌｃｒ複合部品 | |
| KR0139855B1 (ko) | 노이즈제거용 페라이트칩 및 그 제조방법 | |
| JP3365287B2 (ja) | 積層セラミック電子部品の製造方法 |