JPH08265082A - チップ型高域フィルタ - Google Patents

Abstract

(57)【要約】 【目的】 １チップの極めて小型の形態で、ＲＣ又はＬ
Ｃの機能を有し、高密度にプリント回路基板に実装でき
る。 【構成】 セラミック誘電体からなるベアチップ１４の
内部には第１〜第３内部電極１１〜１３が設けられ、第
１内部電極は相対向するチップ両端部に現れないように
形成され、第２及び第３内部電極は各一端が互いに間隔
をあけて各他端がチップ両端部に現れかつ第１内部電極
とセラミック誘電体を介して対向するように形成され
る。ベアチップの表面の一端部から他端部にかけて抵抗
層１６が形成され、この抵抗層は第２及び第３内部電極
とセラミック誘電体を介して対向する。ベアチップの両
端部に第２及び第３内部電極と抵抗層にそれぞれ導通す
るように第１及び第２端子電極２１，２２が焼付けら
れ、ベアチップの中央部周囲には抵抗層に導通するよう
に中央電極１７が焼付けられる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プリント回路基板の表
面に実装可能なチップ型フィルタに関する。更に詳しく
は高域フィルタに適するチップ型高域フィルタに関する
ものである。

【０００２】

【従来の技術】１９５０年代の初期から厚膜回路基板は
商業的に製造されてきている。この回路製品はセラミッ
ク基板上にスクリーン印刷によって形成された抵抗体の
ネットワークに基づいていた。この回路の抵抗体は炭素
系の組成であり、導電体はＡｇであり、基板はアルミナ
又はステアタイトであった。基板をＢａＴｉＯ₃又はこ
れに近い高い比誘電率を有する誘電体で作ると、誘電体
である基板がコンデンサになってＲＣ（抵抗の抵抗値
Ｒ、コンデンサの容量Ｃ）回路を作り得ることがその後
まもなく見い出された。そして抵抗体パターンをコンデ
ンサ上に位置させれば、連続的に静電容量が変化するた
め、分布した（distributed）ＲＣ機能が得られること
が判明した。このＲＣの分布したネットワークは高周波
フィルタとして有用で別々のＲとＣの部品より構成され
たフィルタでは得られない特性を有することが明らかに
なった。特筆すべきことは、これらの製品は誘電体のセ
ラミック基板をコンデンサとして用い、表面に形成した
抵抗パターンと基板内部で接続する構造を持つ導電体回
路から構成されていたことである。後に薄膜技術が同様
な目的のために用いられた。例えばＲＣネットワークを
作るためにＴａ／Ｔａ₂Ｏ₅の技術が開発され、Ｔａ₂Ｏ₅
を誘電体として用い、これらのいくつかは分布したＲＣ
型の機能があった。

【０００３】

【発明が解決しようとする課題】しかし、上記従来のＲ
Ｃフィルタは誘電体が基板であって、比較的大型である
ため、プリント回路基板に実装するには不適であり、基
板表面実装用のチップ形状をなしていなかった。本発明
の目的は、１チップの極めて小型の形態で、ＲＣ又はＬ
Ｃ（インダクタのインダクタンスＬ、コンデンサの容量
Ｃ）の機能を有し、高密度にプリント回路基板に実装し
得るチップ型高域フィルタを提供することにある。

【０００４】

【課題を解決するための手段】図１〜図４に示すよう
に、本発明の第１のチップ型高域フィルタ１０は、セラ
ミック誘電体により構成され、チップ内部に第１内部電
極１１と第２内部電極１２と第３内部電極１３が設けら
れ、第１内部電極１１は相対向するチップ両端部に現れ
ないように形成され、第２内部電極１２及び第３内部電
極１３は各一端が互いに間隔をあけて各他端がチップ両
端部に現れかつ第１内部電極１１とセラミック誘電体を
介して対向するように形成されたベアチップ１４と、ベ
アチップ１４の表面の一端部から他端部にかけて第２内
部電極１２及び第３内部電極１３とセラミック誘電体を
介して対向するように形成された抵抗層１６と、ベアチ
ップ１４の両端部に第２内部電極１２及び第３内部電極
１３と抵抗層１６にそれぞれ導通するように焼付けられ
た第１端子電極２１及び第２端子電極２２と、ベアチッ
プ１４の中央部周囲に抵抗層１６に導通するように焼付
けられた中央電極１７とを備えたものである。

【０００５】図６〜図９に示すように、本発明の第２の
チップ型高域フィルタ３０は、セラミック誘電体により
構成され、チップ内部に第４内部電極３４と第５内部電
極３５とがセラミック誘電体を介して対向しかつ各一端
が相対向するチップ両端部に現れるように形成されたベ
アチップ３１と、ベアチップ３１の両端部に第４内部電
極３４及び第５内部電極３５にそれぞれ導通するように
焼付けられた第１端子電極２１及び第２端子電極２２
と、ベアチップ３１の表面に一端部が第１端子電極２１
又は第２端子電極２２のいずれか一方に導通するように
かつ第４内部電極３４及び第５内部電極３５のいずれか
一方とセラミック誘電体を介して対向するように形成さ
れた抵抗層３６と、抵抗層３６の他端部に導通するよう
にベアチップ３１の周囲に焼付けられた中央電極３７と
を備えたものである。

【０００６】図１１及び図１２に示すように、本発明の
第３のチップ型高域フィルタ５０は、セラミック誘電体
により構成され、チップ内部に第１内部電極１１と第２
内部電極１２と第３内部電極１３が設けられ、第１内部
電極１１は相対向するチップ両端部に現れないように形
成され、第２内部電極１２及び第３内部電極１３は各一
端が互いに間隔をあけて各他端がチップ両端部に現れか
つ第１内部電極１１とセラミック誘電体を介して対向す
るように形成されたベアチップ１４と、ベアチップ１４
の表面の一端部から他端部にかけて第２内部電極１２及
び第３内部電極１３とセラミック誘電体を介して対向す
るように形成されたインダクタ層５６と、ベアチップ１
４の両端部に第２内部電極１２及び第３内部電極１３と
インダクタ層５６にそれぞれ導通するように焼付けられ
た第１端子電極２１及び第２端子電極２２と、ベアチッ
プ１４の中央部周囲にインダクタ層５６に導通するよう
に焼付けられた中央電極１７とを備えたものである。

【０００７】図１４及び図１５に示すように、本発明の
第４のチップ型高域フィルタ７０は、セラミック誘電体
により構成され、チップ内部に第４内部電極３４と第５
内部電極３５とがセラミック誘電体を介して対向しかつ
各一端が相対向するチップ両端部に現れるように形成さ
れたベアチップ３１と、ベアチップ３１の両端部に第４
内部電極３４及び第５内部電極３５にそれぞれ導通する
ように焼付けられた第１端子電極２１及び第２端子電極
２２と、ベアチップ３１の表面に一端部が第１端子電極
２１又は第２端子電極２２のいずれか一方に導通するよ
うにかつ第４内部電極３４及び第５内部電極３５のいず
れか一方とセラミック誘電体を介して対向するように形
成されたインダクタ層７６と、インダクタ層７６の他端
部に導通するようにベアチップ３１の周囲に焼付けられ
た中央電極３７とを備えたものである。

【０００８】本発明の第１のチップ型高域フィルタ１０
は、湿式積層法又は乾式積層法により作られる。先ず最
初にＢａＴｉＯ₃系又はＰｂ系の誘電体セラミック粉
末、有機バインダ、可塑剤及び有機溶剤を混合して誘電
体ペースト又は誘電体スラリーを調製する。湿式積層法
では、この誘電体ペーストをカーテンコート法により台
板上にセラミック誘電体層を積層し乾燥した後、この誘
電体層の上に間隔をあけて導電性ペーストをスクリーン
印刷し乾燥することにより同一平面上に多数の第１内部
電極１１を形成する。次にこの内部電極１１の上に誘電
体ペーストを同様に積層した後、導電ペーストをスクリ
ーン印刷し乾燥することにより多数の第２及び第３内部
電極１２，１３を同一平面上に所定の間隔をあけて形成
する。更にこれらの内部電極１２，１３の上に誘電体ペ
ーストを同様に積層する。この積層体を脱バインダ処理
した後、焼成し、この焼結体の表面に所定の間隔をあけ
て抵抗層１６となるペーストをスクリーン印刷し乾燥し
て焼成する。

【０００９】第１内部電極１１と第２及び第３内部電極
１２，１３と抵抗層１６は図１〜図３に示すように上方
から見たときにほぼ重なり合って形成される。また抵抗
層１６は所望の抵抗値が得られれば、その幅を第１〜第
３内部電極１１〜１３の幅より小さくしても、同一にし
ても或いは大きくしてもよい。この焼結体を抵抗層１６
の単位で、一端部に第２内部電極１２が現れ、他端部に
第３内部電極１３が現れ、かつ第１内部電極１１が外周
面に現れないようにチップ状に切断する。得られたベア
チップ１４の一端部に導電性ペーストを塗布し焼付けて
第１内部電極１１の他端部及び抵抗層１６の一端部に導
通するように第１端子電極２１を形成し、ベアチップ１
４の中央周囲に導電性ペーストを塗布し焼付けて抵抗層
１６の中央部に導通するように中央電極１７を形成し、
更にベアチップ１４の他端部に導電性ペーストを塗布し
焼付けて第２内部電極１２の他端部及び抵抗層１６の他
端部に導通するように第２端子電極２２を形成する。

【００１０】上記チップ型フィルタ１０を乾式積層法で
製造するには、上記誘電体スラリーをドクタブレード法
等により成膜乾燥してセラミックグリーンシートを作
り、このグリーンシートからなる誘電体層の上に湿式積
層法と同様に第１内部電極１１を形成する。この内部電
極１１の上に上記グリーンシートを積層した後、このグ
リーンシートの上に湿式積層法と同様に第２及び第３内
部電極１２，１３を形成する。次にこれらの内部電極１
２，１３の上に上記グリーンシートを積層する。以下、
湿式積層法と同様に積層体の焼成、抵抗層１６の形成、
焼結体のチップ化を行い、最後に第１及び第２端子電極
２１，２２と中央電極１７とを形成する。

【００１１】本発明の第２のチップ型高域フィルタ３０
もパターンの形状は異なるが第１のフィルタ１０と同様
に作製される。湿式積層法では、この誘電体ペーストを
カーテンコート法により台板上にセラミック誘電体層を
積層し乾燥した後、この誘電体層の上に間隔をあけて導
電性ペーストをスクリーン印刷し乾燥することにより同
一平面上に多数の第５内部電極３５を形成する。次にこ
の内部電極３５の上に誘電体ペーストを同様に積層した
後、導電ペーストをスクリーン印刷し乾燥することによ
り多数の第４内部電極３４を同一平面上に形成する。更
にこの内部電極３４の上に誘電体ペーストを同様に積層
する。この積層体を脱バインダ処理した後、焼成し、こ
の焼結体の表面に所定の間隔をあけて抵抗層３６となる
ペーストをスクリーン印刷し乾燥して焼成する。

【００１２】第４内部電極３４は第５内部電極３５と抵
抗層３６の間に位置し、かつ第５内部電極３５と第４内
部電極３４と抵抗層３６は図６〜図８に示すように上方
から見たときにほぼ重なり合って形成される。また抵抗
層３６は所望の抵抗値が得られれば、その幅を第４及び
第５内部電極３４，３５の幅より小さくしても、同一に
しても或いは大きくしてもよい。この焼結体を、抵抗層
３６の単位で一端部に第４内部電極３４が現れかつ他端
部に第５内部電極３５が現れるようにチップ状に切断す
る。得られたベアチップ３１の一端部に導電性ペースト
を塗布し焼付けて第４内部電極３４の一端部及び抵抗層
３６の一端部に導通するように第１端子電極２１を形成
し、ベアチップ３１の他端部に導電性ペーストを塗布し
焼付けて第５内部電極３５の一端部に導通するように第
２端子電極２２を形成し、更にベアチップ３１の周囲に
導電性ペーストを塗布し焼付けて抵抗層３６の他端部に
導通するように中央電極３７を形成する。また第５内部
電極３５を第４内部電極３４と抵抗層３６の間に位置す
るように配設してもよく、抵抗層３６を第２端子電極２
２に導通するように配設してもよい。

【００１３】上記チップ型フィルタ３０を乾式積層法で
製造するには、上記誘電体スラリーをドクタブレード法
等により成膜乾燥してセラミックグリーンシートを作
り、このグリーンシートからなる誘電体層の上に湿式積
層法と同様に第５内部電極３５を形成する。この内部電
極３５の上に上記グリーンシートを積層した後、このグ
リーンシートの上に湿式積層法と同様に第４内部電極３
４を形成する。次にこの内部電極３４の上に上記グリー
ンシートを積層する。以下、湿式積層法と同様に積層体
の焼成、抵抗層３６の形成、焼結体のチップ化を行い、
最後に第１及び第２端子電極２１，２２と中央電極３７
とを形成する。

【００１４】本発明の第３のチップ型高域フィルタ５０
は第１のフィルタ１０の抵抗層１６をインダクタ層５６
に置き換えたことを除いて第１のフィルタ１０と同様に
作製される。本発明の第４のチップ型高域フィルタ７０
は第２のフィルタ３０の抵抗層３６をインダクタ層７６
に置き換えたことを除いて第２のフィルタ３０と同様に
作製される。第１〜第４のチップ型フィルタ１０，３
０，５０又は７０とも、抵抗層１６又は３６やインダク
タ層５６又は７６の表面に絶縁膜１８又は３８を形成す
ることが好ましい。この絶縁膜１８又は３８としてはＳ
ｉＯ₂を主成分とする膜が好ましい。この絶縁膜１８又
は３８の形成方法としては、ガラスペーストを塗布し焼
成する厚膜形成法、或いは真空蒸着法、スパッタリング
法、イオンプレーティング法のような物理蒸着法（ＰＶ
Ｄ法）又は化学蒸着法（ＣＶＤ法）の薄膜形成法により
行われる。また上記絶縁膜１８，３８はチップ状に切断
したベアチップ１４，３１に端子電極２１，２２や中央
電極１７，３７を形成した後又は前に形成してもよく、
或いはチップ状に切断する前にセラミック焼結体の抵抗
層１６，３６やインダクタ層５６，７６の表面に形成し
てもよい。

【００１５】

【作用】第１のチップ型ＲＣ高域フィルタ１０は第１端
子電極２１と抵抗層１６と中央電極１７からなる抵抗回
路と、第２端子電極２２と抵抗層１６と中央電極１７か
らなる抵抗回路と、第１内部電極１１と第２内部電極１
２とこれらの間に介在するベアチップ１４の誘電体から
なる分布キャパシタンス回路と、第１内部電極１１と第
３内部電極１３とこれらの間に介在するベアチップ１４
の誘電体からなる分布キャパシタンス回路とを構成し、
図５の等価回路で示される。第２のチップ型ＲＣ高域フ
ィルタ３０は第１端子電極２１と抵抗層３６と中央電極
３７からなる抵抗回路と、第４内部電極３４と第５内部
電極３５とこれらの間に介在するベアチップ３１の誘電
体からなる分布キャパシタンス回路とを構成し、図１０
の等価回路で示される。

【００１６】第３のチップ型ＬＣ高域フィルタ５０は第
１端子電極２１とインダクタ層５６と中央電極１７から
なるインダクタ回路と、第２端子電極２２とインダクタ
層５６と中央電極１７からなるインダクタ回路と、第１
内部電極１１と第２内部電極１２とこれらの間に介在す
るベアチップ１４の誘電体からなる分布キャパシタンス
回路と、第１内部電極１１と第３内部電極１３とこれら
の間に介在するベアチップ１４の誘電体からなる分布キ
ャパシタンス回路とを構成し、図１３の等価回路で示さ
れる。第４のチップ型ＬＣ高域フィルタ７０は第１端子
電極２１とインダクタ層７６と中央電極３７からなるイ
ンダクタ回路と、第４内部電極３４と第５内部電極３５
とこれらの間に介在するベアチップ３１の誘電体からな
る分布キャパシタンス回路とを構成し、図１６の等価回
路で示される。

【００１７】図３、図８、図１２又は図１５に示すよう
に、チップ状に切断する前に又は後でレーザビーム光な
どにより抵抗層１６又は３６やインダクタ層５６又は７
６に所望の長さだけ切込み１６ｃ，１６ｄ，３６ａ，５
６ｄ又は７６ａを入れれば、所望のＲＣ時定数又はＬＣ
時定数が得られる。抵抗層１６又は３６の表面やインダ
クタ層５６又は７６の表面に絶縁膜１８又は３８をそれ
ぞれ形成すると、第一に端子電極２１，２２や中央電極
１７又は３７のはんだ耐熱性向上のためにＮｉめっき
を、又ははんだ付け性向上のためにＳｎめっきをそれぞ
れ端子電極２１，２２や中央電極１７又は３７に施す場
合にめっきが抵抗層１８又は３８やインダクタ層５６又
は７６に直接付着せず、抵抗値やインダクタンスが変わ
らない。また第二にチップ型フィルタ１０，３０，５０
又は７０の使用環境が高温多湿であってもフィルタ特性
が変わらない。

【００１８】

【実施例】次に本発明の実施例を図面に基づいて詳しく
説明する。 ＜実施例１＞図１〜図４に示すように、第１のチップ型
高域フィルタ１０はＲＣ高域フィルタであり、セラミッ
ク誘電体からなるベアチップ１４と、第１〜第３内部電
極１１〜１３と、抵抗層１６と、第１及び第２端子電極
２１，２２と、中央電極１７を備える。このチップ型高
域フィルタ１０は次の方法により作られる。先ずＰｂ系
リラクサ材料で作られたセラミック誘電体グリーンシー
トを積層してセラミック誘電体層を形成した後、所定の
パターンでＡｇ系の厚膜ペーストをスクリーン印刷し乾
燥して同一平面内に等間隔に多数の第１内部電極１１を
形成し、この上にこれらの内部電極１１を全て被覆する
ようにして上述したセラミック誘電体層と同形同大のセ
ラミック誘電体層を積層した。このセラミック誘電体層
上の第１内部電極１１に相応する位置に第１内部電極１
１の個々のパターンと幅が同一で長さが約半分のパター
ンでＡｇ系の厚膜ペーストをスクリーン印刷し乾燥する
ことにより、互いに所定の間隔をあけた多数組の第２及
び第３内部電極１２，１３を形成した。この上にこれら
の内部電極１２，１３を全て被覆するようにして上述し
たセラミック誘電体層と同形同大のセラミック誘電体層
を積層した。

【００１９】次いでこの積層体を焼成して誘電体の層厚
がそれぞれ５〜数１００μｍで第１〜第３内部電極１１
〜１３が内蔵された板状のセラミック焼結体を形成した
後、この焼結体の表面に所定のパターンでＲｕＯ₂系厚
膜ペーストを第２及び第３内部電極１２，１３に相応す
る位置にスクリーン印刷し焼成した。これにより厚さ５
〜数１００μｍの抵抗層１６が形成され、この抵抗層１
６は第１〜第３内部電極１１〜１３より幅が僅かに小さ
く長さが第１内部電極１１より長く形成される。次に抵
抗層１６の側部に所定の間隔をあけてレーザビーム光に
より所望の長さだけ一対の切込み１６ｃ，１６ｄを入れ
た後に（図３及び図４）、この焼結体を第２及び第３内
部電極１２，１３を１組にしてダイヤモンドソーでチッ
プ状に切断した。得られたベアチップ１４をバレル研磨
することによりその一方の端面に第２内部電極１２の他
端部及び抵抗層１６の一端部を露出させ、他方の端面に
第３内部電極１３の他端部及び抵抗層１６の他端部を露
出させた。

【００２０】ベアチップ１４の一端部にＡｇ−Ｐｄの導
電性ペーストを塗布し焼付けて第２内部電極１２の他端
部及び抵抗層１６の一端部に導通するように第１端子電
極２１を形成し、ベアチップ１４の中央周囲に上記導電
性ペーストを塗布し焼付けて抵抗層１６の中央部に導通
するように中央電極１７を形成し、ベアチップ１４の他
端部に上記導電性ペーストを塗布し焼付けて第３内部電
極１３の他端部及び抵抗層１６の他端部に導通するよう
に第２端子電極２２を形成した。抵抗層１６は中央電極
１７の形成により第１端子電極２１及び中央電極１７間
の第１抵抗層１６ａと第２端子電極２２及び中央電極１
７間の第２抵抗層１６ｂとに分けられ、上記一対の切込
み１６ｃ，１６ｄは第１及び第２抵抗層１６ａ，１６ｂ
の側部にそれぞれ形成される。更にこのベアチップ１４
の抵抗層１６の表面にガラスペーストを塗布して焼成
し、ＳｉＯ₂を主成分とする厚さ５〜数１０μｍの絶縁
膜１８（図１及び図２）を形成することによりチップ型
ＲＣ高域フィルタ１０を作製した。

【００２１】＜実施例２＞図６〜図９に示すように、第
２のチップ型高域フィルタ３０はＲＣ高域フィルタであ
り、セラミック誘電体からなるベアチップ３１と、第４
及び第５内部電極３４，３５と、抵抗層３６と、第１及
び第２端子電極２１，２２と、中央電極３７を備える。
このチップ型高域フィルタ３０は次の方法により作られ
る。先ず実施例１と同様にしてセラミック誘電体層を形
成した後、所定のパターンでＡｇ系の厚膜ペーストをス
クリーン印刷し乾燥して同一平面内に等間隔に多数の第
５内部電極３５を形成し、この上にこれらの内部電極３
５を全て被覆するようにして上述したセラミック誘電体
層と同形同大のセラミック誘電体層を積層した。このセ
ラミック誘電体層上の第５内部電極３５に相応する位置
に第５内部電極３５の個々のパターンと幅及び長さが同
一で第５内部電極３５の長手方向に所定の距離だけずら
したパターンで、Ａｇ系の厚膜ペーストをスクリーン印
刷し乾燥して、等間隔に多数の第４内部電極３４を形成
した。この上にこれらの内部電極３４を全て被覆するよ
うにして上述したセラミック誘電体層と同形同大のセラ
ミック誘電体層を積層した。

【００２２】次いでこの積層体を焼成して誘電体の層厚
がそれぞれ５〜数１００μｍで第４及び第５内部電極３
４，３５が内蔵された板状のセラミック焼結体を形成し
た後、この焼結体の表面に所定のパターンでＲｕＯ₂系
厚膜ペーストをスクリーン印刷し焼成した。これにより
厚さ５〜数１００μｍの抵抗層３６がセラミック焼結体
の表面に形成され、この抵抗層３６は第４及び第５内部
電極３４，３５より幅が僅かに小さく長さが第４及び第
５内部電極３４，３５より僅かに短く形成される。次に
抵抗層３６の中央側部にレーザビーム光により所望の長
さだけ切込み３６ａを入れた後に（図８及び図９）、こ
の焼結体を抵抗層３６毎にチップ状に切断した。得られ
たベアチップ３１をバレル研磨することによりその一方
の端面に第４内部電極３４の一端部及び抵抗層３６の一
端部を露出させ、他方の端面に第５内部電極３５の一端
部を露出させた。

【００２３】ベアチップ３１の一端部にＡｇ−Ｐｄの導
電性ペーストを塗布し焼付けて第４内部電極３４の一端
部及び抵抗層３６の一端部に導通するように第１端子電
極２１を形成し、ベアチップ３１の他端部に上記導電性
ペーストを塗布し焼付けて第５内部電極３５の一端部に
導通するように第２端子電極２２を形成し、ベアチップ
３１の周囲のうち中央から第２端子電極２２側に寄った
位置に上記導電性ペーストを塗布し焼付けて抵抗層３６
の他端部に導通するように中央電極３７を形成した。更
にこのベアチップ３１の抵抗層３６の表面にガラスペー
ストを塗布して焼成し、ＳｉＯ₂を主成分とする厚さ５
〜数１０μｍの絶縁膜３８（図１）を形成することによ
りチップ型ＲＣ高域フィルタ３０を作製した。

【００２４】＜実施例３＞第３のチップ型高域フィルタ
５０はＬＣ高域フィルタであり、実施例１と同様にして
セラミック焼結体を形成し、図１１及び図１２に示すよ
うにこのセラミック焼結体の上に実施例１のＲｕＯ₂系
厚膜ペーストの代わりにフェライト又は強磁性体の厚膜
ペーストを実施例１と同様にスクリーン印刷し焼成し
た。これにより厚さ５〜数１００μｍのインダクタ層５
６が形成された。その後実施例１と同様にしてインダク
タ層５６に一対の切込み５６ｄを入れ、チップ状に切断
して第１及び第２端子電極２１，２２と中央電極１７を
形成し、更に絶縁膜１８を形成することによりチップ型
ＬＣ高域フィルタ５０を作製した。インダクタ層５６は
中央電極１７の形成により第１及び第２インダクタ層５
６ａ，５６ｂに分けられ、一対の切込み５６ｄは第１及
び第２インダクタ層５６ａ，５６ｂにそれぞれ形成され
る（図１２には第２インダクタ層５６ｂに形成された切
込み５６ｄのみを図示し、第１インダクタ層５６ａに形
成された切込みは図示しない。）。図１１及び図１２に
おいて上記実施例１と同一符号は同一部品を示す。

【００２５】＜実施例４＞第４のチップ型高域フィルタ
７０はＬＣ高域フィルタであり、実施例２と同様にして
セラミック焼結体を形成し、図１４及び図１５に示すよ
うにこのセラミック焼結体の上に実施例２のＲｕＯ₂系
厚膜ペーストの代わりにフェライト又は強磁性体の厚膜
ペーストを実施例２と同様にスクリーン印刷し焼成し
た。これにより厚さ５〜数１００μｍのインダクタ層７
６が形成された。その後実施例２と同様にしてインダク
タ層７６に切り込み７６ａを入れ、チップ状に切断して
第１及び第２端子電極２１，２２と中央電極３７を形成
し、更に絶縁膜３８を形成することによりチップ型ＬＣ
高域フィルタ７０を作製した。図１４及び図１５におい
て上記実施例２と同一符号は同一部品を示す。

【００２６】

【発明の効果】以上述べたように、本発明のチップ型高
域フィルタは、チップ内部に形成した第１内部電極と第
２及び第３内部電極によりコンデンサを構成し、チップ
表面に抵抗層又はインダクタ層を形成したので、１チッ
プの極めて小型の形態でＲＣ又はＬＣの機能を具備で
き、高密度にプリント回路基板に実装することができ
る。またチップ内部に形成した第４内部電極と第５内部
電極によりコンデンサを構成し、チップ表面に抵抗層又
はインダクタ層を形成しても、１チップの極めて小型の
形態でＲＣ又はＬＣの機能を具備でき、高密度にプリン
ト回路基板に実装することができる。また抵抗層又はイ
ンダクタ層に所望の長さだけ切込みを入れれば、所望の
ＲＣ時定数又はＬＣ時定数が得られる。更に抵抗層表面
及びインダクタ層表面に絶縁膜を形成すれば、端子電極
や中央電極のめっき処理時にめっきが抵抗層及びインダ
クタ層に直接付着せず、またチップ型高域フィルタの使
用環境が高温多湿であっても、それぞれフィルタ特性が
変わらない。

【図面の簡単な説明】

【図１】本発明実施例１のチップ型高域フィルタの抵抗
層表面に絶縁膜が形成された状態を示す図３のＡ−Ａ線
断面図。

【図２】図１のＢ−Ｂ線断面図。

【図３】抵抗層の表面に絶縁膜を形成する前の状態を示
すチップ型高域フィルタの平面図。

【図４】端子電極及び中央電極を想像線で示し、かつ抵
抗層表面に絶縁膜を形成する前の状態を示すベアチップ
の要部破断斜視図。

【図５】その等価回路図。

【図６】本発明の実施例２のチップ型高域フィルタの抵
抗層表面に絶縁膜が形成された状態を示す図８のＣ−Ｃ
線断面図。

【図７】図６のＤ−Ｄ線断面図。

【図８】抵抗層の表面に絶縁膜を形成する前の状態を示
すチップ型高域フィルタの平面図。

【図９】端子電極及び中央電極を想像線で示し、かつ抵
抗層表面に絶縁膜を形成する前の状態を示すベアチップ
の要部破断斜視図。

【図１０】その等価回路図。

【図１１】本発明の実施例３を示す図１に対応する断面
図。

【図１２】端子電極及び中央電極を想像線で示し、かつ
インダクタ層表面に絶縁膜を形成する前の状態を示すベ
アチップの要部破断斜視図。

【図１３】その等価回路図。

【図１４】本発明の実施例４を示す図６に対応する断面
図。

【図１５】端子電極及び中央電極を想像線で示し、かつ
インダクタ層表面に絶縁膜を形成する前の状態を示すベ
アチップの要部破断斜視図。

【図１６】その等価回路図。

【符号の説明】

１０，３０，５０，７０ チップ型高域フィルタ １１〜１３，３４，３５ 内部電極 １４，３１ ベアチップ １６，３６ 抵抗層 １６ｃ，１６ｄ，３６ａ，５６ｄ，７６ａ 切込み １７，３７ 中央電極 １８，３８ 絶縁膜 ２１，２２ 端子電極 ５６，７６ インダクタ層

Claims (8)

【特許請求の範囲】
1. 【請求項１】 セラミック誘電体により構成され、チッ
   プ内部に第１内部電極(11)と第２内部電極(12)と第３内
   部電極(13)が設けられ、前記第１内部電極(11)は相対向
   するチップ両端部に現れないように形成され、前記第２
   内部電極(12)及び第３内部電極(13)は各一端が互いに間
   隔をあけて各他端が前記チップ両端部に現れかつ前記第
   １内部電極(11)と前記セラミック誘電体を介して対向す
   るように形成されたベアチップ(14)と、 前記ベアチップ(14)の表面の一端部から他端部にかけて
   前記第２内部電極(12)及び第３内部電極(13)と前記セラ
   ミック誘電体を介して対向するように形成された抵抗層
   (16)と、 前記ベアチップ(14)の両端部に前記第２内部電極(12)及
   び第３内部電極(13)と前記抵抗層(16)にそれぞれ導通す
   るように焼付けられた第１端子電極(21)及び第２端子電
   極(22)と、 前記ベアチップ(14)の中央部周囲に前記抵抗層(16)に導
   通するように焼付けられた中央電極(17)とを備えたチッ
   プ型高域フィルタ。
2. 【請求項２】 セラミック誘電体により構成され、チッ
   プ内部に第４内部電極(34)と第５内部電極(35)とが前記
   セラミック誘電体を介して対向しかつ各一端が相対向す
   るチップ両端部に現れるように形成されたベアチップ(3
   1)と、 前記ベアチップ(31)の両端部に前記第４内部電極(34)及
   び第５内部電極(35)にそれぞれ導通するように焼付けら
   れた第１端子電極(21)及び第２端子電極(22)と、 前記ベアチップ(31)の表面に一端部が前記第１端子電極
   (21)又は第２端子電極(22)のいずれか一方に導通するよ
   うにかつ前記第４内部電極(34)及び第５内部電極(35)の
   いずれか一方と前記セラミック誘電体を介して対向する
   ように形成された抵抗層(36)と、 前記抵抗層(36)の他端部に導通するように前記ベアチッ
   プ(31)の周囲に焼付けられた中央電極(37)とを備えたチ
   ップ型高域フィルタ。
3. 【請求項３】 抵抗層(16,36)の表面が絶縁膜(18,38)で
   被覆された請求項１又は２記載のチップ型高域フィル
   タ。
4. 【請求項４】 抵抗層(16,36)に所望の長さの切込み(16
   c,16d,36a)が入れられＲＣ時定数が所望の値に設定され
   た請求項１ないし３いずれか記載のチップ型高域フィル
   タ。
5. 【請求項５】 セラミック誘電体により構成され、チッ
   プ内部に第１内部電極(11)と第２内部電極(12)と第３内
   部電極(13)が設けられ、前記第１内部電極(11)は相対向
   するチップ両端部に現れないように形成され、前記第２
   内部電極(12)及び第３内部電極(13)は各一端が互いに間
   隔をあけて各他端が前記チップ両端部に現れかつ前記第
   １内部電極(11)と前記セラミック誘電体を介して対向す
   るように形成されたベアチップ(14)と、 前記ベアチップ(14)の表面の一端部から他端部にかけて
   前記第２内部電極(12)及び第３内部電極(13)と前記セラ
   ミック誘電体を介して対向するように形成されたインダ
   クタ層(56)と、 前記ベアチップ(14)の両端部に前記第２内部電極(12)及
   び第３内部電極(13)と前記インダクタ層(56)にそれぞれ
   導通するように焼付けられた第１端子電極(21)及び第２
   端子電極(22)と、 前記ベアチップ(14)の中央部周囲に前記インダクタ層(5
   6)に導通するように焼付けられた中央電極(17)とを備え
   たチップ型高域フィルタ。
6. 【請求項６】 セラミック誘電体により構成され、チッ
   プ内部に第４内部電極(34)と第５内部電極(35)とが前記
   セラミック誘電体を介して対向しかつ各一端が相対向す
   るチップ両端部に現れるように形成されたベアチップ(3
   1)と、 前記ベアチップ(31)の両端部に前記第４内部電極(34)及
   び第５内部電極(35)にそれぞれ導通するように焼付けら
   れた第１端子電極(21)及び第２端子電極(22)と、 前記ベアチップ(31)の表面に一端部が前記第１端子電極
   (21)又は第２端子電極(22)のいずれか一方に導通するよ
   うにかつ前記第４内部電極(34)及び第５内部電極(35)の
   いずれか一方と前記セラミック誘電体を介して対向する
   ように形成されたインダクタ層(76)と、 前記インダクタ層(76)の他端部に導通するように前記ベ
   アチップ(31)の周囲に焼付けられた中央電極(37)とを備
   えたチップ型高域フィルタ。
7. 【請求項７】 インダクタ層(56,76)の表面が絶縁膜(1
   8,38)で被覆された請求項５又は６記載のチップ型高域
   フィルタ。
8. 【請求項８】 インダクタ層(56,76)に所望の長さの切
   込み(56d,76a)が入れられＬＣ時定数が所望の値に設定
   された請求項５ないし７いずれか記載のチップ型高域フ
   ィルタ。