JP2013048219A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013048219A
JP2013048219A JP2012160136A JP2012160136A JP2013048219A JP 2013048219 A JP2013048219 A JP 2013048219A JP 2012160136 A JP2012160136 A JP 2012160136A JP 2012160136 A JP2012160136 A JP 2012160136A JP 2013048219 A JP2013048219 A JP 2013048219A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
pair
semiconductor film
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012160136A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Naoto Yamade
直人 山出
Junichi Hizuka
純一 肥塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012160136A priority Critical patent/JP2013048219A/ja
Publication of JP2013048219A publication Critical patent/JP2013048219A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

【課題】高速動作が可能であり、且つ消費電力の低減が可能な半導体装置を提供する。
【解決手段】酸化物半導体を有するトランジスタを備える半導体装置において、ゲート電圧が負のときの電流が小さいトランジスタの酸化物半導体膜と、電界効果移動度が高くオン電流が大きいトランジスタの酸化物半導体膜において、酸素濃度が異なる。代表的には、ゲート電圧が負のときの電流が小さいトランジスタの酸化物半導体膜と比較して、電界効果移動度が高くオン電流が大きいトランジスタの酸化物半導体膜の酸素濃度が低い。
【選択図】図１

Description

トランジスタなどの半導体素子を含む回路を有する半導体装置及びその作製方法に関する。例えば、電源回路に搭載されるパワーデバイス、メモリ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電気光学装置、発光素子を有する発光表示装置等を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光表示装置、半導体回路及び電子機器は全て半導体装置である。
液晶表示装置に代表されるように、ガラス基板等に形成されるトランジスタはアモルファスシリコン、多結晶シリコンなどによって構成されている。アモルファスシリコンを用いたトランジスタは電界効果移動度が低いもののガラス基板の大面積化に対応することができる。また、多結晶シリコンを用いたトランジスタの電界効果移動度は高いがガラス基板の大面積化には適していないという欠点を有している。
シリコンを用いたトランジスタに対して、酸化物半導体を用いてトランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体として、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いてトランジスタを作製し、表示装置の画素のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
ところで、特に酸化物半導体においては、水素がキャリアの供給源となることが指摘されている。そのため、酸化物半導体の形成時に水素が混入しないような措置を講じることが求められる。また、酸化物半導体のみならず、酸化物半導体に接するゲート絶縁膜の水素を低減することで、しきい値電圧の変動を低減している（特許文献３参照）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２００９−２２４４７９号公報
しかしながら、酸化物半導体を用いたトランジスタにおいて、高い電界効果移動度及びオン電流が大きいと共に、ゲート電圧が負のときの電流が小さいトランジスタを作製することは困難である。このため、電界効果移動度が高くオン電流が大きいトランジスタを用いて作製された半導体装置は、トランジスタのゲート電圧が負のときの電流起因による消費電力が上昇してしまうという問題がある。一方、ゲート電圧が負のときの電流が小さいトランジスタを用いて作製された半導体装置は、トランジスタの電界効果移動度が低くオン電流が小さいため、高速動作が困難である、という問題がある。
そこで、本発明の一態様は、高速動作が可能であり、且つ消費電力の低減が可能な半導体装置を提供することを課題の一とする。
本発明の一態様は、酸化物半導体を有するトランジスタを備える半導体装置において、ゲート電圧が負のときの電流の低いトランジスタと、電界効果移動度が高くオン電流が大きいトランジスタを作り分けることを特徴とする。代表的には、ゲート電圧が負のときの電流が小さいトランジスタで構成される回路と、電界効果移動度が高くオン電流が大きいトランジスタで構成される回路とを有する。電界効果移動度が高くオン電流が大きいトランジスタ、並びにゲート電圧が負のときの電流が小さいトランジスタは、酸化物半導体膜、該酸化物半導体膜と重畳するゲート電極、及び酸化物半導体膜及びゲート電極の間に設けられるゲート絶縁膜を有する。また、それぞれの酸化物半導体膜において、ゲート電極と重畳する第１の領域を有する。ゲート電圧が負のときの電流が小さいトランジスタの酸化物半導体膜における第１の領域と、電界効果移動度が高くオン電流が大きいトランジスタの酸化物半導体膜における第１の領域とが、酸素濃度が異なることを特徴とする。好ましくは、ゲート電圧が負のときの電流が小さいトランジスタの酸化物半導体膜における第１の領域と比較して、電界効果移動度が高くオン電流が大きいトランジスタの酸化物半導体膜における第１の領域は、酸素濃度が低いことを特徴とする。
なお、ゲート電圧が負のときの電流が小さいトランジスタの酸化物半導体膜には酸素が添加され、その酸化物半導体膜中に添加された酸素濃度は５×１０１９／ｃｍ３以上５×１０２１／ｃｍ３以下である。
また、電界効果移動度が高くオン電流が大きいトランジスタ、並びにゲート電圧が負のときの電流が小さいトランジスタにおける酸化物半導体膜は、ゲート電極と重畳する第１の領域と、該第１の領域を挟む一対の第２の領域とを有する。または、ゲート電極と重畳する第１の領域と、該第１の領域を挟む一対の第２の領域と、該一対の第２の領域を挟む一対の第３の領域とを有する。
上記一対の第２の領域及び上記一対の第３の領域には、ドーパントが含まれており、該ドーパントの濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３未満である。
電界効果移動度が高くオン電流が大きいトランジスタ、並びにゲート電圧が負のときの電流が小さいトランジスタはそれぞれ、シングルゲート構造であってもよい。または、ゲート電圧が負のときの電流が小さいトランジスタは、シングルゲート構造であり、電界効果移動度が高くオン電流が大きいトランジスタは、デュアルゲート構造であってもよい。デュアルゲート構造のトランジスタは、２つの電極に異なる電圧を印加することで、しきい値電圧を制御することができる。
電界効果移動度が高くオン電流が大きいトランジスタ、並びにゲート電圧が負のときの電流が小さいトランジスタは、酸化物半導体膜に接する一対の電極を有する。また、電界効果移動度が高くオン電流が大きいトランジスタ、並びにゲート電圧が負のときの電流が小さいトランジスタは、スタガ型であってもよい。または、電界効果移動度が高くオン電流が大きいトランジスタ、並びにゲート電圧が負のときの電流が小さいトランジスタは、コプレナー型であってもよい。
また、酸化物半導体膜は、Ｉｎ、Ｇａ、Ｓｎ及びＺｎから選ばれた一種以上の元素を含む。
酸化物半導体膜を有するトランジスタにおいて、ゲート電極と重畳する第１の領域の酸素濃度が異なるトランジスタを作製する。第１の領域の酸素濃度が高いトランジスタ、即ち、化学量論的組成比より多くの酸素を含む酸化物半導体膜を有するトランジスタは、酸化物半導体膜に含まれる酸素欠損量が少ない。このため、酸素欠損に起因するエネルギーギャップ中のドナー準位が低い、または実質的にない。この結果、オフ状態において、リーク電流が発生しにくく、トランジスタのゲート電圧が負のときの電流を低減することができる。一方、第１の領域の酸素濃度が低いトランジスタ、即ち、化学量論的組成比より少ない酸素を含む酸化物半導体膜を有するトランジスタは、酸化物半導体膜の酸素欠損量が含まれるため、オン状態においてキャリアが発生しやすくなり、トランジスタの電界効果移動度を高く、オン電流を大きくすることができる。このため、半導体装置を構成する回路の特性に合わせて、トランジスタを作り分けることで、具体的には高速動作が必要な回路においては、電界効果移動度が高くオン電流が大きいトランジスタを用い、リーク電流の少ない回路においては、ゲート電圧が負のときの電流が小さいトランジスタを用いることで、高速動作が可能であり、且つ消費電力の低い半導体装置を作製することができる。
本発明の一態様によって、酸化物半導体膜の酸素欠損量の多いトランジスタ及び酸素欠損量の少ないトランジスタをそれぞれ作製することができる。この結果、電界効果移動度が高くオン電流が大きいトランジスタ、並びにゲート電圧が負のときの電流が小さいトランジスタを作製することができる。更には、当該トランジスタを回路の機能に合わせて作り分けることで、高速動作が可能であり、且つ消費電力の低い半導体装置を作製することができる。
本発明の一態様に係る半導体装置を説明する断面図である。 本発明の一態様に係る半導体装置の作製方法を説明する断面図である。 本発明の一態様に係る半導体装置の作製方法を説明する断面図である。 本発明の一態様に係る半導体装置を説明する断面図である。 本発明の一態様に係る半導体装置の作製方法を説明する断面図である。 本発明の一態様に係る半導体装置を説明する断面図である。 本発明の一態様に係る半導体装置の作製方法を説明する断面図である。 本発明の一態様に係る半導体装置の作製方法を説明する断面図である。 本発明の一態様に係る半導体装置を説明する断面図である。 本発明の一態様に係る半導体装置の作製方法を説明する断面図である。 本発明の一態様に係る半導体装置を説明する断面図である。 本発明の一態様に係る半導体装置の作製方法を説明する断面図である。 本発明の一態様に係る半導体装置を説明する断面図である。 本発明の一態様に係る半導体装置の作製方法を説明する断面図である。 本発明の一態様に係る半導体装置を説明する断面図である。 本発明の一態様に係る半導体装置の作製方法を説明する断面図である。 本発明の一態様に係る半導体装置の作製方法を説明する断面図である。 本発明の一態様に係るトランジスタの電気特性を説明する図である。 本発明の一態様に係る記憶装置の構成を示すブロック図である。 本発明の一態様に係る記憶装置を説明する回路図である。 本発明の一態様に係る記憶装置を説明する回路図である。 本発明の一態様を示すアクティブマトリクス型表示装置を説明する図である。 本発明の一態様を示す電子機器の外観図である。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分または同様な機能を有する部分には、同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
（実施の形態１）
本実施の形態では、ゲート電圧が負のときの電流が小さいトランジスタと、電界効果移動度が高くオン電流が大きいトランジスタとを有する半導体装置の構造及び作製方法について、図１乃至図３を用いて説明する。本実施の形態のトランジスタは、コプレナー型のトップゲートトランジスタであって、一対の電極が酸化物半導体膜の側面及び表面の一部を覆うことを特徴とする。
図１は、本実施の形態に示す半導体装置の断面図である。図１に示す半導体装置は、ゲート電圧が負のときの電流が小さいトランジスタ１２０ａと、電界効果移動度が高くオン電流が大きいトランジスタ１２０ｃとを有する。
ゲート電圧が負のときの電流が小さいトランジスタ１２０ａは、基板１０１上に設けられる絶縁膜１０３と、絶縁膜１０３上に設けられる酸化物半導体膜１２２ａと、酸化物半導体膜１２２ａに接する、ソース電極及びドレイン電極として機能する一対の電極１１５ａ、１１５ｂと、酸化物半導体膜１２２ａを覆うゲート絶縁膜１１７と、ゲート絶縁膜１１７上であって、且つ酸化物半導体膜１２２ａと重畳するゲート電極１１９ａとを有する。酸化物半導体膜１２２ａは、ゲート電極１１９ａと重畳する第１の領域１２３ａと、第１の領域１２３ａを挟むドーパントを含む一対の第２の領域１２５ａ、１２５ｂとを有する。なお、酸化物半導体膜１２２ａにおいて、第１の領域１２３ａはチャネル領域として機能し、ドーパントを含む一対の第２の領域１２５ａ、１２５ｂにおいて、一対の電極１１５ａ、１１５ｂと接する領域はソース領域及びドレイン領域として機能する。また、一対の電極１１５ａ、１１５ｂと接しない領域により、ソース−ドレイン耐圧を高めることができる。
電界効果移動度が高くオン電流が大きいトランジスタ１２０ｃは、基板１０１上に設けられる絶縁膜１０３と、絶縁膜１０３上に設けられる酸化物半導体膜１２２ｃと、酸化物半導体膜１２２ｃに接する、ソース電極及びドレイン電極として機能する一対の電極１１５ｃ、１１５ｄと、酸化物半導体膜１２２ｃを覆うゲート絶縁膜１１７と、ゲート絶縁膜１１７上であって、且つ酸化物半導体膜１２２ｃと重畳するゲート電極１１９ｃとを有する。酸化物半導体膜１２２ｃは、ゲート電極１１９ｃと重畳する第１の領域１２３ｃと、第１の領域１２３ｃを挟むドーパントを含む一対の第２の領域１２５ｃ、１２５ｄとを有する。なお、酸化物半導体膜１２２ｃにおいて、第１の領域１２３ｃはチャネル領域として機能し、ドーパントを含む一対の第２の領域１２５ｃ、１２５ｄにおいて、一対の電極１１５ｃ、１１５ｄと接する領域はソース領域及びドレイン領域として機能する。また、一対の電極１１５ｃ、１１５ｄと接しない領域により、ソース−ドレイン耐圧を高めることができる。
また、トランジスタ１２０ａ、１２０ｃを覆う絶縁膜１２７を有することが好ましい。
本実施の形態においては、トランジスタ１２０ａを構成する酸化物半導体膜１２２ａには、化学量論的組成比に対し過剰な酸素が含まれている。この場合、過剰な酸素は、酸化物半導体の格子間に存在する場合もある。酸化物半導体膜１２２ａに添加された酸素濃度は、５×１０１９／ｃｍ３以上５×１０２１／ｃｍ３以下である。
酸化物半導体膜１２２ａに含まれる酸素欠損は、酸化物半導体膜１２２ｃと比較して少ない。このため、酸素欠損に起因するエネルギーギャップ中のドナー準位が低い、または実質的にない。この結果、トランジスタ１２０ａはゲート電圧が負のときの電流が小さいトランジスタである。一方、酸化物半導体膜１２２ｃは、酸素欠損を含む。このため、トランジスタ１２０ｃでは、オン状態において、キャリアが発生しやすい。このため、トランジスタ１２０ｃは、電界効果移動度が高くオン電流が大きいトランジスタである。
基板１０１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１０１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０１として用いてもよい。
また、基板１０１として、可撓性基板を用いてもよい。基板１０１と絶縁膜１０３の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０１より分離し、他の基板に転載するのに用いることができる。その際、半導体装置は耐熱性の劣る基板や可撓性の基板にも転載できる。
絶縁膜１０３は、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム等を適宜用いることができる。
また、絶縁膜１０３は、加熱により酸素の一部が脱離する酸化絶縁膜を用いて形成してもよい。加熱により酸素の一部が脱離する酸化絶縁膜としては、化学量論比を満たす酸素よりも多くの酸素を含む酸化絶縁膜を用いることが好ましい。加熱により酸素の一部が脱離する酸化絶縁膜は、加熱により酸素が脱離するため、加熱により酸化物半導体膜に酸素を拡散させることができる。加熱により酸素の一部が脱離する酸化絶縁膜の代表例としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム等がある。
絶縁膜１０３は、５０ｎｍ以上、好ましくは２００ｎｍ以上５００ｎｍ以下とする。絶縁膜１０３を厚くすることで、絶縁膜として加熱により酸素の一部が脱離する酸化絶縁膜を用いる場合、絶縁膜１０３の酸素脱離量を増加させることができると共に、絶縁膜１０３及び後に形成される酸化物半導体膜との界面における界面準位を低減することが可能である。
ここで、「加熱により酸素の一部が脱離する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることをいう。
ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量の測定方法について、以下に説明する。
ＴＤＳ分析したときの気体の脱離量は、スペクトルの積分値に比例する。このため、絶縁膜のスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算することができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分値に対する原子の密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、及び絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の脱離量（ＮＯ２）は、数式１で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全てが酸素分子由来と仮定する。質量数３２のものとしてＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子及び質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
Figure 2013048219
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値である。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式１の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の脱離量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定する。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の脱離量についても見積もることができる。
なお、ＮＯ２は酸素分子の脱離量である。絶縁膜においては、酸素原子に換算したときの酸素の放出量は、酸素分子の脱離量の２倍となる。
上記構成において、加熱により酸素放出される絶縁膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法により測定した値である。
絶縁膜１０３から酸化物半導体膜１２２ａ、１２２ｃに酸素が供給されることで、絶縁膜１０３及び酸化物半導体膜１２２ａ、１２２ｃの界面準位を低減できる。この結果、トランジスタの動作などに起因して生じうる電荷などが、上述の絶縁膜１０３及び酸化物半導体膜１２２ａ、１２２ｃの界面に捕獲されることを抑制することができ、電気特性の劣化の少ないトランジスタを得ることができる。
さらに、酸化物半導体膜１２２ａ、１２２ｃの酸素欠損に起因して電荷が生じる場合がある。一般に、酸化物半導体膜の酸素欠損は、一部がドナーとなりキャリアである電子を生じる。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。この傾向はバックチャネル側で生じる酸素欠損において顕著である。なお、本明細書におけるバックチャネルとは、図１に示す酸化物半導体膜１２２ａ、１２２ｃの第１の領域１２３ａ、１２３ｃにおいて絶縁膜１０３との界面近傍を指す。絶縁膜１０３から酸化物半導体膜１２２ａ、１２２ｃに酸素が十分に供給されることにより、しきい値電圧がマイナス方向へシフトする要因である、酸化物半導体膜１２２ａ、１２２ｃの酸素欠損を低減することができる。
酸化物半導体膜１２２ａ、１２２ｃとしては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性及び電気特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体膜１２２ａ、１２２ｃに形成することが可能な金属の酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタがオフ状態のときに流れる電流（オフ電流）を低減することができる。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａとは、ＪＩＳ Ｂ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、以下の式にて定義される。
Figure 2013048219
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
また、酸化物半導体膜１２２ａ、１２２ｃとして、結晶化した部分を有するＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒともいう。）膜を用いてもよい。
ＣＡＡＣ膜とは、ｃ軸配向し、かつａｂ面、表面または界面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て、金属原子が層状または金属原子と酸素原子とが層状に配列しており、ａｂ面（あるいは表面または界面）においては、ａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶を含む酸化物半導体膜のことである。
広義に、ＣＡＡＣ膜とは、非単結晶であって、そのａｂ面に垂直な方向から見て、三角形もしくは六角形、または正三角形もしくは正六角形の原子配列を有し、かつｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子が層状に配列した相を含む膜をいう。
ＣＡＡＣ膜は単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡＡＣ膜は結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。
ＣＡＡＣ膜を構成する酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ膜を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣ膜が形成される基板面やＣＡＡＣ膜の表面や膜面、界面等に垂直な方向）に揃っていてもよい。あるいは、ＣＡＡＣ膜を構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、基板面、表面、膜面、界面等に垂直な方向）を向いていてもよい。
ＣＡＡＣ膜は、その組成等に応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成等に応じて、可視光に対して透明であったり不透明であったりする。
ここでは、酸化物半導体膜１２２ａ、１２２ｃとして非晶質構造の酸化物半導体膜を形成する。
酸化物半導体膜１２２ａ、１２２ｃの厚さは、１ｎｍ以上５０ｎｍ以下、更に好ましくは１ｎｍ以上３０ｎｍ以下、更に好ましくは１ｎｍ以上１０ｎｍ以下、更に好ましくは３ｎｍ以上７ｎｍ以下とすることが好ましい。酸化物半導体膜１２２ａ、１２２ｃの厚さを上記厚さとすることで、トランジスタのしきい値電圧のマイナス方向へのシフトを抑制することができる。
酸化物半導体膜１２２ａ、１２２ｃにおいて、アルカリ金属またはアルカリ土類金属の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下であることが望ましい。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアが生成されることがあり、トランジスタのオフ電流の上昇の原因となるためである。
酸化物半導体膜１２２ａ、１２２ｃの第１の領域１２３ａ、１２３ｃには、５×１０１８ａｔｏｍｓ／ｃｍ３以下の窒素が含まれてもよい。
酸化物半導体膜１２２ａ、１２２ｃの第１の領域１２３ａ、１２３ｃは、水素濃度を５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。酸化物半導体及び水素の結合により、水素の一部がドナーとなり、キャリアである電子が生じてしまう。これらのため、酸化物半導体膜１２２ａ、１２２ｃの第１の領域１２３ａ、１２３ｃ中の水素濃度を低減することで、しきい値電圧のマイナス方向へのシフトを低減することができる。
ドーパントを含む一対の第２の領域１２５ａ〜１２５ｄは、ドーパントとして、ホウ素、窒素、リン、及びヒ素の少なくとも一以上が含まれる。または、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンの少なくとも一以上が含まれる。または、ドーパントとしてフッ素が含まれる。なお、ドーパントとして、ホウ素、窒素、リン、及びヒ素の一以上と、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンの一以上と、フッ素とが適宜組み合わされて含まれていてもよい。
ドーパントを含む一対の第２の領域１２５ａ〜１２５ｄに含まれるドーパントの濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３未満とする。
ドーパントを含む一対の第２の領域１２５ａ〜１２５ｄはドーパントを含むため、キャリア密度または欠陥を増加させることができる。このため、ドーパントを含まない第１の領域１２３ａ、１２３ｃと比較して導電性を高めることができる。なお、ドーパント濃度を増加させすぎると、ドーパントがキャリアの移動を阻害することになり、ドーパントを含む一対の第２の領域１２５ａ〜１２５ｄの導電性を低下させることになる。
ドーパントを含む一対の第２の領域１２５ａ〜１２５ｄは、導電率が０．１Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下、好ましくは１０Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下とすることが好ましい。
一対の電極１１５ａ〜１１５ｄは導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。なお、一対の電極１１５ａ〜１１５ｄは配線としても機能させてもよい。
電極１１５ａ〜１１５ｄは、酸化物半導体膜１２２ａ、１２２ｃの表面の一部及び側面、特にチャネル幅方向と平行な側面を覆うため、酸化物半導体膜１２２ａ、１２２ｃとの接触面積を広くすることができる。このため、酸化物半導体膜１２２ａ、１２２ｃと、一対の電極１１５ａ〜１１５ｄとの接触抵抗を低減でき、またチャネル幅を広げることが可能であり、トランジスタのオン電流を大きくすることができる。
ゲート絶縁膜１１７は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ−Ｏ系金属酸化物膜などを用いればよく、積層または単層で設ける。また、ゲート絶縁膜１１７は、絶縁膜１０３に示すような、加熱により酸素が脱離する酸化絶縁膜を用いてもよい。ゲート絶縁膜１１７に加熱により酸素が脱離する膜を用いることで、酸化物半導体膜１２２ａ、１２２ｃに生じる酸素欠損を修復することができ、トランジスタの電気特性の劣化を抑制できる。
また、ゲート絶縁膜１１７として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでゲート絶縁膜の厚さを薄くしてもゲートリークを低減できる。
ゲート絶縁膜１１７の厚さは、１０ｎｍ以上３００ｎｍ以下、より好ましくは５ｎｍ以上５０ｎｍ以下、より好ましくは１０ｎｍ以上３０ｎｍ以下とするとよい。
ゲート電極１１９ａ、１１９ｃは、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金などを用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極１１９ａ、１１９ｃは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極１１９ａ、１１９ｃは、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、ゲート電極１１９ａ、１１９ｃとゲート絶縁膜１１７との間に、ゲート絶縁膜１１７に接する材料層として、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＺｎＮなど）を設けることが好ましい。これらの膜は仕事関数が５ｅＶ、好ましくは５．５ｅＶ以上であり、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる場合、少なくとも酸化物半導体膜１２２ａ、１２２ｃより高い窒素濃度、具体的には７原子％以上の窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる。
絶縁膜１２７は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよく、積層または単層で設ける。なお、絶縁膜１２７として、絶縁膜１０３と同様に、加熱により酸素の一部が脱離する酸化絶縁膜を用いて形成してもよい。また、絶縁膜１２７として、外部への酸素の拡散を防ぐ酸化絶縁膜を用いることで、ゲート絶縁膜１１７から脱離する酸素を酸化物半導体膜１２２ａ、１２２ｃに供給することができる。また、絶縁膜１２７として、外部からの水素の拡散を防ぐ酸化絶縁膜を用いることで、外部から酸化物半導体膜１２２ａ、１２２ｃへの水素の拡散を低減することが可能であり、酸化物半導体膜１２２ａ、１２２ｃの欠損を低減することができる。外部からの水素の拡散を防ぐ酸化絶縁膜の代表例としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。
なお、本実施の形態においては、一対の電極１１５ａ〜１１５ｄの対向領域を、直線状、Ｕ字状、Ｃ字状等とすることができる。一対の電極１１５ａ〜１１５ｄの対向領域を、Ｕ字状、Ｃ字状等とすることで、チャネル幅を大きくすることが可能であり、オン電流を大きくすることができる。
次に、図１に示すトランジスタの作製方法について、図２及び図３を用いて説明する。なお、各図においてＡ−Ｂ断面図は、図１に示すＡ−Ｂ断面図の作製工程を説明し、Ｃ−Ｄ断面図は、図１に示すＣ−Ｄ断面図の作製工程を説明する。
図２（Ａ）に示すように、基板１０１上に絶縁膜１０３及び酸化物半導体膜１０５を積層形成する。
絶縁膜１０３は、スパッタリング法、ＣＶＤ法等により形成する。なお、加熱により酸素の一部が脱離する酸化絶縁膜は、スパッタリング法を用いることで形成しやすいため好ましい。
加熱により酸素の一部が脱離する酸化絶縁膜をスパッタリング法により形成する場合は、成膜ガス中の酸素量が高いことが好ましく、酸素、または酸素及び希ガスの混合ガス等を用いることができる。代表的には、成膜ガス中の酸素濃度を６％以上１００％以下にすることが好ましい。
加熱により酸素の一部が脱離する酸化絶縁膜の代表例として酸化シリコン膜を形成する場合、石英（好ましくは合成石英）をターゲットに用い、基板温度３０℃以上４５０℃以下（好ましくは７０℃以上２００℃以下）、基板とターゲットの間の距離（Ｔ−Ｓ間距離）を２０ｍｍ以上４００ｍｍ以下（好ましくは４０ｍｍ以上２００ｍｍ以下）、圧力を０．１Ｐａ以上４Ｐａ以下（好ましくは０．２Ｐａ以上１．２Ｐａ以下）、高周波電源を０．５ｋＷ以上１２ｋＷ以下（好ましくは１ｋＷ以上５ｋＷ以下）、成膜ガス中のＯ２／（Ｏ２＋Ａｒ）割合を１％以上１００％以下（好ましくは６％以上１００％以下）として、ＲＦスパッタリング法により酸化シリコン膜を形成することが好ましい。なお、石英（好ましくは合成石英）ターゲットに代えてシリコンターゲットを用いることもできる。なお、成膜ガスとしては、酸素のみを用いてもよい。
なお、絶縁膜１０３を形成する前に、加熱処理またはプラズマ処理により、基板に含まれる水素を脱離させることが好ましい。この結果、後の加熱処理において、絶縁膜１０３及び酸化物半導体膜１０５中に水素が拡散することを防ぐことができる。なお、加熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気にて、１００℃以上基板の歪み点未満で行う。また、プラズマ処理は、希ガス、酸素、窒素または酸化窒素（亜酸化窒素、一酸化窒素、二酸化窒素など）を用いる。
また、絶縁膜１０３を平坦化することで、後に形成する酸化物半導体膜１０５の断切れ防止が可能であるため好ましい。
酸化物半導体膜１０５は、スパッタリング法、塗布法、印刷法、パルスレーザー蒸着法等により形成した後、加熱処理を行うことで形成することができる。
ここで、酸化物半導体膜１０５を成膜するスパッタリング装置について、以下に詳細を説明する。
酸化物半導体膜１０５を成膜する処理室は、リークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることが好ましく、それによりスパッタリング法により成膜する際、膜中への不純物の混入を低減することができる。
リークレートを低くするには、外部リークのみならず内部リークを低減する必要がある。外部リークとは、微小な穴やシール不良などによって真空系の外から気体が流入することである。内部リークとは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを１×１０−１０Ｐａ・ｍ３／秒以下とするためには、外部リーク及び内部リークの両面から対策をとる必要がある。
外部リークを減らすには、処理室の開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属材料を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどの不動態によって被覆された金属材料を用いることで、メタルガスケットから生じる水素を含む放出ガスが抑制され、内部リークも低減することができる。
処理室の内壁を構成する部材として、水素を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の材料を鉄、クロム及びニッケルなどを含む合金材料に被覆して用いてもよい。鉄、クロム及びニッケルなどを含む合金材料は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。あるいは、前述の成膜装置の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどの不動態で被覆してもよい。
さらに、スパッタガスを処理室に導入する直前に、スパッタガスの精製機を設けることが好ましい。このとき、精製機から処理室までの配管の長さを５ｍ以下、好ましくは１ｍ以下とする。配管の長さを５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。
処理室の排気は、ドライポンプなどの粗引きポンプと、スパッタイオンポンプ、ターボ分子ポンプ及びクライオポンプなどの高真空ポンプとを適宜組み合わせて行うとよい。ターボ分子ポンプは大きいサイズの分子の排気が優れる一方、水素や水の排気能力が低い。さらに、水の排気能力の高いクライオポンプまたは水素の排気能力の高いスパッタイオンポンプを組み合わせることが有効となる。
処理室の内側に存在する吸着物は、内壁に吸着しているために処理室の圧力に影響しないが、処理室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないが、排気能力の高いポンプを用いて、処理室に存在する吸着物をできる限り脱離し、予め排気しておくことが重要である。なお、吸着物の脱離を促すために、処理室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。
このように、酸化物半導体膜の成膜工程において、更に好ましくは絶縁膜の成膜工程において、処理室の圧力、処理室のリークレートなどを制御して、不純物の混入を極力抑えることによって、酸化物半導体膜に含まれる水素を含む不純物の混入を低減することができる。また、絶縁膜から酸化物半導体膜への水素などの不純物の拡散を低減することができる。
酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水となると共に、酸素が脱離した格子（あるいは酸素が脱離した部分）には欠損が形成されてしまう。このため、酸化物半導体膜の成膜工程において、水素を含む不純物を極めて減らすことにより、酸化物半導体膜の欠損を低減することが可能である。このため、不純物をできるだけ除去し、高純度化させた酸化物半導体膜をチャネル領域とすることにより、トランジスタの信頼性を高めることができる。
スパッタリング法において、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
ターゲットとしては、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物などのターゲットを用いることができる。
ターゲットの一例として、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットを、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比とする。また、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比を有するターゲット、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有するターゲット、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：１：８［ｍｏｌ数比］の組成比を有するターゲットを用いることもできる。また、Ｉｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４［ｍｏｌ数比］の組成比を有するターゲットを用いることもできる。
なお、スパッタリングガスは、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、スパッタリングガスには、水素を含む不純物が除去された高純度ガスを用いることが好ましい。
また、スパッタリング法を用いる場合、基板温度を１５０℃以上４５０℃以下、好ましくは２００℃以上３５０℃以下とすることで、酸化物半導体膜中への水分（水素を含む）などの混入を低減しつつ、ＣＡＡＣ膜を形成することができる。
また、絶縁膜１０３において、酸化物半導体膜と接する領域を酸化アルミニウム膜で形成し、酸化物半導体膜１０５を形成した後、酸化物半導体膜１０５にレーザ光を照射してもよい。当該工程により、絶縁膜１０３との界面からＣＡＡＣ膜を形成することができる。
なお、酸化物半導体膜をスパッタリング装置で成膜する前に、スパッタリング装置にダミー基板を搬入し、ダミー基板上に酸化物半導体膜を成膜して、ターゲット表面、または防着板に付着した水素、水分を取り除く工程を行ってもよい。
基板１０１上に上記方法により酸化物半導体膜を形成した後、基板１０１に加熱処理を施して、該酸化物半導体膜より水素を放出させることができる。なお、当該加熱処理においては、酸化物半導体膜から酸素も脱離し、酸化物半導体膜中には酸素欠損が残存する場合がある。
なお、絶縁膜１０３として、加熱により酸素の一部が脱離する酸化絶縁膜を用いる場合、基板１０１上に上記方法により酸化物半導体膜を形成した後、基板１０１に加熱処理を施して、該酸化物半導体膜より水素を放出させると共に、絶縁膜１０３に含まれる酸素の一部を、酸化物半導体膜と、絶縁膜１０３及び酸化物半導体膜の界面近傍とに拡散させる。当該加熱処理において、絶縁膜１０３に含まれる酸素が、酸化物半導体膜へ拡散し、酸化物半導体膜において絶縁膜と接する界面の近傍とにおける酸素欠損を低減することができる。なお、当該加熱条件によっては、絶縁膜１０３から酸化物半導体膜へ酸素が拡散するが、これと同時に酸化物半導体膜から外部へ酸素が脱離してしまい、酸化物半導体膜において、酸素欠損が残存してしまう場合がある。当該酸素欠損は、トランジスタのチャネル長がサブミクロンである微細構造のトランジスタの場合、特に影響が大きく、しきい値電圧がマイナス方向にシフトしてしまう。
酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水となると共に、酸素が脱離した格子（あるいは酸素が脱離した部分）には欠損が形成されてしまう。このため、当該加熱処理により、水素を含む不純物を極めて減らすことにより、酸化物半導体膜の水素由来の欠損を低減することが可能である。
以上のことから、図２（Ａ）に示すように、少なくとも水素濃度が低減された酸化物半導体膜１０５を形成することができる。
該加熱処理の温度は、少なくとも酸化物半導体膜から水素を放出させる温度が好ましく、更には酸化物半導体膜から水素を放出させると共に、絶縁膜１０３に含まれる酸素の一部を脱離させ、さらには酸化物半導体膜に拡散させる温度が好ましく、代表的には、１５０℃以上基板歪み点未満、好ましくは２５０℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。
また、該加熱処理は、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＲＴＡを用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため、酸化物半導体膜からの水素の放出、更には絶縁膜１０３から酸化物半導体膜への酸素拡散の時間を短縮することができる。
加熱処理は、不活性ガス雰囲気で行うことができ、代表的には、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素雰囲気で行うことが好ましい。また、酸素雰囲気及び減圧雰囲気で行ってもよい。処理時間は３分〜２４時間とする。
次に、図２（Ｂ）に示すように、酸化物半導体膜１０７ａ、１０７ｃを形成する。酸化物半導体膜１０７ａ、１０７ｃは、酸化物半導体膜１０５上にマスクを形成し、酸化物半導体膜１０５の一部を選択的にエッチングすることで形成する。
次に、図２（Ｃ）に示すように、後に電界効果移動度が高くオン電流が大きいトランジスタの一部となる酸化物半導体膜１０７ｃ上にマスク１０９を形成した後、酸化物半導体膜１０７ａに酸素１１１を添加する。この結果、酸化物半導体膜１０７ｃより酸素欠損を低減した酸化物半導体膜１１３ａ（図２（Ｄ）参照。）を形成する。この後、マスク１０９を除去する。
酸化物半導体膜１０７ａに酸素を添加する方法として、イオンドーピング法またはイオンインプランテーション法を用いることができる。または、酸素の添加方法として、プラズマイマージョンイオンインプランテーション法を用いてもよい。プラズマイマージョンイオンインプランテーション法は、酸化物半導体膜１０７ａが凹凸のある形状であっても酸素の添加を効率よく行うことができる。さらに、酸素の添加はイオンドーピング法またはイオンインプランテーション法などによる注入する以外の方法でも行うことができる。例えば、酸素雰囲気にてプラズマを発生させて、酸化物半導体膜１０７ａに対してプラズマ処理を行うことによって、酸素を添加することができる。上記プラズマを発生させる装置としては、ドライエッチング装置やプラズマＣＶＤ装置、高密度プラズマＣＶＤ装置などを用いることができる。
酸化物半導体膜１０７ａに添加する酸素１１１は、酸素ラジカル、酸素原子、及び酸素イオンの一以上である。また、酸素１１１は、酸化物半導体膜１０７ａの少なくとも一部、代表的には、酸化物半導体膜１０７ａの表面、酸化物半導体膜１０７ａ中、及び酸化物半導体膜１０７ａ及び絶縁膜１０３の界面のいずれかに添加されればよい。
イオンドーピング法またはイオンインプランテーション法を用いて酸素を酸化物半導体膜１０７ａに添加する際の酸素添加量は、５×１０１９／ｃｍ３以上５×１０２１／ｃｍ３以下である。この際、酸素１１１のエネルギーが高いと、酸化物半導体膜にダメージが入り、物理的に欠陥が生じてしまうため、酸素１１１のエネルギーは酸化物半導体膜にダメージを与えない程度とすることが好ましい。
また、酸素が添加された酸化物半導体膜１１３ａは、化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている。この場合、過剰な酸素は、酸化物半導体の格子間に存在する場合もある。このような酸化物半導体の組成は、ＩｎＧａＺｎｍＯ（ｍ＋３ｘ）（ｘ＞１、ｍ≧１）で表すことができる。
なお、酸化物半導体において、酸素は主たる成分材料の一つである。このため、酸化物半導体膜中の酸素濃度を、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などの方法を用いて、正確に見積もることは難しい。つまり、酸化物半導体膜に酸素が意図的に添加されたか否かを判別することは困難であるといえる。
ところで、酸素には１７Ｏや１８Ｏといった同位体が存在し、自然界におけるこれらの存在比率はそれぞれ酸素原子全体の０．０３７％、０．２０４％程度であることが知られている。つまり、酸化物半導体膜中におけるこれら同位体の濃度は、ＳＩＭＳなどの方法によって見積もることができる程度になるから、これらの濃度を測定することで、酸化物半導体膜中の酸素濃度をより正確に見積もることが可能な場合がある。よって、これらの濃度を測定することで、酸化物半導体膜に意図的に酸素が添加されたか否かを判別してもよい。
酸化物半導体膜１０７ａに酸素を添加することで、酸化物半導体膜１１３ａ中の酸素欠損を低減することができる。一方、酸化物半導体膜１０７ｃには、酸素を添加していなため、酸化物半導体膜１１３ａと比較して酸素欠損の残存量が多い。
次に、酸化物半導体膜１１３ａ上に一対の電極１１５ａ、１１５ｂを形成すると共に、酸化物半導体膜１０７ｃ上に一対の電極１１５ｃ、１１５ｄを形成する。次に、一対の電極１１５ａ〜１１５ｄ及び酸化物半導体膜１１３ａ、１０７ｃを覆うゲート絶縁膜１１７を形成する。
一対の電極１１５ａ〜１１５ｄは、印刷法またはインクジェット法を用いて形成する。または、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成した後、該導電膜上にマスクを形成して導電膜をエッチングして、一対の電極１１５ａ〜１１５ｄを形成する。導電膜上に形成するマスクは、印刷法、インクジェット法、フォトリソグラフィ法を適宜用いることができる。なお、マスクを用いて一対の電極１１５ａ〜１１５ｄを形成した場合は、この後マスクを除去する。
ゲート絶縁膜１１７は、スパッタリング法、ＣＶＤ法等により形成する。
次に、図３（Ａ）に示すように、ゲート絶縁膜１１７上にゲート電極１１９ａ、１１９ｃを形成する。
ゲート電極１１９ａ、１１９ｃは、印刷法またはインクジェット法により形成する。若しくは、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成した後、該導電膜上にマスクを形成して導電膜をエッチングして、ゲート電極１１９ａ、１１９ｃを形成する。導電膜上に形成するマスクは、印刷法、インクジェット法、フォトリソグラフィ法を適宜用いることができる。なお、マスクを用いてゲート電極１１９ａ、１１９ｃを形成した場合は、この後マスクを除去する。
次に、図３（Ｂ）に示すように、ゲート電極１１９ａ、１１９ｃをマスクとして、酸化物半導体膜１１３ａ、１０７ｃにドーパント１２１を添加する処理を行う。この結果、図３（Ｃ）に示すように、Ａ−Ｂ断面においては、ドーパントを含む一対の第２の領域１２５ａ、１２５ｂを形成する。ゲート電極１１９ａをマスクにしてドーパントを添加するため、セルフアラインでドーパントを含む一対の第２の領域１２５ａ、１２５ｂ、及びドーパントが添加されない第１の領域１２３ａを形成することができる。なお、ゲート電極１１９ａと重畳する第１の領域１２３ａはチャネル領域として機能する。また、ドーパントを含む一対の第２の領域１２５ａ、１２５ｂにおいて、一対の電極１１５ａ、１１５ｂと接する領域はソース領域及びドレイン領域として機能する。また、一対の電極１１５ａ、１１５ｂと接しない領域により、ソース−ドレイン耐圧を高めることができる。また、第１の領域１２３ａ、及びドーパントを含む一対の第２の領域１２５ａ、１２５ｂを酸化物半導体膜１２２ａと示す。
また、Ｃ−Ｄ断面においては、ドーパントを含む一対の第２の領域１２５ｃ、１２５ｄを形成する。ゲート電極１１９ｃをマスクにしてドーパントを添加するため、セルフアラインでドーパントを含む一対の第２の領域１２５ｃ、１２５ｄ、及びドーパントが添加されない第１の領域１２３ｃを形成することができる。なお、ゲート電極１１９ｃと重畳する第１の領域１２３ｃはチャネル領域として機能する。また、ドーパントを含む一対の第２の領域１２５ｃ、１２５ｄにおいて、一対の電極１１５ｃ、１１５ｄと接する領域はソース領域及びドレイン領域として機能する。また、一対の電極１１５ｃ、１１５ｄと接しない領域により、ソース−ドレイン耐圧を高めることができる。また、第１の領域１２３ｃ、及びドーパントを含む一対の第２の領域１２５ｃ、１２５ｄを酸化物半導体膜１２２ｃと示す。
一対の第２の領域１２５ａ〜１２５ｄのそれぞれ一部には、一対の電極１１５ａ〜１１５ｄを透過したドーパントが添加される。一対の第２の領域１２５ａ〜１２５ｄにおいて、ドーパントのエネルギーによるダメージが原因の欠陥が生じても、当該欠陥がキャリアの発生源となり、膜抵抗が低減するため、図２（Ｃ）に示す酸素１１１の添加と比較して、ドーパントのエネルギーを高めることができる。
酸化物半導体膜１１３ａ、１０７ｃにドーパントを添加する方法として、イオンドーピング法またはイオンインプランテーション法を用いることができる。また、添加するドーパントとしては、ホウ素、窒素、リン、及びヒ素の少なくとも一以上がある。または、ドーパントとしては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンの少なくとも一以上がある。または、ドーパントとしてフッ素が含まれる。なお、ドーパントとして、ホウ素、窒素、リン、及びヒ素の一以上と、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンの一以上と、フッ素とを適宜組み合わしてもよい。
また、酸化物半導体膜１１３ａ、１０７ｃへのドーパントの添加は、酸化物半導体膜１１３ａ、１０７ｃを覆って、絶縁膜などが形成されている状態を示したが、酸化物半導体膜１１３ａ、１０７ｃが露出している状態でドーパントの添加を行ってもよい。
さらに、上記ドーパントの添加はイオンドーピング法またはイオンインプランテーション法などによる注入する以外の方法でも行うことができる。例えば、添加する元素を含むガス雰囲気にてプラズマを発生させて、被添加物に対してプラズマ処理を行うことによって、ドーパントを添加することができる。上記プラズマを発生させる装置としては、ドライエッチング装置やプラズマＣＶＤ装置などを用いることができる。
この後、加熱処理を行ってもよい。当該加熱処理の温度は、代表的には、１５０℃以上４５０℃以下、好ましくは３００℃以上４５０℃以下とする。または、１５０℃から４５０℃まで徐々に温度上昇させながら加熱してもよい。
当該加熱処理により、ドーパントを含む一対の第２の領域１２５ａ〜１２５ｄの抵抗を低減することができる。なお、当該加熱処理において、ドーパントを含む一対の第２の領域１２５ａ〜１２５ｄは、結晶状態でも非晶質状態でもよい。また、ゲート絶縁膜１１７から酸素が酸化物半導体膜に拡散し、酸化物半導体膜に含まれる酸素欠損を低減することができる。なお、当該工程における酸化物半導体膜への酸素拡散量は図２（Ｃ）に示す酸素添加と比べると少ない。このため、酸化物半導体膜１２２ｃにおいては、酸素欠損が低減されるもの、酸素欠損は残存する。
絶縁膜１２７は、ゲート絶縁膜１１７と同様に形成することができる。
以上の工程により、図１に示すトランジスタ１２０ａ、１２０ｃを作製することができる。
トランジスタ１２０ａ、１２０ｃは、脱水素化を目的とする熱処理によって、水素を酸化物半導体膜より意図的に排除し、その後酸化物半導体膜に酸素を選択的に添加することによって、酸化物半導体膜を構成する主成分材料の一つである酸素を供給することができる。これによって、酸化物半導体膜を高純度化及び電気的にｉ型（真性）化することができる。
また、酸素を選択的に添加することで、上記加熱処理において残存する酸化物半導体膜中または界面の酸素欠損を低減し、酸素欠損に起因するエネルギーギャップ中のドナー準位を低減する、または実質的になくすことができる。よって、トランジスタ１２０ａは、ゲート電圧が負のときの電流を低減することができる。
本実施の形態に示すトランジスタ１２０ａを構成する酸化物半導体膜１２２ａは、酸素が添加されており、酸素欠損が少ない。このため、トランジスタ１２０ａはゲート電圧が負のときの電流が小さいトランジスタである。一方、トランジスタ１２０ｃを構成する酸化物半導体膜１２２ｃは、酸素が添加されておらず、酸素欠損を含む。このため、トランジスタ１２０ｃでは、オン状態において、キャリアが発生しやすい。このため、トランジスタ１２０ｃは、電界効果移動度が高くオン電流が大きいトランジスタである。以上のことから、選択的に酸化物半導体膜へ酸素を添加することで、同一基板上に、ゲート電圧が負のときの電流が小さいトランジスタと、電界効果移動度が高くオン電流が大きいトランジスタを作製することができる。
（実施の形態２）
本実施の形態では、実施の形態１と異なる構造のトランジスタ及びのその作製方法について、図２、図４及び図５を用いて説明する。本実施の形態では、コプレナー型のトップゲートトランジスタについて説明する。
図４は、本実施の形態に示す半導体装置の断面図である。図４に示す半導体装置は、ゲート電圧が負のときの電流が小さいトランジスタ１３０ａと、電界効果移動度が高くオン電流が大きいトランジスタ１３０ｃとを有する。
ゲート電圧が負のときの電流が小さいトランジスタ１３０ａは、基板１０１上に設けられる絶縁膜１０３と、絶縁膜１０３上に設けられる酸化物半導体膜１２２ａと、酸化物半導体膜１２２ａを覆うゲート絶縁膜１１７と、ゲート絶縁膜１１７上であって、且つ酸化物半導体膜１２２ａと重畳するゲート電極１１９ａとを有する。また、ゲート絶縁膜１１７及びゲート電極１１９ａ上に絶縁膜１２７及び絶縁膜１３１が積層され、ゲート絶縁膜１１７、絶縁膜１２７、及び絶縁膜１３１の開口部に形成され、且つ酸化物半導体膜１２２ａと接する一対の電極１３３ａ、１３３ｂを有する。なお、酸化物半導体膜１２２ａの構造は、実施の形態１と同様であり、ゲート電極１１９ａと重畳する第１の領域１２３ａと、第１の領域１２３ａを挟むドーパントを含む一対の第２の領域１２５ａ、１２５ｂとを有する。
電界効果移動度が高くオン電流が大きいトランジスタ１３０ｃは、基板１０１上に設けられる絶縁膜１０３と、絶縁膜１０３上に設けられる酸化物半導体膜１２２ｃと、酸化物半導体膜１２２ｃを覆うゲート絶縁膜１１７と、ゲート絶縁膜１１７上であって、且つ酸化物半導体膜１２２ｃと重畳するゲート電極１１９ｃとを有する。また、ゲート絶縁膜１１７及びゲート電極１１９ｃ上に絶縁膜１２７及び絶縁膜１３１が積層され、ゲート絶縁膜１１７、絶縁膜１２７、及び絶縁膜１３１の開口部に形成され、且つ酸化物半導体膜１２２ｃと接する一対の電極１３３ｃ、１３３ｄを有する。なお、酸化物半導体膜１２２ｃの構造は、実施の形態１と同様であり、ゲート電極１１９ｃと重畳する第１の領域１２３ｃと、第１の領域１２３ｃを挟むドーパントを含む一対の第２の領域１２５ｃ、１２５ｄとを有する。
酸化物半導体膜１２２ａは酸素が添加されており、酸化物半導体膜１２２ｃは、酸素が添加されない。即ち、酸化物半導体膜１２２ａは酸化物半導体膜１２２ｃより酸素欠損の含有量が少ない。
また、トランジスタ１３０ａ、１３０ｃを覆う絶縁膜１２７を有することが好ましい。
本実施の形態で示すトランジスタはコプレナー型であるため、トランジスタの微細化が可能である。
絶縁膜１３１は、絶縁膜１２７と同様に形成することができる。または、絶縁膜１３１として、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などの無機材料、または、ポリイミド、アクリルなどの有機材料を用いて形成することで、絶縁膜１３１の平坦性を高めることができる。
一対の電極１３３ａ〜１３３ｄは、実施の形態１に示す一対の電極１１５ａ〜１１５ｄと同様の材料を適宜用いることができる。
次に、図４に示すトランジスタ１３０ａ、１３０ｃの作製方法について、図２及び図５を用いて説明する。なお、各図においてＡ−Ｂ断面図は、図４に示すＡ−Ｂ断面図の作製工程を説明し、Ｃ−Ｄ断面図は、図４に示すＣ−Ｄ断面図の作製工程を説明する。
図２（Ａ）乃至図２（Ｃ）の工程を経て、図５（Ａ）に示すように、基板１０１上に絶縁膜１０３を形成する。また、絶縁膜１０３上に酸化物半導体膜１１３ａ、１０７ｃを形成する。なお、酸化物半導体膜１１３ａ、１０７ｃは、加熱処理が施され脱水素化処理された酸化物半導体膜である。
次に、酸化物半導体膜１１３ａ、１０７ｃ上に、実施の形態１と同様の方法により、ゲート絶縁膜１１７を形成した後、ゲート絶縁膜１１７上にゲート電極１１９ａ、１１９ｃを形成する。
ゲート電極１１９ａ、１１９ｃをマスクとして、酸化物半導体膜１１３ａ、１０７ｃにドーパント１２１を添加する処理を行う。この結果、図５（Ｂ）に示すように、Ａ−Ｂ断面においては、ドーパントを含む一対の第２の領域１２５ａ、１２５ｂを形成する。ゲート電極１１９ａをマスクにしてドーパントを添加するため、セルフアラインでドーパントを含む一対の第２の領域１２５ａ、１２５ｂ、及びドーパントが添加されない第１の領域１２３ａを形成することができる。なお、ゲート電極１１９ａと重畳する第１の領域１２３ａはチャネル領域として機能する。また、第１の領域１２３ａ、及びドーパントを含む一対の第２の領域１２５ａ、１２５ｂを酸化物半導体膜１２２ａと示す。
また、Ｃ−Ｄ断面においては、ドーパントを含む一対の第２の領域１２５ｃ、１２５ｄを形成する。ゲート電極１１９ｃをマスクにしてドーパントを添加するため、セルフアラインでドーパントを含む一対の第２の領域１２５ｃ、１２５ｄ、及びドーパントが添加されない第１の領域１２３ｃを形成することができる。なお、ゲート電極１１９ｃと重畳する第１の領域１２３ｃはチャネル領域として機能する。また、第１の領域１２３ｃ、及びドーパントを含む一対の第２の領域１２５ｃ、１２５ｄを酸化物半導体膜１２２ｃと示す。
この後、加熱処理を行ってもよい。
次に、図５（Ｃ）に示すように、ゲート絶縁膜１１７及びゲート電極１１９ａ、１１９ｃ上に、絶縁膜１２７及び絶縁膜１３１を形成する。絶縁膜１３１の形成方法は、スパッタリング法、ＣＶＤ法、塗布法、印刷法等を適宜用いることができる。
次に、ゲート絶縁膜１１７、絶縁膜１２７、及び絶縁膜１３１の一部を除去し、開口部を形成した後、当該開口部において、酸化物半導体膜１２２ａ、１２２ｃの一対の第２の領域１２５ａ〜１２５ｄに接する電極１３３ａ〜１３３ｄを形成する。一対の電極１３３ａ〜１３３ｄは、一対の電極１１５ａ〜１１５ｄと同様に形成することができる。
本実施の形態により、脱水素化工程の後、選択的に酸化物半導体膜へ酸素を添加することで、同一基板上に、ゲート電圧が負のときの電流が小さいトランジスタと、電界効果移動度が高くオン電流が大きいトランジスタを作製することができる。
（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２と異なる構造のトランジスタの構造及び作製方法について、図２、図６乃至図８を用いて説明する。本実施の形態に示すトランジスタは、実施の形態１と比較して、酸化物半導体膜の構造が異なる。
図６は、本実施の形態に示す半導体装置の断面図である。図６に示す半導体装置は、ゲート電圧が負のときの電流が小さいトランジスタ１５０ａと、電界効果移動度が高くオン電流が大きいトランジスタ１５０ｃとを有する。
ゲート電圧が負のときの電流が小さいトランジスタ１５０ａは、基板１０１上に設けられる絶縁膜１０３と、絶縁膜１０３上に設けられる酸化物半導体膜１４６ａと、酸化物半導体膜１４６ａに接する、ソース電極及びドレイン電極として機能する一対の電極１１５ａ、１１５ｂと、酸化物半導体膜１４６ａを覆うゲート絶縁膜１１７と、ゲート絶縁膜１１７上であって、且つ酸化物半導体膜１４６ａと重畳するゲート電極１１９ａとを有する。酸化物半導体膜１４６ａは、ゲート電極１１９ａと重畳する第１の領域１４７ａと、第１の領域１４７ａを挟むドーパントを含む一対の第２の領域１４９ａ、１４９ｂと、一対の第２の領域を挟むドーパントを含む一対の第３の領域１５１ａ、１５１ｂを有する。なお、酸化物半導体膜１４６ａにおいて、第１の領域１４７ａはチャネル領域として機能し、ドーパントを含む一対の第２の領域１４９ａ、１４９ｂは、電界緩和領域として機能し、ドーパントを含む一対の第３の領域１５１ａ、１５１ｂは、ソース領域及びドレイン領域として機能する。
電界効果移動度が高くオン電流が大きいトランジスタ１５０ｃは、基板１０１上に設けられる絶縁膜１０３と、絶縁膜１０３上に設けられる酸化物半導体膜１４６ｃと、酸化物半導体膜１４６ｃに接する、ソース電極及びドレイン電極として機能する一対の電極１１５ｃ、１１５ｄと、酸化物半導体膜１４６ｃを覆うゲート絶縁膜１１７と、ゲート絶縁膜１１７上であって、且つ酸化物半導体膜１４６ｃと重畳するゲート電極１１９ｃとを有する。酸化物半導体膜１４６ｃは、ゲート電極１１９ｃと重畳する第１の領域１４７ｃと、第１の領域１４７ｃを挟むドーパントを含む一対の第２の領域１４９ｃ、１４９ｄと、一対の第２の領域を挟むドーパントを含む一対の第３の領域１５１ｃ、１５１ｄを有する。なお、酸化物半導体膜１４６ｃにおいて、第１の領域１４７ｃはチャネル領域として機能し、ドーパントを含む一対の第２の領域１４９ｃ、１４９ｄは、電界緩和領域として機能し、ドーパントを含む一対の第３の領域１５１ｃ、１５１ｄは、ソース領域及びドレイン領域として機能する。
また、トランジスタ１５０ａ、１５０ｃを覆う絶縁膜１２７を有することが好ましい。
酸化物半導体膜１４６ａにおいて、第１の領域１４７ａ及び一対の第２の領域１４９ａ、１４９ｂは、一対の第３の領域１５１ａ、１５１ｂと比較して、酸素濃度が高い。即ち、これは、一対の電極１１５ａ〜１１５ｄを形成した後、酸化物半導体膜１０７ａ、１０７ｃに酸素を添加することで、このような構造となる。
即ち、第１の領域１４７ａは、５×１０１９／ｃｍ３以上５×１０２１／ｃｍ３以下の酸素が添加されている。また、一対の第２の領域１４９ａ、１４９ｂは、１×１０１８／ｃｍ３以上５×１０２１／ｃｍ３以下の酸素が添加されており、且つドーパント濃度が５×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３未満である。また、一対の第３の領域１５１ａ、１５１ｂは、ドーパント濃度が５×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３未満である。
一方、酸化物半導体膜１４６ｃにおいて、第１の領域１４７ｃ、一対の第２の領域１４９ｃ、１４９ｄ、及び一対の第３の領域１５１ｃ、１５１ｄには酸素が添加されない。即ち、酸化物半導体膜１４６ａの第１の領域１４７ａ、一対の第２の領域１４９ａ、１４９ｂと比較して、酸素濃度が低い。また、一対の第２の領域１４９ｃ、１４９ｄ、及び一対の第３の領域１５１ｃ、１５１ｄは、ドーパント濃度が５×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３未満である。
本実施の形態に示すトランジスタ１５０ａにおいて、ソース領域及びドレイン領域となる一対の第３の領域１５１ａ、１５１ｂには酸素が添加されない。即ち、当該領域においては、酸素欠損が残存する。この結果、一対の第３の領域１５１ａ、１５１ｂにおいては、キャリアが発生しやすく、膜抵抗を低減することができる。一方、第１の領域１４７ａ及び一対の第２の領域１４９ａ、１４９ｂには酸素が添加されるため、酸素欠損が低減されている。これらのため、トランジスタ１５０ａは、ゲート電圧が負のときの電流が小さく、且つ実施の形態１及び実施の形態２に示すトランジスタ１２０ａ、１３０ａと比較して、オン電流の大きいトランジスタとなる。
次に、図６に示すトランジスタ１５０ａ、１５０ｃの作製方法について、図２、図７及び図８を用いて説明する。なお、各図においてＡ−Ｂ断面図は、図６に示すＡ−Ｂ断面図の作製工程を説明し、Ｃ−Ｄ断面図は、図６に示すＣ−Ｄ断面図の作製工程を説明する。
図２（Ａ）及び図２（Ｂ）の工程を経て、図７（Ａ）に示すように、基板１０１上に絶縁膜１０３を形成する。また、絶縁膜１０３上に酸化物半導体膜１０７ａ、１０７ｃを形成する。なお、酸化物半導体膜１０７ａ、１０７ｃは、加熱処理が施され脱水素化処理された酸化物半導体膜である。
次に、酸化物半導体膜１０７ａ、１０７ｃ上に、実施の形態１と同様の方法により、一対の電極１１５ａ〜１１５ｄを形成する。次に、酸化物半導体膜１０７ａ、１０７ｃ、及び一対の電極１１５ａ〜１１５ｄ上に、実施の形態１と同様の方法によりゲート絶縁膜１１７を形成する。
次に、図７（Ｂ）に示すように、後に電界効果移動度が高くオン電流が大きいトランジスタの一部となる酸化物半導体膜１０７ｃ上にマスク１０９を形成した後、酸化物半導体膜１０７ａに酸素１４１を添加する。酸素１４１は、実施の形態１に示す酸素１１１と同様に添加することができる。この後、マスク１０９を除去する。
本実施の形態では、ゲート絶縁膜１１７を介して、酸化物半導体膜１０７ａに酸素を添加するため、酸素の添加領域（酸素の注入深さ）をより制御しやすくなり、酸化物半導体膜１０７ａへ効率よく酸素を添加することができる。
この結果、図７（Ｃ）に示すように、酸化物半導体膜１０７ａにおいて、一対の電極１１５ａ、１１５ｂと重畳しない領域においては酸素が添加される。この結果、酸素が添加された領域１４３ａと、酸素が添加されない領域１４５ａ、１４５ｂを形成することができる。即ち、酸化物半導体膜１０７ｃ及び領域１４５ａ、１４５ｂより酸素欠損の少ない領域１４３ａを形成することができる。
次に、図８（Ａ）に示すように、ゲート電極１１９ａ、１１９ｃを形成する。次に、ゲート電極１１９ａ、１１９ｃをマスクとして、酸素が添加された酸化物半導体膜の領域１４３ａ及び領域１４５ａ、１４５ｂ、並びに酸化物半導体膜１０７ｃに、実施の形態１と同様にドーパント１２１を添加する。
この結果、図８（Ｂ）に示すように、Ａ−Ｂ断面においては、ドーパントを含む一対の第２の領域１４９ａ、１４９ｂ、及び一対の第３の領域１５１ａ、１５１ｂを形成する。ゲート電極１１９ａをマスクにしてドーパントを添加するため、セルフアラインでドーパントを含む一対の第２の領域１４９ａ、１４９ｂ及び一対の第３の領域１５１ａ、１５１ｂ、並びにドーパントが添加されない第１の領域１４７ａを形成することができる。なお、ゲート電極１１９ａと重畳する第１の領域１４７ａはチャネル領域として機能する。また、ドーパントを含む一対の第２の領域１４９ａ、１４９ｂは電界緩和領域として機能する。また、ドーパントを含む一対の第３の領域１５１ａ、１５１ｂはソース領域及びドレイン領域として機能する。また、第１の領域１４７ａ、ドーパントを含む一対の第２の領域１４９ａ、１４９ｂ、及びドーパントを含む一対の第３の領域１５１ａ、１５１ｂを酸化物半導体膜１４６ａと示す。
また、Ｃ−Ｄ断面においては、ドーパントを含む一対の第２の領域１４９ｃ、１４９ｄ、及び一対の第３の領域１５１ｃ、１５１ｄを形成する。ゲート電極１１９ｃをマスクにしてドーパントを添加するため、セルフアラインでドーパントを含む一対の第２の領域１４９ｃ、１４９ｄ及び一対の第３の領域１５１ｃ、１５１ｄ、並びにドーパントが添加されない第１の領域１４７ｃを形成することができる。なお、ゲート電極１１９ｃと重畳する第１の領域１４７ｃはチャネル領域として機能する。また、ドーパントを含む一対の第２の領域１４９ｃ、１４９ｄは電界緩和領域として機能する。また、ドーパントを含む一対の第３の領域１５１ｃ、１５１ｄはソース領域及びドレイン領域として機能する。また、第１の領域１４７ｃ、ドーパントを含む一対の第２の領域１４９ｃ、１４９ｄ、及びドーパントを含む一対の第３の領域１５１ｃ、１５１ｄを酸化物半導体膜１４６ｃと示す。
この後、加熱処理を行ってもよい。
以上の工程により、図６に示すトランジスタ１５０ａ、１５０ｃを作製することができる。
なお、この後、図８（Ｃ）に示すように、実施の形態２と同様に、ゲート絶縁膜１１７及びゲート電極１１９ａ、１１９ｃ上に絶縁膜１２７及び絶縁膜１３１を形成する。次に、ゲート絶縁膜１１７、絶縁膜１２７、及び絶縁膜１３１の一部を除去し、開口部を形成した後、当該開口部において、一対の電極１１５ａ〜１１５ｄに接する一対の電極１３３ａ〜１３３ｄを形成してもよい。
本実施の形態により、脱水素化工程の後、選択的に酸化物半導体膜へ酸素を添加することで、同一基板上に、ゲート電圧が負のときの電流が小さいトランジスタと、電界効果移動度が高くオン電流が大きいトランジスタを作製することができる。
（実施の形態４）
本実施の形態は、実施の形態１乃至実施の形態３と異なる構造のトランジスタの構造及び作製方法について、図２、図９及び図１０を用いて説明する。本実施の形態に示すトランジスタは、ゲート電極の側面にサイドウォール絶縁膜を有する点が実施の形態１乃至実施の形態３と異なる。
図９は、本実施の形態に示す半導体装置の断面図である。図９に示す半導体装置は、ゲート電圧が負のときの電流が小さいトランジスタ１６０ａと、電界効果移動度が高くオン電流が大きいトランジスタ１６０ｃとを有する。
ゲート電圧が負のときの電流が小さいトランジスタ１６０ａは、基板１０１上に設けられる絶縁膜１０３と、絶縁膜１０３上に設けられる酸化物半導体膜１２２ａと、酸化物半導体膜１２２ａに接する、ソース電極及びドレイン電極として機能する一対の電極１６５ａ、１６５ｂと、酸化物半導体膜１２２ａの一部を覆うゲート絶縁膜１６３ａと、ゲート絶縁膜１６３ａ上であって、且つ酸化物半導体膜１２２ａと重畳するゲート電極１１９ａ及びゲート電極１１９ａの側面に設けられるサイドウォール絶縁膜１６１ａ、１６１ｂとを有する。トランジスタ１６０ａにおいては、一対の電極１６５ａ、１６５ｂは、酸化物半導体膜１２２ａの側面及び表面の一部、並びにサイドウォール絶縁膜１６１ａ、１６１ｂの側面に接する。このため、一対の第２の領域１２５ａ、１２５ｂにおいて、一対の電極１６５ａ、１６５ｂと接する領域がソース領域及びドレイン領域として機能する。また、ゲート絶縁膜１６３ａと接する領域により、ソース−ドレイン耐圧を高めることができる。
電界効果移動度が高くオン電流が大きいトランジスタ１６０ｃは、基板１０１上に設けられる絶縁膜１０３と、絶縁膜１０３上に設けられる酸化物半導体膜１２２ｃと、酸化物半導体膜１２２ｃに接する、ソース電極及びドレイン電極として機能する一対の電極１６５ｃ、１６５ｄと、酸化物半導体膜１２２ｃの一部を覆うゲート絶縁膜１６３ｃと、ゲート絶縁膜１６３ｃ上であって、且つ酸化物半導体膜１２２ｃと重畳するゲート電極１１９ｃ及びゲート電極１１９ｃの側面に設けられるサイドウォール絶縁膜１６１ｃ、１６１ｄとを有する。トランジスタ１６０ｃにおいては、一対の電極１６５ｃ、１６５ｄは、酸化物半導体膜１２２ｃの側面及び表面の一部、並びにサイドウォール絶縁膜１６１ｃ、１６１ｄの側面に接する。このため、一対の第２の領域１２５ｃ、１２５ｄにおいて、一対の電極１６５ｃ、１６５ｄと接する領域がソース領域及びドレイン領域として機能する。また、ゲート絶縁膜１６３ｃと接する領域により、ソース−ドレイン耐圧を高めることができる。
酸化物半導体膜１２２ａは酸素が添加された領域であり、酸化物半導体膜１２２ｃは、酸素が添加されない領域である。即ち、酸化物半導体膜１２２ａは酸化物半導体膜１２２ｃより酸素欠損の含有量が少ない。
また、トランジスタ１６０ａ、１６０ｃを覆う絶縁膜１２７を有することが好ましい。
トランジスタ１６０ａ、１６０ｃはサイドウォール絶縁膜１６１ａ〜１６１ｄを有する。サイドウォール絶縁膜１６１ａ〜１６１ｄの幅が制御できるため、一対の電極１６５ａ〜１６５ｄを形成するためのマスク合わせの精度を緩和することができる。よって、複数のトランジスタにおけるばらつきを低減することができる。
次に、図９に示すトランジスタ１６０ａ、１６０ｃの作製方法について、図２、図５及び図１０を用いて説明する。なお、各図においてＡ−Ｂ断面図は、図９に示すＡ−Ｂ断面図の作製工程を説明し、Ｃ−Ｄ断面図は、図９に示すＣ−Ｄ断面図の作製工程を説明する。
図２（Ａ）乃至図２（Ｃ）の工程、並びに図５（Ａ）及び図５（Ｂ）の工程を経て、基板１０１上に絶縁膜１０３を形成する。また、絶縁膜１０３上に、酸化物半導体膜１２２ａ、１２２ｃを形成する。また、酸化物半導体膜１２２ａ、１２２ｃ上にゲート絶縁膜１１７及びゲート電極１１９ａ、１１９ｃを形成する。なお、酸化物半導体膜１２２ａ、１２２ｃは、加熱処理が施され脱水素化処理された酸化物半導体膜である。
次に、ゲート絶縁膜１１７およびゲート電極１１９ａ、１１９ｃ上に、後にサイドウォール絶縁膜１６１ａ〜１６１ｄとなる絶縁膜を形成する。絶縁膜は、スパッタリング法、ＣＶＤ法等により形成する。また、当該絶縁膜の厚さは特に限定はないが、ゲート電極１１９ａ、１１９ｃの形状に応じる被覆性を考慮して、適宜選択すればよい。
次に、絶縁膜をエッチングすることによりサイドウォール絶縁膜１６１ａ〜１６１ｄを形成する。該エッチングは、異方性の高いエッチングであり、サイドウォール絶縁膜１６１ａ〜１６１ｄは、絶縁膜に異方性の高いエッチング工程を行うことでセルフアラインに形成することができる。ここで、異方性の高いエッチングとしては、ドライエッチングが好ましく、例えば、エッチングガスとして、トリフルオロメタン（ＣＨＦ３）、オクタフルオロシクロブタン（Ｃ４Ｆ８）、テトラフルオロメタン（ＣＦ４）などのフッ素を含むガスを用いることができ、ヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスまたは水素（Ｈ２）を添加しても良い。さらに、ドライエッチングとして、基板に高周波電圧を印加する、反応性イオンエッチング法（ＲＩＥ法）を用いるのが好ましい。
また、ドーパントを含む一対の第２の領域１２５ａ〜１２５ｄにおいて、ソースまたはドレインとチャネルとの距離は、サイドウォール絶縁膜１６１ａ〜１６１ｄの幅に対応し、またサイドウォール絶縁膜１６１ａ〜１６１ｄの幅は、ゲート電極１１９ａ、１１９ｃの厚さにも対応することから、サイドウォール絶縁膜１６１ａ〜１６１ｄの幅が、所望の範囲となるように、ゲート電極１１９ａ、１１９ｃの厚さを決めればよい。
また、サイドウォール絶縁膜１６１ａ〜１６１ｄの形成工程と共に、異方性の高いエッチングを用いてゲート絶縁膜１１７をエッチングし、酸化物半導体膜１２２ａ、１２２ｃを露出させることで、ゲート絶縁膜１６３ａ、１６３ｃを形成することができる（図１０（Ａ）参照。）。
次に、図１０（Ｂ）に示すように、一対の電極１６５ａ〜１６５ｄを形成する。
一対の電極１６５ａ〜１６５ｄは、実施の形態１に示す一対の電極１１５ａ〜１１５ｄと同様に形成することができる。一対の電極１６５ａ〜１６５ｄは、サイドウォール絶縁膜１６１ａ〜１６１ｄ及びゲート絶縁膜１６３ａ、１６３ｃの側面と接するように、形成することが好ましい。即ち、トランジスタの一対の電極１６５ａ〜１６５ｄの端部がサイドウォール絶縁膜１６１ａ〜１６１ｄ上に位置し、酸化物半導体膜１２２ａ、１２２ｃにおいて、ドーパントを含む一対の第２の領域１２５ａ〜１２５ｄの露出部を全て覆っていることが好ましい。この結果、ドーパントが含まれる一対の第２の領域１２５ａ〜１２５ｄにおいて、一対の電極１６５ａ〜１６５ｄと接する領域がソース領域及びドレイン領域として機能する。また、サイドウォール絶縁膜１６１ａ〜１６１ｄ及びゲート絶縁膜１６３ａ、１６３ｃと重なる領域により、ソース−ドレイン耐圧を高めることができる。また、サイドウォール絶縁膜１６１ａ〜１６１ｄの長さによりソースまたはドレインとチャネルとの距離が制御できるため、一対の電極１６５ａ〜１６５ｄを形成するためのマスク合わせの精度を緩和することができる。よって、複数のトランジスタにおけるばらつきを低減することができる。
次に、ゲート電極１１９ａ、１１９ｃ、サイドウォール絶縁膜１６１ａ〜１６１ｄ、及び一対の電極１６５ａ〜１６５ｄ上に、絶縁膜１２７を形成してもよい。
以上の工程により、図９に示すトランジスタ１６０ａ、１６０ｃを作製することができる。
なお、この後、図１０（Ｃ）に示すように、絶縁膜１６７を形成し、絶縁膜１２７及び絶縁膜１６７の一部をエッチングして開口部を形成した後、当該開口部において、一対の電極１６５ａ〜１６５ｄに接する一対の電極１６９ａ〜１６９ｄを形成する。一対の電極１６９ａ〜１６９ｄは、一対の電極１１５ａ〜１１５ｄと同様に形成することができる。
本実施の形態により、脱水素化工程の後、選択的に酸化物半導体膜へ酸素を添加することで、同一基板上に、ゲート電圧が負のときの電流が小さいトランジスタと、電界効果移動度が高くオン電流が大きいトランジスタを作製することができる。
（実施の形態５）
本実施の形態では、実施の形態１及び実施の形態３において、酸化物半導体膜、一対の電極、及びゲート電極の構造の異なるトランジスタについて、図１１を用いて説明する。
図１１は、本実施の形態に示す半導体装置の断面図である。図１１に示す半導体装置は、ゲート電圧が負のときの電流が小さいトランジスタ１７０ａと、電界効果移動度が高くオン電流が大きいトランジスタ１７０ｃとを有する。
ゲート電圧が負のときの電流が小さいトランジスタ１７０ａは、基板１０１上に設けられる絶縁膜１０３と、絶縁膜１０３上に設けられる酸素が添加された酸化物半導体膜１４２ａと、酸化物半導体膜１４２ａに接する、ソース電極及びドレイン電極として機能する一対の電極１１５ａ、１１５ｂと、酸化物半導体膜１４２ａを覆うゲート絶縁膜１１７と、ゲート絶縁膜１１７上であって、且つ酸化物半導体膜１４２ａ及び一対の電極１１５ａ、１１５ｂの一部と重畳するゲート電極１７１ａとを有する。なお、酸化物半導体膜１４２ａは、酸素が添加された領域１４３ａと、酸素が添加されない領域１４５ａ、１４５ｂを有する。
電界効果移動度が高くオン電流が大きいトランジスタ１７０ｃは、基板１０１上に設けられる絶縁膜１０３と、絶縁膜１０３上に設けられる酸化物半導体膜１０７ｃと、酸化物半導体膜１０７ｃに接する、ソース電極及びドレイン電極として機能する一対の電極１１５ｃ、１１５ｄと、酸化物半導体膜１０７ｃを覆うゲート絶縁膜１１７と、ゲート絶縁膜１１７上であって、且つ酸化物半導体膜１０７ｃ及び一対の電極１１５ｃ、１１５ｄの一部と重畳するゲート電極１７１ｃとを有する。
また、トランジスタ１７０ａ、１７０ｃを覆う絶縁膜１２７を有することが好ましい。
次に、図１１に示すトランジスタ１７０ａ、１７０ｃの作製方法について、図２、図７及び図１２を用いて説明する。
図２（Ａ）、図２（Ｂ）、図７（Ａ）、及び図７（Ｂ）の工程を経て、図１２（Ａ）に示すように、基板１０１上に絶縁膜１０３を形成する。また、絶縁膜１０３上に酸化物半導体膜１４２ａ、１０７ｃを形成する。なお、酸化物半導体膜１４２ａ、１０７ｃは、加熱処理が施され脱水素化処理された酸化物半導体膜である。また、一対の電極１１５ａ〜１１５ｄを形成する。また、ゲート絶縁膜１１７を形成する。なお、酸化物半導体膜１４２ａは、酸素が添加された領域１４３ａと、酸素が添加されない領域１４５ａ、１４５ｂを有する。即ち、酸化物半導体膜１０７ｃ及び領域１４５ａ、１４５ｂと比較して、領域１４３ａは酸素欠損が少ない。
次に、図１２（Ｂ）に示すように、ゲート絶縁膜１１７上にゲート電極１７１ａ、１７１ｃを形成する。ゲート電極１７１ａ、１７１ｃは、ゲート電極１１９ａ、１１９ｃと同様に形成する。なお、ゲート電極１７１ａ、１７１ｃの端部はそれぞれ、一対の電極１１５ａ〜１１５ｄと一部重畳するように形成する。この後、絶縁膜１２７を形成してもよい。
以上の工程により、図１１に示すトランジスタ１７０ａ、１７０ｃを作製することができる。
なお、この後、実施の形態２と同様に、絶縁膜１２７上に、図５（Ｃ）に示す絶縁膜１３１を形成する。次に、ゲート絶縁膜１１７、絶縁膜１２７、及び絶縁膜１３１の一部を除去し、開口部を形成した後、当該開口部において、一対の電極１１５ａ〜１１５ｄに接する一対の電極１３３ａ〜１３３ｄを形成してもよい。
また、ここでは、酸化物半導体膜１０７ａ、１０７ｃ上に一対の電極１１５ａ〜１１５ｄを形成した後に、酸化物半導体膜１０７ａに酸素を添加したが、この代わりに、酸化物半導体膜１０７ａ、１０７ｃ上に一対の電極１１５ａ〜１１５ｄを形成する前に、酸化物半導体膜１０７ａに酸素を添加してもよい。
本実施の形態に示すトランジスタは、ゲート電極と、一対の電極とが一部重畳しているため、酸化物半導体膜にオフセット領域が無く、ドーパントを添加しなくとも、酸化物半導体膜において一対の電極と接する領域がソース領域及びドレイン領域となる。このため、工程数を削減することができる。
本実施の形態により、脱水素化工程の後、選択的に酸化物半導体膜へ酸素を添加することで、同一基板上に、ゲート電圧が負のときの電流が小さいトランジスタと、電界効果移動度が高くオン電流が大きいトランジスタを作製することができる。
（実施の形態６）
本実施の形態では、実施の形態１、実施の形態３、及び実施の形態５において、一対の電極の構造の異なるトランジスタについて、説明する。
実施の形態１、実施の形態３、及び実施の形態５において、トランジスタ１２０ａ、１２０ｃ、１５０ａ、１５０ｃ、１７０ａ、１７０ｃの一対の電極１１５ａ〜１１５ｄは、それぞれ酸化物半導体膜１２２ａ、１２２ｃ、１４６ａ、１４６ｃ、１４２ａ、１０７ｃと、ゲート絶縁膜１１７との間に設けられているが、当該構造の代わりに、一対の電極がそれぞれ、絶縁膜１０３と酸化物半導体膜１２２ａ、１２２ｃ、１４６ａ、１４６ｃ、１４２ａ、１０７ｃとの間に設けられてもよい。
（実施の形態７）
本実施の形態では、実施の形態１乃至実施の形態６と異なる構造のトランジスタの構造及び作製方法について、図１３及び図１４を用いて説明する。本実施の形態では、逆スタガ型のボトムゲートトランジスタについて説明する。
図１３は、本実施の形態に示す半導体装置の断面図である。図１３に示す半導体装置は、ゲート電圧が負のときの電流が小さいトランジスタ２１０ａと、電界効果移動度が高くオン電流が大きいトランジスタ２１０ｃとを有する。
ゲート電圧が負のときの電流が小さいトランジスタ２１０ａは、基板２０１上に設けられる絶縁膜２０３と、絶縁膜２０３上に設けられるゲート電極２０５ａと、絶縁膜２０３及びゲート電極２０５ａを覆うゲート絶縁膜２０７と、ゲート絶縁膜２０７上であって、且つゲート電極２０５ａと重畳する酸化物半導体膜２１７ａと、酸化物半導体膜２１７ａに接する一対の電極２１９ａ、２１９ｂとを有する。
電界効果移動度が高くオン電流が大きいトランジスタ２１０ｃは、基板２０１上に設けられる絶縁膜２０３と、絶縁膜２０３上に設けられるゲート電極２０５ｃと、絶縁膜２０３及びゲート電極２０５ｃを覆うゲート絶縁膜２０７と、ゲート絶縁膜２０７上であって、且つゲート電極２０５ｃと重畳する酸化物半導体膜２１１ｃと、酸化物半導体膜２１１ｃに接する一対の電極２１９ｃ、２１９ｄとを有する。
また、トランジスタ２１０ａ、２１０ｃを覆う絶縁膜２２１を有することが好ましい。なお、絶縁膜２０３は設けなくともよい。
基板２０１、絶縁膜２０３、ゲート電極２０５ａ、２０５ｃ、及びゲート絶縁膜２０７は、それぞれ実施の形態１に示す基板１０１、絶縁膜１０３、ゲート電極１１９ａ、１１９ｃ、及びゲート絶縁膜１１７を適宜用いることができる。
酸化物半導体膜２１７ａは、実施の形態１に示す酸化物半導体膜１２２ａに含まれる第１の領域１２３ａと同様に、酸素が添加された領域であり、酸化物半導体膜２１７ｃより酸素欠損の含有量が少ない。一方、酸化物半導体膜２１７ｃは、実施の形態１に示す酸化物半導体膜１２２ｃと同様に、酸素が添加されない領域である。
一対の電極２１９ａ〜２１９ｄ及び絶縁膜２２１はそれぞれ、実施の形態１に示す一対の電極１１５ａ〜１１５ｄ、絶縁膜１２７と同様に形成することができる。
次に、図１３に示すトランジスタ２１０ａ、２１０ｃの作製方法について、図１４を用いて説明する。なお、図１４においてＡ−Ｂ断面図は、図１３に示すＡ−Ｂ断面図の作製工程を説明し、Ｃ−Ｄ断面図は、図１３に示すＣ−Ｄ断面図の作製工程を説明する。
図１４（Ａ）に示すように、基板２０１上に絶縁膜２０３を形成する。次に、絶縁膜２０３上にゲート電極２０５ａ、２０５ｃを形成する。ゲート電極２０５ａ、２０５ｃ上にゲート絶縁膜２０７を形成する。ゲート絶縁膜２０７上に酸化物半導体膜２０９を形成する。
絶縁膜２０３は、実施の形態１に示す絶縁膜１０３と同様に形成することができる。
ゲート電極２０５ａ、２０５ｃは、実施の形態１に示すゲート電極１１９ａ、１１９ｃと同様に形成することができる。
ゲート絶縁膜２０７及び酸化物半導体膜２０９はそれぞれ、実施の形態１に示すゲート絶縁膜１１７及び酸化物半導体膜１０５と同様に形成することができる。即ち、酸化物半導体膜２０９は、加熱処理が施され脱水素化処理された酸化物半導体膜である。
次に、酸化物半導体膜２０９を選択的にエッチングして、図１４（Ｂ）に示すように、酸化物半導体膜２１１ａ、２１１ｃを形成する。次に、後に電界効果移動度が高くオン電流が大きいトランジスタの一部となる酸化物半導体膜２１１ｃ上にマスク２１３を形成した後、酸化物半導体膜２１１ａに酸素２１５を添加する。この結果、酸素欠損を酸化物半導体膜２１１ｃより低減した酸化物半導体膜２１７ａ（図１４（Ｃ）参照。）を形成する。この後、マスク２１３を除去する。なお、酸素２１５の添加方法に関しては、実施の形態１に示す酸素１１１の添加方法と同様にすればよい。
次に、図１４（Ｄ）に示すように、ゲート絶縁膜２０７及び酸化物半導体膜２１７ａ、２１１ｃ上に一対の電極２１９ａ〜２１９ｄを形成する。次に、ゲート絶縁膜２０７、酸化物半導体膜２１７ａ、２１１ｃ、及び一対の電極２１９ａ〜２１９ｄ上に絶縁膜２２１を形成する。一対の電極２１９ａ〜２１９ｄは、実施の形態１に示す一対の電極１１５ａ〜１１５ｄと同様に形成する。また、絶縁膜２２１は、実施の形態１に示す絶縁膜１２７と同様に形成する。
この後、加熱処理を行うことで、トランジスタの信頼性を高めることができる。
以上の工程により、図１３に示すトランジスタ２１０ａ、２１０ｃを作製することができる。
なお、図１３に示すトランジスタ２１０ａ、２１０ｃは、絶縁膜２２１及び酸化物半導体膜２１７ａ、２１１ｃの間にそれぞれ一対の電極２１９ａ〜２１９ｄを設けたが、この代わりに、ゲート絶縁膜２０７及び酸化物半導体膜２１７ａ、２１１ｃの間にそれぞれ一対の電極２１９ａ〜２１９ｄを設けてもよい。
本実施の形態により、脱水素化工程の後、選択的に酸化物半導体膜へ酸素を添加することで、同一基板上に、ゲート電圧が負のときの電流が小さいトランジスタと、電界効果移動度が高くオン電流が大きいトランジスタを作製することができる。
（実施の形態８）
本実施の形態では、実施の形態１乃至実施の形態７と異なる構造のトランジスタの構造及び作製方法について、図１５乃至図１７を用いて説明する。本実施の形態では、コプレナー型のトップゲートトランジスタ、及びスタガ型のデュアルゲートトランジスタを有する半導体装置について説明する。
図１５は、本実施の形態に示す半導体装置の断面図である。図１５に示す半導体装置は、ゲート電圧が負のときの電流が小さいトランジスタ３１０ａと、電界効果移動度が高くオン電流が大きいトランジスタ３１０ｃとを有する。
ゲート電圧が負のときの電流が小さいトランジスタ３１０ａは、シングルゲート構造で、コプレナー型のトップゲートトランジスタである。なお、トランジスタ３１０ａは、実施の形態１乃至実施の形態７に示す、ゲート電圧が負のときの電流が小さいトランジスタ１２０ａ、１３０ａ、１５０ａ、１６０ａ、１７０ａ、２１０ａを適宜選択して用いることができる。ここでは、実施の形態１に示すトランジスタ１２０ａと同様の構造のトランジスタを用いて説明する。
ゲート電圧が負のときの電流が小さいトランジスタ３１０ａは、基板３０１上に設けられる絶縁膜３０３及び絶縁膜３０７と、絶縁膜３０７に設けられる酸化物半導体膜３２６ａと、酸化物半導体膜３２６ａに接する、ソース電極及びドレイン電極として機能する一対の電極３１７ａ、３１７ｂと、酸化物半導体膜３２６ａを覆う絶縁膜３１９と、絶縁膜３１９上であって、且つ酸化物半導体膜３２６ａと重畳するゲート電極３２１ａとを有する。酸化物半導体膜３２６ａは、ゲート電極３２１ａと重畳する第１の領域３２７ａと、第１の領域３２７ａを挟むドーパントを含む一対の第２の領域３２９ａ、３２９ｂとを有する。絶縁膜３１９は、ゲート絶縁膜として機能する。また、酸化物半導体膜３２６ａにおいて、第１の領域３２７ａはチャネル領域として機能し、ドーパントを含む一対の第２の領域３２９ａ、３２９ｂにおいて、一対の電極３１７ａ、３１７ｂと接する領域はソース領域及びドレイン領域として機能する。また、一対の電極３１７ａ、３１７ｂと接しない領域により、ソース−ドレイン耐圧を高めることができる。
電界効果移動度が高くオン電流が大きいトランジスタ３１０ｃは、デュアルゲート構造であることを特徴とする。なお、トランジスタ３１０ｃは、実施の形態１乃至実施の形態７に示す、電界効果移動度が高くオン電流が大きいトランジスタ１２０ｃ、１３０ｃ、１５０ｃ、１６０ｃ、１７０ｃ、２１０ｃを適宜選択し、デュアルゲート構造とすることで、用いることができる。ここでは、実施の形態７に示すトランジスタ２１０ａの変形構造を用いて説明する。
電界効果移動度が高くオン電流が大きいトランジスタ３１０ｃは、基板３０１上に設けられる絶縁膜３０３と、絶縁膜３０３上に設けられる第１のゲート電極３０５ｃと、絶縁膜３０３及び第１のゲート電極３０５ｃを覆う絶縁膜３０７と、絶縁膜３０７上であって、且つ第１のゲート電極３０５ｃと重畳する酸化物半導体膜３０９ｃと、酸化物半導体膜３０９ｃに接する一対の電極３１７ｃ、３１７ｄと、酸化物半導体膜３０９ｃ、一対の電極３１７ｃ、３１７ｄを覆う絶縁膜３１９と、絶縁膜３１９上に形成される第２のゲート電極３２１ｃとを有する。絶縁膜３０７は、第１のゲート絶縁膜として機能し、絶縁膜３１９は、第２のゲート絶縁膜として機能する。
また、トランジスタ３１０ａ、３１０ｃを覆う絶縁膜３３１を有することが好ましい。なお、絶縁膜３０３は設けなくともよい。
基板３０１、絶縁膜３０３、第１のゲート電極３０５ｃ、及び絶縁膜３０７は、それぞれ実施の形態１に示す基板１０１、絶縁膜１０３、ゲート電極１１９ｃ、及びゲート絶縁膜１１７と同様に形成することができる。
酸化物半導体膜３２６ａは、実施の形態１に示す酸化物半導体膜１２２ａに含まれる第１の領域１２３ａと同様に、酸素が添加された領域である。一方、酸化物半導体膜３０９ｃは、実施の形態１に示す酸化物半導体膜１２２ｃと同様に、酸素が添加されない領域である。また、酸化物半導体膜３２６ａにおいて、一対の第２の領域３２９ａ、３２９ｂは、実施の形態１に示す一対の第２の領域１２５ａ、１２５ｂと同様にドーパントが添加されている。
一対の電極３１７ａ〜３１７ｄ、絶縁膜３１９、ゲート電極３２１ａ、第２のゲート電極３２１ｃ、絶縁膜３３１はそれぞれ、実施の形態１に示す一対の電極１１５ａ〜１１５ｄ、ゲート絶縁膜１１７、ゲート電極１１９ａ、１１９ｃ、絶縁膜１２７と同様に形成することができる。
ゲート電圧が負のときの電流が小さいトランジスタ３１０ａは、酸化物半導体膜３２６ａに酸素が添加されており、酸化物半導体膜３２６ａにおいて酸素欠損が少ない。このため、しきい値電圧がプラスシフトしており、ノーマリーオフのトランジスタである。一方、電界効果移動度が高くオン電流が大きいトランジスタ３１０ｃは、デュアルゲート構造であるため、第１のゲート電極３０５ｃ及び第２のゲート電極３２１ｃに印加する電圧を異ならせることで、しきい値電圧を制御することができる。即ち、しきい値電圧がプラスシフトするノーマリーオフのトランジスタ、しきい値電圧がマイナス方向へシフトするノーマリーオンのトランジスタのしきい値電圧を、半導体装置の回路に合わせて適宜設定することができる。
次に、図１５に示すトランジスタ３１０ａ、３１０ｃの作製方法について、図１６及び図１７を用いて説明する。なお、各図においてＡ−Ｂ断面図は、図１５に示すＡ−Ｂ断面図の作製工程を説明し、Ｃ−Ｄ断面図は、図１５に示すＣ−Ｄ断面図の作製工程を説明する。
図１６（Ａ）に示すように、基板３０１上に絶縁膜３０３を形成する。次に、絶縁膜３０３上に第１のゲート電極３０５ｃを形成する。
絶縁膜３０３は、実施の形態１に示す絶縁膜１０３と同様に形成することができる。
第１のゲート電極３０５ｃは、実施の形態１に示すゲート電極１１９ｃと同様に形成することができる。
次に、図１６（Ｂ）に示すように、第１のゲート電極３０５ｃ上に絶縁膜３０７を形成する。絶縁膜３０７上に、分離された酸化物半導体膜３０９ａ、３０９ｃを形成する。
絶縁膜３０７及び酸化物半導体膜３０９ａ、３０９ｃはそれぞれ、実施の形態１に示すゲート絶縁膜１１７及び酸化物半導体膜１０７ａ、１０７ｃと同様に形成することができる。
次に、後に電界効果移動度が高くオン電流が大きいトランジスタの一部となる酸化物半導体膜３０９ｃ上にマスク３１１を形成した後、酸化物半導体膜３０９ａに酸素３１３を添加する。この結果、酸素欠損を酸化物半導体膜３０９ｃより低減した酸化物半導体膜３１５ａ（図１６（Ｃ）参照。）を形成する。この後、マスク３１１を除去する。なお、酸素３１３の添加方法に関しては、実施の形態１に示す酸素１１１の添加方法と同様にすればよい。
次に、図１６（Ｄ）に示すように、絶縁膜３０７及び酸化物半導体膜３１５ａ、３０９ｃ上に一対の電極３１７ａ〜３１７ｄを形成する。次に、絶縁膜３０７、酸化物半導体膜３１５ａ、３０９ｃ、及び一対の電極３１７ａ〜３１７ｄ上に絶縁膜３１９を形成する。一対の電極３１７ａ〜３１７ｄは、実施の形態１に示す一対の電極１１５ａ〜１１５ｄと同様に形成することができる。絶縁膜３１９は、実施の形態１に示すゲート絶縁膜１１７と同様に形成する。
次に、絶縁膜３１９上であって、且つ酸化物半導体膜３１５ａ、３０９ｃと重畳する領域にゲート電極３２１ａ、第２のゲート電極３２１ｃを形成する。ゲート電極３２１ａ、第２のゲート電極３２１ｃは、実施の形態１に示すゲート電極１１９ａ、１１９ｃと同様に形成することができる。
次に、図１７（Ａ）に示すように、後に電界効果移動度が高くオン電流が大きいトランジスタの一部となる酸化物半導体膜３０９ｃ上にマスク３２３を形成した後、ゲート電極３２１ａをマスクとして、酸化物半導体膜３１５ａにドーパント３２５を添加する処理を行う。この結果、図１７（Ｂ）に示すように、Ａ−Ｂ断面においては、ドーパントを含む一対の第２の領域３２９ａ、３２９ｂを形成する。ゲート電極３２１ａをマスクにしてドーパントを添加するため、セルフアラインでドーパントを含む一対の第２の領域３２９ａ、３２９ｂ、及びドーパントが添加されない第１の領域３２７ａを形成することができる。また、第１の領域３２７ａ、及びドーパントを含む一対の第２の領域３２９ａ、３２９ｂを酸化物半導体膜３２６ａと示す。
この後、加熱処理を行ってもよい。
次に、図１７（Ｃ）に示すように、絶縁膜３１９、ゲート電極３２１ａ、及び第２のゲート電極３２１ｃ上に、絶縁膜３３１を形成する。この後、加熱処理を行うことが好ましい。
以上の工程により、図１５に示すトランジスタ３１０ａ、３１０ｃを作製することができる。
本実施の形態により、脱水素化工程の後、選択的に酸化物半導体膜へ酸素を添加することで、同一基板上に、ゲート電圧が負のときの電流が小さいトランジスタと、電界効果移動度が高くオン電流が大きいトランジスタを作製することができる。
（実施の形態９）
本実施の形態では、先の実施の形態に示す半導体装置の一例として、記憶装置を示す。
図１９に、記憶装置の具体的な構成の一例をブロック図で示す。なお、図１９に示すブロック図では、記憶装置内の回路を機能ごとに分類し、互いに独立したブロックとして示しているが、実際の回路は機能ごとに完全に切り分けることが難しく、一つの回路が複数の機能に係わることもあり得る。
図１９に示す記憶装置９０１は、メモリセルアレイ９０３と、駆動回路９０５とを有する。駆動回路９０５は、入出力バッファ９０７と、ワード線の電位を制御するワード線駆動回路９０９と、メモリセルにおけるデータの書き込み及び読み出しを制御するデータ線駆動回路９１１と、入出力バッファ９０７、ワード線駆動回路９０９、及びデータ線駆動回路９１１の動作を制御する制御回路９１３を有している。
また、ワード線駆動回路９０９は、ローデコーダ９１５を有する。なお、ワード線駆動回路９０９は、ローデコーダ９１５の他に、レベルシフタ及びバッファを有している。また、データ線駆動回路９１１は、カラムデコーダ９１７及び読み出し回路９１９を有する。なお、データ線駆動回路９１１は、カラムデコーダ９１７及び読み出し回路９１９の他に、セレクタ及びレベルシフタを有している。
なお、メモリセルアレイ９０３、入出力バッファ９０７、ワード線駆動回路９０９、データ線駆動回路９１１、制御回路９１３は、全て一の基板を用いて形成されていてもよいし、いずれか１つ又は全てが互いに異なる基板を用いて形成されていても良い。
異なる基板を用いている場合、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）などを介して電気的な接続を確保することができる。この場合、駆動回路９０５の一部がＦＰＣにＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法を用いて接続されていてもよい。或いは、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法を用いて、電気的な接続を確保することができる。
記憶装置９０１に、メモリセルアレイ９０３のアドレスＡｘ、アドレスＡｙを情報として含む信号ＡＤが入力されると、制御回路９１３は、列方向のアドレスＡｘをデータ線駆動回路９１１に送り、行方向のアドレスＡｙをワード線駆動回路９０９に送る。また、制御回路９１３は、入出力バッファ９０７を介して記憶装置９０１に入力されたデータを情報として含む信号ＤＡＴＡを、データ線駆動回路９１１に送る。
メモリセルアレイ９０３におけるデータの書き込み動作、読み出し動作の選択は、制御回路９１３に供給される信号ＲＥ（Ｒｅａｄ ｅｎａｂｌｅ）、信号ＷＥ（Ｗｒｉｔｅ ｅｎａｂｌｅ）などによって選択される。更に、メモリセルアレイ９０３が複数存在する場合、制御回路９１３に、メモリセルアレイ９０３を選択するための信号ＣＥ（Ｃｈｉｐ ｅｎａｂｌｅ）が入力されていても良い。この場合、信号ＲＥ、信号ＷＥにより選択される動作が、信号ＣＥにより選択されたメモリセルアレイ９０３において実行される。
メモリセルアレイ９０３では、信号ＷＥによって書き込み動作が選択されると、制御回路９１３からの指示に従って、ワード線駆動回路９０９が有するローデコーダ９１５において、アドレスＡｙに対応するメモリセルを選択するための信号が生成される。当該信号は、レベルシフタによって振幅が調整された後、バッファを介してメモリセルアレイ９０３に入力される。一方、データ線駆動回路９１１では、制御回路９１３からの指示に従って、カラムデコーダ９１７において選択されたメモリセルのうち、アドレスＡｘに対応するメモリセルを選択するための信号が生成される。当該信号は、レベルシフタによって振幅が調整された後、セレクタに入力される。セレクタでは、入力された信号に従って信号ＤＡＴＡをサンプリングし、アドレスＡｘ、アドレスＡｙに対応するメモリセルにサンプリングした信号を入力する。
また、メモリセルアレイ９０３では、信号ＲＥによって読み出し動作が選択されると、制御回路９１３からの指示に従って、ワード線駆動回路９０９が有するローデコーダ９１５において、アドレスＡｙに対応するメモリセルを選択するための信号が生成される。当該信号は、レベルシフタによって振幅が調整された後、バッファを介してメモリセルアレイ９０３に入力される。一方、読み出し回路９１９では、制御回路９１３からの指示に従って、ローデコーダ９１５により選択されたメモリセルのうち、アドレスＡｘに対応するメモリセルを選択する。そして、アドレスＡｘ、アドレスＡｙに対応するメモリセルに記憶されているデータを読み出し、該データを情報として含む信号を生成する。
なお、データ線駆動回路９１１は、信号ＤＡＴＡを一時的に記憶することができるページバッファ、データの読み出し時においてデータ線に電位ＶＲを予め与えるプリチャージ回路などを有していても良い。
次に、ローデコーダ及びカラムデコーダの構成について、図２０を用いて説明する。ここでは、カラムデコーダ９１７を用いて説明する。ここでは、一例として４本のビット線及び４本のワード線で構成される２５６ビットの記憶装置のカラムデコーダ９１７について説明する。なお、ビット数に合わせてビット線及びワード線の本数を適宜選択することが可能である。
カラムデコーダ９１７はアドレス線Ｓ１、Ｓ１Ｂ、Ｓ２、Ｓ２Ｂ、Ｓ３、Ｓ３Ｂ、Ｓ４、Ｓ４Ｂよりアドレス信号をＮＡＮＤ回路９３１ａ、９３１ｂに入力する。なお、Ｓ１Ｂ、Ｓ２Ｂ、Ｓ３Ｂ、Ｓ４Ｂにはそれぞれ、Ｓ１、Ｓ２、Ｓ３、Ｓ４の反転信号が入力される。また、ＮＡＮＤ回路９３１ａ、９３１ｂから出力される信号を、ＮＯＲ回路９３３を通して出力端子ｏｕｔ１〜ｏｕｔ１６（図示せず）に出力する。図２０の構成により、カラムデコーダ９１７において選択されたメモリセルのうち、アドレスＡｘに対応するメモリセルを選択するための信号が生成される。当該信号は、レベルシフタによって振幅が調整された後、セレクタに入力される。セレクタでは、入力された信号に従って信号ＤＡＴＡをサンプリングし、アドレスＡｘ、アドレスＡｙに対応するメモリセルにサンプリングした信号を入力する。
なお、ローデコーダ９１５もカラムデコーダ９１７と同様の回路構成とすることが可能であり、ローデコーダ９１５において、アドレスＡｙに対応するメモリセルを選択するための信号が生成される。当該信号は、レベルシフタによって振幅が調整された後、バッファを介してメモリセルアレイ９０３に入力される。
図１９に示す駆動回路９０５、更にはローデコーダ９１５及びカラムデコーダ９１７は、メモリセルアレイ９０３のビット線及びワード線への信号書込のために高速処理が必要である。このため、先の実施の形態において、トランジスタ１２０ｃ、１３０ｃ、１５０ｃ、１６０ｃ、１７０ｃ、２１０ｃ、３１０ｃに示すような、電界効果移動度が高くオン電流が大きいトランジスタを用いて駆動回路９０５、更にはローデコーダ９１５及びカラムデコーダ９１７を構成することで、記憶装置の高速動作が可能である。
次に、メモリセルアレイ９０３の構造について、図２１を用いて説明する。
図２１には、いわゆるＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に相当する構成の記憶装置におけるメモリセルアレイを示す。図２１に示すメモリセルアレイ９０３は、ｍ（ｍ≧２）本のビット線ＢＬ、及びｎ（ｎ≧２）本のワード線ＷＬを有する。また、ｍ×ｎ個のメモリセル９２１がマトリクス状に配列されている。
メモリセル９２１は、トランジスタ９２３及び容量素子９２５で構成されている。トランジスタ９２３のゲート電極は、ワード線ＷＬと接続されている。また、トランジスタ９２３のソース電極又はドレイン電極の一方は、ビット線ＢＬと接続されており、トランジスタ９２３のソース電極又はドレイン電極の他方は、容量素子９２５の電極の一方と接続されている。また、容量素子９２５の電極の他方は容量線と接続され、一定の電位が与えられている。
メモリセル９２１に含まれるトランジスタ９２３として、先の実施の形態に示すゲート電圧が負のときの電流が小さいトランジスタ１２０ａ、１３０ａ、１５０ａ、１６０ａ、１７０ａ、２１０ａ、３１０ａを適宜用いることで、容量素子９２５に書き込まれたデータを長時間の保持することが可能であり、記憶装置を実質的な不揮発性記憶装置として使用することが可能になる。
なお、図２１においては、半導体装置としてＤＲＡＭを用いて説明したが、先の実施の形態に示すゲート電圧が負のときの電流が小さいトランジスタ１２０ａ、１３０ａ、１５０ａ、１６０ａ、１７０ａ、２１０ａ、３１０ａを適宜用いて作製したメモリ素子を用いれば、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やその他の記憶装置とすることができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態１０）
本実施の形態では、半導体装置の一例である表示装置において、同一基板上に少なくとも駆動回路の一部と、画素部に配置するトランジスタを作製する例について以下に説明する。
画素部に配置するトランジスタは、画素を構成する画素電極の電位を保つため、リーク電流が小さいことが好ましい。このため、画素部に配置するトランジスタを先の実施の形態に示すゲート電圧が負のときの電流が小さいトランジスタ１２０ａ、１３０ａ、１５０ａ、１６０ａ、１７０ａ、２１０ａ、３１０ａを適宜用いる。また、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を、先の実施の形態に示す電界効果移動度が高くオン電流が大きいトランジスタ１２０ｃ、１３０ｃ、１５０ｃ、１６０ｃ、１７０ｃ、２１０ｃ、３１０ｃを適宜用いると共に、画素部のトランジスタと同一基板上に形成する。このように、画素部や駆動回路に先の実施の形態に示すトランジスタを用いることにより、信頼性の高いと共に、高速動作が可能であり、消費電力の低い表示装置を提供することができる。
アクティブマトリクス型表示装置の一例を図２２に示す。表示装置の基板６００上には、画素部６０１、第１の走査線駆動回路６０２、第２の走査線駆動回路６０３、信号線駆動回路６０４を有する。画素部６０１には、複数の信号線が信号線駆動回路６０４から延伸して配置され、複数の走査線が第１の走査線駆動回路６０２、及び第２の走査線駆動回路６０３から延伸して配置されている。なお、走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置の基板６００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている。
図２２では、第１の走査線駆動回路６０２、第２の走査線駆動回路６０３、信号線駆動回路６０４は、画素部６０１と同じ基板６００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板６００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板６００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態１１）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。先の実施の形態で説明した半導体装置を具備する電子機器の例について説明する。
図２３は、携帯型の情報端末であり、本体１００１、筐体１００２、表示部１００３ａ、１００３ｂなどによって構成されている。表示部１００３ｂはタッチパネルとなっており、表示部１００３ｂに表示されるキーボードボタン１００４を触れることで画面操作や、文字入力を行うことができる。勿論、表示部１００３ａをタッチパネルとして構成してもよい。先の実施の形態で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部１００３ａ、１００３ｂに適用することにより、携帯型の情報端末の表示部の信頼性を向上させることができる。
図２３は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
また、図２３に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
本実施例では、酸素が添加された酸化物半導体膜を有するトランジスタ（以下、トランジスタ１と示す。）と、酸素が添加されない酸化物半導体膜を有するトランジスタ（以下、トランジスタ２と示す。）の電気特性について、図２、図７、図１２、図１７、及び図１８を用いて説明する。本実施例では、実施の形態５に示すトランジスタを作製した。
はじめに、トランジスタ１、トランジスタ２の作製工程について、説明する。
図２（Ａ）に示すように基板１０１上に絶縁膜１０３を形成した。
基板１０１としては、シリコンウェハを用いた。
塩化水素を含む酸素雰囲気において、９５０度で基板１０１を加熱して、基板１０１表面に、厚さ１００ｎｍの塩素を含む酸化シリコン膜を形成した後、基板１０１の一方の面の塩素を含む酸化シリコン膜を除去した。次に、基板１０１の他方の面、即ち塩素を含む酸化シリコン膜表面に逆スパッタ処理をした後、塩素を含む酸化シリコン膜上に厚さ３３０ｎｍの酸化シリコン膜をスパッタリング法により形成した。このとき、スパッタリング条件としては、酸化シリコンターゲットを用い、スパッタガスとして５０ｓｃｃｍの酸素を圧力０．４Ｐａのチャンバーに導入し、基板温度を１００度とし、基板とターゲット間隔を６０ｍｍとして、供給電力を１．５ｋＷとした。以上の工程により、基板１０１上に絶縁膜１０３を形成した。
次に、絶縁膜１０３の表面を平坦化処理した。ここでは、ＣＭＰ処理により絶縁膜１０３の表面を３０ｎｍ研磨した。
次に、スパッタリング法により、厚さ１５ｎｍのＩｎ−Ｓｎ−Ｚｎ系酸化物膜を形成した後、加熱処理を行って、絶縁膜１０３から酸素をＩｎ−Ｓｎ−Ｚｎ系酸化物膜に拡散させ、酸素欠損を低減した酸化物半導体膜１０５を形成した。しかしながら、当該加熱処理だけでは、酸化物半導体膜１０５には酸素欠損が残存する。このときのスパッタリング条件としては、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のターゲットを用い、スパッタガスとして流量１５ｓｃｃｍの酸素を圧力０．４Ｐａのチャンバーに導入し、基板温度を２００度とし、供給電力を０．１ｋＷとした。また、加熱処理としては、２５０度のチャンバーにおいて窒素雰囲気で加熱した後、酸素雰囲気で加熱した。
次に、酸化物半導体膜１０５上にフォトリソグラフィ工程によりマスクを形成した後、酸化物半導体膜１０５を選択的にエッチングして、図２（Ｂ）に示すように、酸化物半導体膜１０７ａ、１０７ｃを形成した。ここでは、ＩＣＰエッチング装置を用いてエッチングを行った。エッチング条件として、ＩＣＰ電極に４５０Ｗの電力を供給し、バイアス電極に１００Ｗの電力を供給し、チャンバー圧力を１．９Ｐａとし、流量６０ｓｃｃｍの三塩化ボロン及び流量２０ｓｃｃｍの塩素をエッチングガスとして用いた。
次に、図７（Ａ）に示すように、酸化物半導体膜１０７ａ、１０７ｃ上に一対の電極１１５ａ〜１１５ｄを形成した。ここでは、酸化物半導体膜１０７ａ、１０７ｃ上に厚さ１００ｎｍのタングステン膜をスパッタリング法により形成した後、タングステン膜上にフォトリソグラフィ工程によりマスクを形成し、タングステン膜を選択的にエッチングして、一対の電極１１５ａ〜１１５ｄを形成した。この後、マスクを除去した。
なお、タングステン膜の成膜に用いたスパッタリング条件としては、タングステンターゲットを用い、スパッタガスとして流量８０ｓｃｃｍの加熱したアルゴンを圧力０．８Ｐａのチャンバーに導入し、基板温度を２３０度とし、供給電力を１ｋＷとした。
また、タングステン膜をエッチングするエッチング条件としては、ＩＣＰ電極に５００Ｗの電力を供給し、バイアス電極に１５０Ｗの電力を供給し、チャンバー圧力を１．０Ｐａとし、流量２５ｓｃｃｍの四塩化炭素、流量２５ｓｃｃｍの塩素、及び流量１０ｓｃｃｍの酸素をエッチングガスとして用いた。
次に、酸化物半導体膜１０７ａ、１０７ｃ及び一対の電極１１５ａ〜１１５ｄ上にゲート絶縁膜１１７を形成した。ここでは、ゲート絶縁膜１１７として厚さ１００ｎｍの酸化窒化シリコン膜をＣＶＤ法により形成した。このときのプラズマＣＶＤ法の成膜条件は、流量１ｓｃｃｍのシラン、流量８００ｓｃｃｍの一酸化二窒素を原料ガスとして、圧力４０Ｐａのチャンバーに導入し、６０ＭＨｚの高周波電源の電力を１５０Ｗとし、基板温度を４００度とし、電極間隔距離を２８ｍｍとした。
次に、図７（Ｂ）に示すように、フォトリソグラフィ工程によりマスク１０９を形成した後、後にトランジスタ１となる酸化物半導体膜１０７ａに酸素を添加した。ここでは、イオン注入装置を用い、電子エネルギーを２５ｋＶ、酸素ドーズ量を１×１０１５ｃｍ−２とした。なお、後にトランジスタ２となる酸化物半導体膜１０７ｃには酸素を添加しなかった。この結果、図１２（Ａ）に示すように、後にトランジスタ１となる領域においては、酸素が添加された領域１４３ａと、一対の電極１１５ａ、１１５ｂと重畳し、酸素が添加されない一対の領域１４５ａ、１４５ｂとを有する酸化物半導体膜１４２ａを形成した。
次に、図１２（Ｂ）に示すように、ゲート絶縁膜１１７上にゲート電極１７１ａ、１７１ｃを形成した後、絶縁膜１２７を形成した。
ゲート電極１７１ａ、１７１ｃは、ゲート絶縁膜１１７上に、スパッタリング方法により厚さ３０ｎｍの窒化タンタル膜と、厚さ１３５ｎｍのタングステン膜を積層形成した後、タングステン膜上にフォトリソグラフィ工程によりマスクを形成し、窒化タンタル膜及びタングステン膜を選択的にエッチングして形成した。
なお、窒化タンタル膜の成膜に用いたスパッタリング条件としては、窒化タンタルターゲットを用い、スパッタガスとして流量５０ｓｃｃｍのアルゴン及び流量１０ｓｃｃｍの窒素を圧力０．６Ｐａのチャンバーに導入し、供給電力を１ｋＷの電力とした。また、タングステン膜の成膜に用いたスパッタリング条件としては、タングステンターゲットを用い、スパッタガスとして流量１００ｓｃｃｍの加熱したアルゴンを圧力２Ｐａのチャンバーに導入し、基板温度を２３０度とし、供給電力を４ｋＷとした。
タングステン膜のエッチング条件として、ＩＣＰ電極に３０００Ｗの電力を供給し、バイアス電極に１１０Ｗの電力を供給し、チャンバー圧力を０．６７Ｐａとし、流量４５ｓｃｃｍの塩素、流量５５ｓｃｃｍの四フッ化メタン、流量５５ｓｃｃｍの酸素をエッチングガスとして用いた。また、窒化タンタル膜のエッチング条件として、ＩＣＰ電極に２０００Ｗの電力を供給し、バイアス電極に５０Ｗの電力を供給し、チャンバー圧力を１Ｐａとし、流量１００ｓｃｃｍの塩素をエッチングガスとして第１のエッチングを行った後、ＩＣＰ電極に１０００Ｗの電力を供給し、バイアス電極に２５Ｗの電力を供給し、チャンバー圧力を２Ｐａに変更して第２のエッチングを行った。
絶縁膜１２７は、厚さ５０ｎｍの酸化アルミニウム膜と、厚さ３００ｎｍの酸化窒化シリコン膜を積層形成した。
なお、酸化アルミニウム膜の成膜に用いたスパッタリング条件としては、酸化アルミニウムターゲットを用い、スパッタガスとして流量２５ｓｃｃｍのアルゴン及び流量２５ｓｃｃｍの酸素を圧力０．４Ｐａのチャンバーに導入し、ターゲット及び基板間隔を６０ｍｍ、基板温度を２５０度、供給電力を２．５ｋＷとした。また、酸化窒化シリコン膜のプラズマＣＶＤ法の成膜条件は、流量５ｓｃｃｍのシラン、流量１０００ｓｃｃｍの一酸化二窒素を原料ガスとして、圧力１３３Ｐａのチャンバーに導入し、１３．５６ＭＨｚの高周波電源の電力を３５Ｗとし、基板温度を３２５度とし、電極間隔距離を２０ｍｍとした。
この後、絶縁膜１２７上にフォトリソグラフィ工程によりマスクを形成した後、ゲート絶縁膜１１７及び絶縁膜１２７を選択的にエッチングして、開口部を形成した。次に、当該開口部に一対の電極を形成した。
ゲート絶縁膜１１７及び絶縁膜１２７をエッチングするエッチング条件としては、ＩＣＰ電極に４７５Ｗの電力を供給し、バイアス電極に３００Ｗの電力を供給し、チャンバー圧力を３．５Ｐａとし、流量２２．５ｓｃｃｍの三フッ化メタン、流量１２７．５ｓｃｃｍのヘリウム、及び流量５ｓｃｃｍのメタンをエッチングガスとして用いた。
一対の電極は、厚さ５０ｎｍのチタン膜、厚さ１００ｎｍのアルミニウム膜、及び厚さ５０ｎｍのチタン膜を順に積層形成した後、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて選択的にエッチングして形成した。
なお、チタン膜の成膜に用いたスパッタリング条件としては、チタンターゲットを用い、スパッタガスとして流量２０ｓｃｃｍのアルゴンを圧力０．１Ｐａのチャンバーに導入し、基板温度を室温とし、供給電力を１２ｋＷの電力とした。また、アルミニウム膜の成膜に用いたスパッタリング条件としては、アルミニウムターゲットを用い、スパッタガスとして流量５０ｓｃｃｍのアルゴンを圧力０．４Ｐａのチャンバーに導入し、基板温度を室温とし、供給電力を１ｋＷの電力とした。
チタン膜、アルミニウム膜、及びチタン膜のエッチング条件としては、ＩＣＰ電極に４５０Ｗの電力を供給し、バイアス電極に１００Ｗの電力を供給し、チャンバー圧力を１．９Ｐａとし、流量６０ｓｃｃｍの三塩化ボロン、流量２０ｓｃｃｍの塩素をエッチングガスとして用いた。
以上の工程により、トランジスタ１及びトランジスタ２を作製した。
図１８（Ａ）は、トランジスタ１の電気特性であり、図１８（Ｂ）は、トランジスタ２の電気特性である。図１８において、左縦軸はドレイン電流を表し、右縦軸は電界効果移動度を表し、横軸はゲート電圧を表す。
本実施例の薄膜トランジスタの一対の電極１１５ａ、１１５ｂ、及び一対の電極１１５ｃ、１１５ｄの対向間隔（即ち、チャネル長方向における一対の電極の距離）を９．９μｍ、一対の電極１１５ａ、１１５ｂ、及び一対の電極１１５ｃ、１１５ｄの対向幅（即ち、チャネル幅方向において一対の電極が対向する距離）を１０．３μｍとした。また、ゲート絶縁膜１１７の厚さを１００ｎｍ、平均誘電率を４．１として電界効果移動度を計算した。
また、ドレイン電圧（Ｖｄ）が０．１Ｖで、ゲート電圧（Ｖｇ）が３Ｖのときのオン電流（Ｉｏｎ＿０．１と示す。）、ドレイン電圧（Ｖｄ）が３Ｖで、ゲート電圧（Ｖｇ）が３Ｖのときのオン電流（Ｉｏｎ＿３と示す。）、ドレイン電圧（Ｖｄ）が０．１Ｖで、ゲート電圧（Ｖｇ）が−３Ｖのときの電流（Ｉｏｆｆ＿０．１と示す。）、ドレイン電圧（Ｖｄ）が３Ｖで、ゲート電圧（Ｖｇ）が−３Ｖのときの電流（Ｉｏｆｆ＿３と示す。）、しきい値電圧（Ｖｔｈと示す。）、ドレイン電圧（Ｖｄ）が０．１Ｖのときの電界効果移動度（μＦＥ＿ｌｉｎと示す。）、ドレイン電圧（Ｖｄ）が３Ｖのときの電界効果移動度（μＦＥ＿ｓａｔと示す。）を表１に示す。
Figure 2013048219
図１８及び表１より、酸素が添加された酸化物半導体膜を有するトランジスタ（トランジスタ１）は、ゲート電圧が０Ｖ以下における電流が小さいことが分かる。また、しきい値電圧がプラスであることが分かる。即ち、ノーマリーオフのトランジスタである。一方、酸素が添加されない酸化物半導体膜を有するトランジスタ（トランジスタ２）は、トランジスタ１と比較して、オン電流が大きく電界効果移動度（Ｖｄ＝３Ｖを除く）が高いことが分かる。

Claims (11)

  1. 第１のトランジスタ及び第２のトランジスタを有し、
    前記第１のトランジスタは、
    第１の酸化物半導体膜と、
    前記第１の酸化物半導体膜の一部と重畳する第１のゲート電極と、
    前記第１の酸化物半導体膜及び前記第１のゲート電極の間に設けられるゲート絶縁膜と、
    前記第１の酸化物半導体膜に接する一対の第１の電極と、
    を有し、
    前記第２のトランジスタは、
    第２の酸化物半導体膜と、
    前記第２の酸化物半導体膜の一部と重畳する第２のゲート電極と、
    前記第２の酸化物半導体膜及び前記第２のゲート電極の間に設けられる前記ゲート絶縁膜と、
    前記第２の酸化物半導体膜に接する一対の第２の電極と、
    を有し、
    前記第１の酸化物半導体膜において、前記第１のゲート電極と重畳する第１の領域と、
    前記第２の酸化物半導体膜において、前記第２のゲート電極と重畳する第１の領域との酸素濃度が異なることを特徴とする半導体装置。
  2. 請求項１において、
    前記第１のトランジスタのしきい値電圧が前記第２のトランジスタのしきい値電圧より低いことを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記第１の酸化物半導体膜及び前記第２の酸化物半導体膜と、前記第１のゲート電極及び前記第２のゲート電極の間に、前記一対の第１の電極及び前記一対の第２の電極を有することを特徴とする半導体装置。
  4. 請求項１または請求項２において、
    前記第１のゲート電極及び前記第２のゲート電極を覆う絶縁膜を有し、
    前記ゲート絶縁膜及び前記絶縁膜に設けられた開口部において、前記一対の第１の電極及び前記一対の第２の電極を有することを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記第１の酸化物半導体膜は、前記第１のゲート電極と重畳する第１の領域と、前記第１の領域を挟む一対の第２の領域とを有し、
    前記第２の酸化物半導体膜は、前記第２のゲート電極と重畳する第１の領域と、前記第１の領域を挟む一対の第２の領域とを有し、
    前記第１の酸化物半導体膜における前記一対の第２の領域と、前記第２の酸化物半導体膜における前記一対の第２の領域とは、ドーパントを含むことを特徴とする半導体装置。
  6. 請求項１乃至請求項４のいずれか一項において、
    前記第１の酸化物半導体膜の一部は、前記一対の第１の電極と接し、
    前記第２の酸化物半導体膜の一部は、前記一対の第２の電極と接し、
    前記第１の酸化物半導体膜は、第１のゲート電極と重畳する第１の領域と、前記第１の領域を挟む一対の第２の領域と、前記一対の第１の電極と接し、且つ前記一対の第２の領域を挟む一対の第３の領域とを有し、
    前記第２の酸化物半導体膜は、前記第２のゲート電極と重畳する第１の領域と、前記第１の領域を挟む一対の第２の領域と、前記一対の第２の電極と接し、且つ前記一対の第２の領域を挟む一対の第３の領域とを有し、
    前記第１の酸化物半導体膜における前記一対の第２の領域及び前記一対の第３の領域と、前記第２の酸化物半導体膜における前記一対の第２の領域及び前記一対の第３の領域とは、ドーパントを含むことを特徴とする半導体装置。
  7. 請求項５または請求項６において、
    前記ドーパントは、ホウ素、窒素、リン、及びヒ素の少なくとも一以上であることを特徴とする半導体装置。
  8. 請求項５乃至請求項７のいずれか一項において、
    前記ドーパントは、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンの少なくとも一以上であることを特徴とする半導体装置。
  9. 請求項５乃至請求項８のいずれか一項において、
    前記ドーパントは、フッ素であることを特徴とする半導体装置。
  10. 請求項５乃至請求項９のいずれか一項において、
    前記一対の第２の領域または前記一対の第３の領域には、前記ドーパントの一が、５×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下含まれていることを特徴とする半導体装置。
  11. 請求項５乃至請求項１０のいずれか一項において、
    前記第１の酸化物半導体膜及び前記第２の酸化物半導体膜が、Ｉｎ、Ｇａ、ＳｎおよびＺｎから選ばれた一種以上の元素を含むことを特徴とする半導体装置。
JP2012160136A 2011-07-22 2012-07-19 半導体装置 Withdrawn JP2013048219A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012160136A JP2013048219A (ja) 2011-07-22 2012-07-19 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011161222 2011-07-22
JP2011161222 2011-07-22
JP2012160136A JP2013048219A (ja) 2011-07-22 2012-07-19 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016250186A Division JP6363162B2 (ja) 2011-07-22 2016-12-23 半導体装置及び半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JP2013048219A true JP2013048219A (ja) 2013-03-07

Family

ID=47555169

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012160136A Withdrawn JP2013048219A (ja) 2011-07-22 2012-07-19 半導体装置
JP2016250186A Expired - Fee Related JP6363162B2 (ja) 2011-07-22 2016-12-23 半導体装置及び半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016250186A Expired - Fee Related JP6363162B2 (ja) 2011-07-22 2016-12-23 半導体装置及び半導体装置の作製方法

Country Status (3)

Country Link
US (1) US8643008B2 (ja)
JP (2) JP2013048219A (ja)
KR (2) KR101424870B1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150093616A (ko) * 2014-02-07 2015-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2016006530A1 (ja) * 2014-07-11 2016-01-14 シャープ株式会社 半導体装置およびその製造方法、ならびに液晶表示装置
JP2016520995A (ja) * 2013-03-20 2016-07-14 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレイ
US9780228B2 (en) 2014-11-28 2017-10-03 Industry-Academic Cooperation Foundation, Yonsei University Oxide semiconductor device and method for manufacturing same
JP2017188666A (ja) * 2016-03-10 2017-10-12 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP2018022713A (ja) * 2015-06-19 2018-02-08 株式会社半導体エネルギー研究所 半導体装置、その作製方法、電子機器
KR20180020157A (ko) * 2015-06-19 2018-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 전자 기기
WO2018163997A1 (ja) * 2017-03-09 2018-09-13 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2018201049A (ja) * 2013-07-31 2018-12-20 株式会社半導体エネルギー研究所 半導体装置
JP2019068081A (ja) * 2014-02-07 2019-04-25 株式会社半導体エネルギー研究所 半導体装置
JP2019197901A (ja) * 2013-12-27 2019-11-14 株式会社半導体エネルギー研究所 半導体装置
KR102711534B1 (ko) * 2014-02-07 2024-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541781B2 (en) 2011-03-10 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8859330B2 (en) * 2011-03-23 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9117916B2 (en) 2011-10-13 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
EP2738815B1 (en) * 2012-11-30 2016-02-10 Samsung Electronics Co., Ltd Semiconductor materials, transistors including the same, and electronic devices including transistors
KR20140081412A (ko) * 2012-12-21 2014-07-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6401483B2 (ja) 2013-04-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6072297B2 (ja) * 2013-11-25 2017-02-01 シャープ株式会社 半導体装置およびその書き込み方法
EP3094939B1 (de) * 2014-01-14 2022-03-02 Jan Franck Vorrichtung mit einem behälter zum speichern einer flüssigkeit
DE112015001878B4 (de) * 2014-04-18 2021-09-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
JP6527416B2 (ja) 2014-07-29 2019-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US10043917B2 (en) 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
JP2017224676A (ja) * 2016-06-14 2017-12-21 株式会社ジャパンディスプレイ 半導体装置及び表示装置
CN105957872A (zh) 2016-07-18 2016-09-21 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
KR102550604B1 (ko) 2016-08-03 2023-07-05 삼성디스플레이 주식회사 반도체장치 및 그 제조방법
KR102510397B1 (ko) * 2017-09-01 2023-03-16 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 디스플레이 장치
KR102237569B1 (ko) * 2018-03-28 2021-04-07 한양대학교 산학협력단 그래핀 산화물과 망간 산화물을 포함하는 희생막을 포함하는 전자 소자, 및 그 제조 방법.
KR102237576B1 (ko) * 2018-03-28 2021-04-07 한양대학교 산학협력단 그래핀 산화물을 포함하는 희생막과 물의 반응을 이용한 전자 소자, 및 그 제조 방법.
TWI651765B (zh) * 2018-03-29 2019-02-21 友達光電股份有限公司 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP2007220816A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP2008085048A (ja) * 2006-09-27 2008-04-10 Canon Inc 半導体装置及び半導体装置の製造方法
JP2008277665A (ja) * 2007-05-02 2008-11-13 Kochi Prefecture Sangyo Shinko Center 電子素子及び電子素子の製造方法
JP2009260002A (ja) * 2008-04-16 2009-11-05 Hitachi Ltd 半導体装置及びその製造方法
JP2009278115A (ja) * 2008-05-15 2009-11-26 Samsung Electronics Co Ltd トランジスタとこれを含む半導体素子及びそれらの製造方法
JP2010093070A (ja) * 2008-10-08 2010-04-22 Canon Inc 電界効果型トランジスタ及びその製造方法
JP2010141308A (ja) * 2008-11-13 2010-06-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US20110147738A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011129895A (ja) * 2009-11-20 2011-06-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH11326954A (ja) * 1998-05-15 1999-11-26 Semiconductor Energy Lab Co Ltd 半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7115923B2 (en) * 2003-08-22 2006-10-03 Micron Technology, Inc. Imaging with gate controlled charge storage
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
FR2888989B1 (fr) * 2005-07-21 2008-06-06 St Microelectronics Sa Capteur d'images
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
WO2007138937A1 (en) * 2006-05-26 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008181109A (ja) * 2006-12-27 2008-08-07 Semiconductor Energy Lab Co Ltd 液晶表示装置及びそれを用いた電子機器
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5466939B2 (ja) * 2007-03-23 2014-04-09 出光興産株式会社 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5435907B2 (ja) * 2007-08-17 2014-03-05 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
KR101456454B1 (ko) * 2008-06-25 2014-11-03 주성엔지니어링(주) 반도체 소자 및 이의 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN104795323B (zh) 2009-12-04 2017-12-29 株式会社半导体能源研究所 半导体装置及其制造方法
KR102117506B1 (ko) 2009-12-04 2020-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5727204B2 (ja) * 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102081035B1 (ko) 2010-02-19 2020-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
KR101913657B1 (ko) 2010-02-26 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
CN102782859B (zh) 2010-02-26 2015-07-29 株式会社半导体能源研究所 半导体装置的制造方法
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN106057907B (zh) 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
KR102344452B1 (ko) 2010-04-23 2021-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101636008B1 (ko) 2010-04-23 2016-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101974927B1 (ko) 2010-04-23 2019-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP2007220816A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP2008085048A (ja) * 2006-09-27 2008-04-10 Canon Inc 半導体装置及び半導体装置の製造方法
JP2008277665A (ja) * 2007-05-02 2008-11-13 Kochi Prefecture Sangyo Shinko Center 電子素子及び電子素子の製造方法
JP2009260002A (ja) * 2008-04-16 2009-11-05 Hitachi Ltd 半導体装置及びその製造方法
JP2009278115A (ja) * 2008-05-15 2009-11-26 Samsung Electronics Co Ltd トランジスタとこれを含む半導体素子及びそれらの製造方法
JP2010093070A (ja) * 2008-10-08 2010-04-22 Canon Inc 電界効果型トランジスタ及びその製造方法
JP2010141308A (ja) * 2008-11-13 2010-06-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011129895A (ja) * 2009-11-20 2011-06-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20110147738A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016520995A (ja) * 2013-03-20 2016-07-14 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレイ
JP2018201049A (ja) * 2013-07-31 2018-12-20 株式会社半導体エネルギー研究所 半導体装置
JP7465253B2 (ja) 2013-07-31 2024-04-10 株式会社半導体エネルギー研究所 半導体装置
JP2022034060A (ja) * 2013-07-31 2022-03-02 株式会社半導体エネルギー研究所 トランジスタ
US11380795B2 (en) 2013-12-27 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor film
JP2019197901A (ja) * 2013-12-27 2019-11-14 株式会社半導体エネルギー研究所 半導体装置
US11757041B2 (en) 2013-12-27 2023-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10818795B2 (en) 2013-12-27 2020-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7290764B2 (ja) 2014-02-07 2023-06-13 株式会社半導体エネルギー研究所 表示装置
JP7506225B2 (ja) 2014-02-07 2024-06-25 株式会社半導体エネルギー研究所 表示装置
US10249768B2 (en) 2014-02-07 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2019068081A (ja) * 2014-02-07 2019-04-25 株式会社半導体エネルギー研究所 半導体装置
JP2019096899A (ja) * 2014-02-07 2019-06-20 株式会社半導体エネルギー研究所 半導体装置
US10367013B2 (en) 2014-02-07 2019-07-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102711534B1 (ko) * 2014-02-07 2024-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10763282B2 (en) 2014-02-07 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12057459B2 (en) 2014-02-07 2024-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7184496B2 (ja) 2014-02-07 2022-12-06 株式会社半導体エネルギー研究所 半導体装置
JP2021077901A (ja) * 2014-02-07 2021-05-20 株式会社半導体エネルギー研究所 半導体装置
JP7494274B2 (ja) 2014-02-07 2024-06-03 株式会社半導体エネルギー研究所 半導体装置
KR102345707B1 (ko) * 2014-02-07 2021-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2015188063A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
JP2022084598A (ja) * 2014-02-07 2022-06-07 株式会社半導体エネルギー研究所 表示装置
US11355529B2 (en) 2014-02-07 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20150093616A (ko) * 2014-02-07 2015-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2016006530A1 (ja) * 2014-07-11 2016-01-14 シャープ株式会社 半導体装置およびその製造方法、ならびに液晶表示装置
US9780228B2 (en) 2014-11-28 2017-10-03 Industry-Academic Cooperation Foundation, Yonsei University Oxide semiconductor device and method for manufacturing same
KR102556718B1 (ko) 2015-06-19 2023-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 전자 기기
JP2018022713A (ja) * 2015-06-19 2018-02-08 株式会社半導体エネルギー研究所 半導体装置、その作製方法、電子機器
KR102593883B1 (ko) 2015-06-19 2023-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 전자 기기
KR20210103585A (ko) * 2015-06-19 2021-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 전자 기기
KR20180020157A (ko) * 2015-06-19 2018-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 전자 기기
JP2017188666A (ja) * 2016-03-10 2017-10-12 株式会社半導体エネルギー研究所 半導体装置、電子機器
US10991725B2 (en) 2017-03-09 2021-04-27 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
WO2018163997A1 (ja) * 2017-03-09 2018-09-13 シャープ株式会社 アクティブマトリクス基板およびその製造方法

Also Published As

Publication number Publication date
US8643008B2 (en) 2014-02-04
US20130020569A1 (en) 2013-01-24
KR101424870B1 (ko) 2014-07-31
KR20140059770A (ko) 2014-05-16
JP6363162B2 (ja) 2018-07-25
JP2017069576A (ja) 2017-04-06
KR20130012055A (ko) 2013-01-31

Similar Documents

Publication Publication Date Title
JP6363162B2 (ja) 半導体装置及び半導体装置の作製方法
JP6898495B2 (ja) 半導体装置
JP6966578B2 (ja) 半導体装置
JP6972219B2 (ja) 半導体装置
US20200381558A1 (en) Semiconductor device and manufacturing method thereof
KR102033292B1 (ko) 반도체 장치
JP6097037B2 (ja) 半導体装置
JP5912782B2 (ja) 半導体装置
JP6491266B2 (ja) 半導体装置の作製方法
JP5806905B2 (ja) 半導体装置
JP6080563B2 (ja) 半導体装置の作製方法
JP2012227522A (ja) 半導体装置及びその作製方法
KR102044670B1 (ko) 기억 장치 및 반도체 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161011

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20161223