JP2016520995A - 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレイ - Google Patents

薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレイ Download PDF

Info

Publication number
JP2016520995A
JP2016520995A JP2016503516A JP2016503516A JP2016520995A JP 2016520995 A JP2016520995 A JP 2016520995A JP 2016503516 A JP2016503516 A JP 2016503516A JP 2016503516 A JP2016503516 A JP 2016503516A JP 2016520995 A JP2016520995 A JP 2016520995A
Authority
JP
Japan
Prior art keywords
conductive layer
layer
source
drain
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016503516A
Other languages
English (en)
Other versions
JP6333357B2 (ja
Inventor
▲海▼晶 ▲陳▼
▲海▼晶 ▲陳▼
▲東▼方 王
▲東▼方 王
春生 姜
春生 姜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2016520995A publication Critical patent/JP2016520995A/ja
Application granted granted Critical
Publication of JP6333357B2 publication Critical patent/JP6333357B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本発明は、従来の薄膜トランジスタのオン電流が低く、性能が不安定な問題を解決できる薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレイを提供し、薄膜トランジスタの技術領域に属する。本発明の薄膜トランジスタは、ソース電極（３）、ドレイン電極（４）、半導体層（１）、ゲート電極（２）、ゲート絶縁層（２１）を備えるとともに、前記半導体層の表面に設けられ、互いに間隔をあけるソース導電層（３１）及びドレイン導電層（４１）を備え、前記ソース導電層がソース電極に接続され、前記ドレイン導電層がドレイン電極に接続され、且つ前記ソース導電層とドレイン導電層との間の最小距離は、前記ソース電極とドレイン電極との間の最小距離より小さい。薄膜トランジスタの製造方法は、ソース導電層及びドレイン導電層を形成するステップを備える。アレイ基板及表示装置は上述した薄膜トランジスタを備える。

Description

本発明は、薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレイに関する。
薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）は、薄膜型の半導体デバイスであり、表示技術（例えば、液晶ディスプレイ技術、有機発光ダイオード表示技術）、集積回路技術等の分野で広く応用されている。
図１は、トップゲート型薄膜トランジスタの構造を示す。半導体層（活性層）１はベース９上に設けられ、半導体層１の中部の上方にゲート絶縁層２１及びゲート電極２が順に設けられる。半導体層１、ゲート電極２及びゲート絶縁層２１は全体的に保護層５に覆われる。ゲート絶縁層２１の両側の半導体層１は、保護層５におけるビアホールを介してソース電極３及びドレイン電極４にそれぞれ接続される。薄膜トランジスタがオンされるとき、半導体層１の、ソース電極３とドレイン電極４との間に位置する部分は、電流を伝送し、つまり、「導電チャンネル」を形成する。
本発明は、オン電流が高く且つ性能が安定な薄膜トランジスタを提供する。
本発明の一方面は、ソース電極と、ドレイン電極と、半導体層と、ゲート電極と、ゲート絶縁層と、前記半導体層の表面に設けられ、互いに間隔をあけるソース導電層及びドレイン導電層と、を備え、前記ソース導電層がソース電極に接続され、前記ドレイン導電層がドレイン電極に接続され、且つ前記ソース導電層とドレイン導電層との間の最小距離は、前記ソース電極とドレイン電極との間の最小距離より小さい薄膜トランジスタを提供する。
１つの例示では、前記ソース導電層、ドレイン導電層及びゲート絶縁層は、いずれも前記半導体層上に形成され、前記ゲート電極は前記ゲート絶縁層上に形成され、前記薄膜トランジスタは、前記半導体層、ソース導電層、ドレイン導電層、ゲート電極及びゲート絶縁層を被覆する保護層をさらに備え、前記ソース電極及びドレイン電極は、保護層におけるビアホールを介してソース導電層及びドレイン導電層にそれぞれ接続される。
１つの例示では、前記半導体層の上面の、前記ゲート絶縁層に被覆されない部分は、ゲート絶縁層によって、独立するソース電極領域及びドレイン電極領域に分割され、前記ソース導電層及びドレイン導電層は、前記ソース電極領域及びドレイン電極領域をそれぞれ被覆する。
１つの例示では、前記半導体層は、金属酸化物の半導体層であり、前記ソース導電層及びドレイン導電層は、無電解めっき工程によって形成される。
１つの例示では、前記半導体層は、金属酸化物の半導体層、アモルファスシリコン半導体層、多結晶シリコン半導体層、有機半導体層の中のいずれか１つで位置する。
１つの例示では、前記ソース導電層及びドレイン導電層は、モリブデン、銅、アルミニウム、タングステンの中の少なくとも１つの金属からなる。
１つの例示では、前記ソース導電層は、少なくとも２つの互いに重なり合うサブ・ソース導電層からなり、及び／又は前記ドレイン導電層は、少なくとも２つの重なり合うサブ・ドレイン導電層からなる。
本発明の他の方面は、薄膜トランジスタの製造方法であって、前記薄膜トランジスタは、ソース電極、ドレイン電極、半導体層、ゲート電極、及びゲート絶縁層を備え、前記薄膜トランジスタは、前記半導体層の表面に設けられ、互いに間隔をあけるソース導電層及びドレイン導電層をさらに備え、前記ソース導電層がソース電極に接続され、前記ドレイン導電層がドレイン電極に接続され、且つ前記ソース導電層とドレイン導電層との間の最小距離は、前記ソース電極とドレイン電極との間の最小距離より小さく、前記方法は、前記ソース導電層及びドレイン導電層を有するパターンを形成するステップを備える薄膜トランジスタの製造方法を提供する。
１つの例示では、前記薄膜トランジスタの製造方法は、パターニング工程によって半導体層を有するパターンを形成するステップと、パターニング工程によって前記半導体層上に位置するゲート絶縁層及び前記ゲート絶縁層上に位置するゲート電極を有するパターンを形成するステップと、前記半導体層、ソース導電層、ドレイン導電層、ゲート電極及びゲート絶縁層を被覆する保護層を形成し、パターニング工程によって前記保護層にビアホールを形成するステップと、パターニング工程によってソース電極及びドレイン電極を有するパターンを形成し、前記ソース電極及びドレイン電極が保護層におけるビアホールを介してソース導電層及びドレイン導電層にそれぞれ接続されるステップと、を備え、前記ソース導電層及びドレイン導電層を形成するステップは、半導体層を形成するステップと、保護層を形成するステップとの間で行われる。
１つの例示では、前記半導体層の上面の、前記ゲート絶縁層に被覆されない部分は、ゲート絶縁層によって独立するソース電極領域及びドレイン電極領域に分割され、前記ソース導電層及びドレイン導電層は、前記ソース電極領域及びドレイン電極領域をそれぞれ被覆する。
１つの例示では、前記半導体層は金属酸化物の半導体層であり、前記ソース導電層及びドレイン導電層を形成するステップは、ゲート絶縁層を形成するステップと保護層を形成するステップとの間で行われ、且つ前記ソース導電層及びドレイン導電層を有するパターンを形成するステップは、無電解めっき工程によって前記半導体層の上面のソース電極領域及びドレイン電極領域において、ソース導電層及びドレイン導電層をそれぞれ形成するステップを備える。
１つの例示では、前記半導体層は、金属酸化物の半導体層、アモルファスシリコン半導体層、多結晶シリコン半導体層、有機半導体層の中のいずれか１つである。
１つの例示では、前記ソース導電層及びドレイン導電層を有するパターンを形成するステップは、パターニング工程によって前記ソース導電層及びドレイン導電層を有するパターンを形成するステップを備える。
１つの例示では、前記ソース導電層及びドレイン導電層は、モリブデン、銅、アルミニウム、タングステンの中の少なくとも１つの金属からなる。
１つの例示では、前記ソース導電層は、少なくとも２つの重なり合うサブ・ソース導電層からなり、及び／又は前記ドレイン導電層は、少なくとも２つの重なり合うサブ・ドレイン導電層からなる。
本発明のさらに他の方面は、上述したいずれか１つの薄膜トランジスタを備えるアレイ基板を提供する。
本発明のさらに他の方面は、上述したアレイ基板を備えるディスプレイを提供する。
以下、本発明の実施例の技術案をさらに明確にするように、本発明実施例の図面を参照しながら、本発明の実施例の技術案を明確で完全に説明する。下記の実施例は、当然ながら、本発明の実施例の一部であり、全ての実施例ではない。
従来の薄膜トランジスタの、ソース電極及びドレイン電極を通る面に沿う断面構造を示す概略図である。 本発明の実施例２に係る薄膜トランジスタの、ソース電極及びドレイン電極を通る面に沿う断面構造を示す概略図である。 本発明の実施例２に係る薄膜トランジスタを製造する場合に、導電層を形成する前の上面視構造を示す概略図である。 図３に示す薄膜トランジスタのＡＡ’面に沿う断面構造を示す概略図である。 本発明の実施例２に係る薄膜トランジスタを製造する場合、導電層を形成した後の上面視構造を示す概略図である。 図５に示す薄膜トランジスタのＢＢ’面に沿う断面構造を示す概略図である。 本発明の実施例２に係る他の薄膜トランジスタの断面構造を示す概略図である。
以下、本発明の実施例の目的、技術案及び利点をさらに明確にするように、本発明の実施例の図面を参照しながら、本発明の実施例の技術案を明確で完全に説明する。下記の実施例は、当然ながら、本発明の実施例の一部であり、全ての実施例ではない。本発明の実施例に基づき、当業者が創造的労働をしない前提で得られる全ての他の実施例は、いずれも本発明の保護範囲に入る。
ここで使われる技術用語または科学技術用語は、特別に定義されていない場合、当業者が理解できる一般的な意味を有する。本願明細書及び特許請求の範囲に記載の「第１」、「第２」及び類似する用語は、順序、数量または重要性を示すものではなく、異なる組成部分を区分するものにすぎない。同じように、「１つ」、「１」または「該」などの類似する用語は数量を限定するものではなく、少なくとも１つがあることを示すものである。「備える」または「含む」等の用語は、「備える」または「含む」の前に記載された素子または部材が、「備える」または「含む」の後に挙げられる素子または部材及びそれらと同等のものをカバーすることを指し、他の素子または部材を排除しない。「接続」または「つながる」等の類似する用語は、物理的または机械的な接続に限定されるのではなく、直接的または間接的な接続にもかかわらず、電気的な接続も含む。「上」、「下」、「左」、「右」等は、相対的な位置関係を指すだけであり、説明された対象の絶対的な位置が変化した後、該相対的な位置関係も対応に変化する可能性がある。
発明者は、図１に示す薄膜トランジスタを検討して少なくとも以下の問題があることを発見した。即ち、ゲート電極２とソース電極３及びドレイン電極４との間の保護層５を降伏させないように、ソース電極３とドレイン電極４との間に（即ち、２つのビアホールの間に）大きい距離を有する必要がある。ソース電極３とドレイン電極４との間は、半導体層１によって導電されるが、半導体層１の導電能力に制限があるため、導電のための半導体領域の長さｄが大きいほど、薄膜トランジスタのオン電流が低くなり、導電能力が悪くなるため、ソース電極３とドレイン電極４との間の距離（言い換えると、ソース電極３及びドレイン電極４が半導体層１に接触する部分との間の最小距離）をできるだけ小さくする必要がある。また、ビアホールは形成されるときに変形しやすい。例えば、そもそも角孔であるビアホールは、露光される場合、円形になる（小さいビアホールの場合、さらに明らかである）。然し、ビアホールの形状が導電のための半導体領域の長さｄに対して多少影響するので、この長さｄが不安定になり、薄膜トランジスタの性能の安定性が影響される。
実施例１
本実施例は、ソース電極、ドレイン電極、半導体層、ゲート電極、及びゲート絶縁層を備える薄膜トランジスタを提供する。
この薄膜トランジスタは、半導体層の表面に設けられ、互いに間隔をあけるソース導電層及びドレイン導電層をさらに備え、前記ソース導電層はソース電極に接続され、前記ドレイン導電層はドレイン電極に接続され、且つ前記ソース導電層とドレイン導電層との間の最小距離は、前記ソース電極とドレイン電極との間の最小距離より小さい。
本実施例に係る薄膜トランジスタには、ソース導電層及びドレイン導電層が設けられ、ソース電極及びドレイン電極の電流は、ソース導電層及びドレイン導電層にそれぞれ伝導することができる。従って、導電のための半導体領域の長さは、ソース電極とドレイン電極との間の距離（或いは、ビアホールの間の距離）ではなく、２つの導電層の間の最小距離によって決まられる。このように、２つの導電層の位置及び形状が決まれば、ソース電極及びドレイン電極の位置及びビアホールの形状に問わず、導電のための半導体領域の長さは変化しなくなる。従って、この薄膜トランジスタは、降伏問題を避けるとともに、大きく且つ安定なオン電流を確保できる。
実施例２
本実施例は、図２〜図７に示すように、ソース電極３、ドレイン電極４、半導体層１、ゲート電極２、ゲート絶縁層２１、ソース導電層３１及びドレイン導電層４１を備える薄膜トランジスタを提供する。ソース導電層３１及びドレイン導電層４１は、半導体層１の表面に設けられ、即ち、導電層３１,４１は、ともに半導体層１の表面に接触し、導電層３１,４１が互いに間隔をあけ、即ち、導電層３１,４１が互いに接触しない。ソース導電層３１とドレイン導電層３２との間の最小距離Ｄは、ソース電極３とドレイン電極２との間の最小距離Ｄより小さい。
図１に示す薄膜トランジスタの通常構造では、ゲート絶縁層２１は、ゲート電極２と半導体層１とを分離し、ソース電極３及びドレイン電極４は、ゲート絶縁層２１の両側の半導体層１にそれぞれ接続される。本実施例では、上述した通常の薄膜トランジスタと異なるように、ソース電極３及びドレイン電極４は、それぞれソース導電層３１及びドレイン導電層４１によって、ゲート絶縁層２１の両側の半導体層１に接続されるので、この場合、ソース導電層３１及びドレイン導電層４１は、ゲート電極２に接触しないはずである。
薄膜トランジスタは、ゲート電極２及びゲート絶縁層２１の位置によって、トップゲート型（ゲート電極２が半導体層１の上方に設けられ、半導体層１より、ベース９からさらに離れる）及びボトムゲート型（ゲート電極２が半導体層１とベース９との間に設けられる）に分ける。
本実施例に係る薄膜トランジスタは、トップゲート型薄膜トランジスタであることが好ましい。図２に示すように、その半導体層１は、ベース９上に設けられ、ゲート絶縁層２１は、半導体層１の中部の上に設けられ、ゲート電極２は、ゲート絶縁層２１上に設けられ、ソース導電層３１及びドレイン導電層４１は、ゲート絶縁層２１の両側の半導体層１の表面にそれぞれ設けられる。また、半導体層１、ゲート電極２、ゲート絶縁層２１、ソース導電層３１及びドレイン導電層４１等は、いずれも保護層５に被覆され、ソース電極３及びドレイン電極４は、保護層５におけるビアホールを介してソース導電層３１及びドレイン導電層４１にそれぞれ接続される。
トップゲート型薄膜トランジスタは、そのソース電極３、ドレイン電極４、ゲート電極２が同様に半導体層１的トップ側に設けられるため、それらの間の降伏がさらに容易に発生する。本実施例によれば、このような問題が減少又は避けられる。
図３に示すように、半導体層１の上表面の、ゲート絶縁層２１に被覆されない部分は、ゲート絶縁層２１によって独立するソース電極領域（ゲート絶縁層２１の左側の領域）及びドレイン電極領域（ゲート絶縁層２１の右側の領域）に分けられることがさらに好ましい。図５に示すように、ソース導電層３１及びドレイン導電層４１は、ソース電極領域及びドレイン電極領域をそれぞれ被覆する。
つまり、ソース導電層３１及びドレイン導電層４１は、半導体層１の露出する表面をそれぞれ全部被覆し、且つゲート絶縁層２１の両側にそれぞれ隣接する。これによって、導電のための半導体領域の長さｄが最小に低減され、このようなソース導電層３１及びドレイン導電層４１は、無電解めっき工程の容易に製造される。
ソース導電層３１及びドレイン導電層４１は、例えば、モリブデン、銅、アルミニウム、タングステンの中の少なくとも１つで構成され、例えば、これらの中のいずれか１つ又は複数からなる合金で構成されることが好ましい。
上記金属／合金材料は、半導体領域でよく使われる導電金属であり、半導体デバイスの性能に不良の影響を与えることがない。なお、他の種類の導電材料を採用してもよい。
ソース導電層３１は、例えば、少なくとも２つの重なり合うサブ・ソース導電層からなり、或いは、ドレイン導電層４１は、少なくとも２つの重なり合うサブ・ドレイン導電層からなることが好ましい。
つまり、ソース導電層３１及びドレイン導電層４１の中の少なくとも１つは、複数の重なり合う層からなり、各層の材料が同じであってもよいし、異なってもよい。このような多層の構造によって、ソース導電層３１及びドレイン導電層４１の性能がさらによく調整することができる。例えば、それらと半導体層との結合を密接させるとともに、導電性能が良好になる。
半導体層１は、例えば、金属酸化物の半導体層であり、即ち、薄膜トランジスタは金属酸化物の薄膜トランジスタであることが好ましい。
金属酸化物の薄膜トランジスタは、キャリヤーの移動度が高く、製造工程が簡単で、成膜の均一性がよく、コストが低い等のメリットを有するので好ましい。なお、アモルファスシリコン半導体（ａ−Ｓｉ）、多結晶シリコン半導体（Ｐ−Ｓｉ）、有機半導体等の他の材料を半導体層１としてもよい。
半導体層１が金属酸化物の半導体層である場合、ソース導電層３１及びドレイン導電層４１は、無電解めっき工程によって製造されることが好ましい。
なお、本実施例に係る薄膜トランジスタは、トップゲート型構造に限らず、他の薄膜トランジスタであってもよい。
例えば、図７に示すように、他の実施例に係る薄膜トランジスタでは、ゲート電極２及びゲート絶縁層２１が、半導体層１とベース９との間に設けられ（即ち、この薄膜トランジスタがボトムゲート型構造である）。また、薄膜トランジスタは、具体的な要求により、他の構造を有してもよい。例えば、ベース９上に緩衝層をさらに設けてもよい。半導体層１は、性能を改善するための様々なドーピング領域等をさらに有してもよい。薄膜トランジスタの具体的な形態が様々であるため、ここで贅言しないが、ソース電極３及びドレイン電極４がそれぞれソース導電層３１及びドレイン導電層４１によって半導体層１に接続されれば、本発明の保護範囲に入る。
上述した実施例に係る薄膜トランジスタの製造は、以下のステップＳ０１〜Ｓ０６を備えてもよい。
Ｓ０１、例えば、パターニング工程によってベース９上に半導体層１を有するパターンを形成する。
パターニング工程は、例えば、フォトエッチング工程であり、一般的に、堆積層形成、フォトレジストの塗布、露光・現像、エッチング、フォトレジストの剥離等のステップを備える。
Ｓ０２、上述したステップを完成した基板上にゲート絶縁層の薄膜を堆積する。
Ｓ０３、上述したステップを完成した基板上に、ゲート金属薄膜を堆積し、パターニング工程によってゲート絶縁層２１及びゲート電極２を有するパターンを形成し、図３及び図４に示す構造を得る。
Ｓ０４、ソース導電層３１及びドレイン導電層４１を形成し、図５及び図６に示す構造を得る。
例えば、図２に示すトップゲート型薄膜トランジスタは、半導体層１が金属酸化物の半導体層である場合、ソース導電層３１及びドレイン導電層４１が無電解めっき工程によって形成されてもよい。
無電解めっき工程は、簡単で、コストが低く、その技術的特徴によって、金属又は金属酸化物のみに成膜できる。トップゲート型薄膜トランジスタは、ベース９が一般的にガラス材料であり、ゲート絶縁層２１が一般的に窒化ケイ素等の材料であるため、ソース導電層３１及びドレイン導電層４１は、ゲート絶縁層２１の両側の半導体層１の表面に直接に形成されるが、ゲート絶縁層２１及びベース９上には導電層を形成しない。このように、図５及び図６に示すような導電のための半導体領域の最も短い長さｄを有する薄膜トランジスタが直接形成できる。
なお、ゲート電極２は一般的に金属材料であるため、その上に金属層２２を形成してもよいが、この層の存在がゲート電極２の性能に対して影響しない。
以下、無電解めっき工程によってモリブデン導電層を形成することを例として説明する。室温から１００℃までの温度で、無電解めっきモリブデン液を図３及び図４に示す構造を有するベース９上に塗布し、完全に反応された後、図５及び図６に示す構造が得られ、そして、洗浄して乾燥し、後続のステップに入る。
例えば、無電解めっきモリブデン液の成分は、０.１〜０.３ｍｏｌ／Ｌの硫酸モリブデン、０.０５〜０.１５ｍｏｌ／Ｌの硫化ナトリウム（安定剤）、０.１〜１ｍｏｌ／Ｌの酢酸ナトリウム（緩衝剤）、０.１〜１ｍｏｌ／Ｌの酒石酸（錯化剤）、残りの水を備える。なお、以上は無電解めっきモリブデン液の１つの具体的な例であり、その成分が異なってもよい。例えば、さらに促進剤、ｐＨ値調整剤等の他の物質を備えてもよい。また、既存成分の濃度及び物質の選択が異なってもよい。
無電解めっきによって導電層を形成する技術は，既知であるため、ここで、詳しく説明しない。
なお、無電解めっき工程によってソース導電層３１及びドレイン導電層４１を形成するステップは、ゲート絶縁層２１を形成した後であって、下記の保護層５を形成するステップ前で行えばよい。つまり、Ｓ０３及びＳ０４を交換してもよい。即ち、導電層３１、４１を先に形成し、そして、ゲート電極２を形成する。これによって、ゲート電極２上に金属層２２を形成することがない。
例えば、パターニング工程によって、ソース導電層３１及びドレイン導電層４１を有するパターンを形成してもよい。
パターニング工程は、相対的に複雑であるが、広い範囲で応用でき、様々な材料の導電層３１,４１（例えば、非金属材料の導電層を形成する）の形成に用いられ、いずれの形式の導電層３１,４１も形成することができる。例えば、図７に示す半導体層１の表面の一部のみを被覆する導電層３１,４１を形成する。無電解めっき工程は、このような構造を形成しがたい。
なお、パターニング工程によってソース導電層３１及びドレイン導電層４１を形成すると、このステップは、半導体層１を形成するステップの後であって、下記の保護層５を形成するステップの前で行えばよい。即ち、ゲート電極２を形成してゲート絶縁層２１を形成するステップと交換してもよい。
Ｓ０６、パターニング工程によってソース電極３及びドレイン電極４を有するパターンを形成し、ソース電極３及びドレイン電極４は、保護層５におけるビアホールを介してソース導電層３１及びドレイン導電層４１にそれぞれ接続される。
なお、薄膜トランジスタの構造によって、具体的な製造方法も様々である。ここで、一つ一つ説明しないが、ソース導電層３１及びドレイン導電層４１を形成するステップを有する場合、本発明の保護範囲に入る。
実施例３
本実施例は、上述した薄膜トランジスタを備えるアレイ基板を提供する。
例えば、該アレイ基板は、ベース及びベース上に形成されるゲート電極線及びデータラインを備え、ゲート電極線及びデータラインが互いに交差して複数の画素ユニットを画定し、画素ユニット毎に、少なくとも１つの薄膜トランジスタを備え、且つ少なくとも１つの薄膜トランジスタが上述した薄膜トランジスタである。
該アレイ基板は、蓄積容量、画素電極、有機発光ダイオード、画素画定層（ＰＤＬ）等の他の既知構造を有してもよい。ここで詳しく説明しない。
本実施例に係るアレイ基板は、上述した薄膜トランジスタを備えるため、性能が安定であり、高品質の表示に用いられる。
実施例４
本実施例は、上述したアレイ基板を備えるディスプレイを提供する。
例えば、該ディスプレイは、液晶ディスプレイ又は有機発光ダイオードディスプレイである。
例えば、該ディスプレイが液晶ディスプレイである場合、このアレイ基板が対向基板と対向して液晶セルを形成し、液晶セルに液晶材料が充填されている。この対向基板は、例えば、カラーフィルタ基板である。
例えば、ディスプレイは、電源ユニット、フレーム、駆動ユニット、カラーフィルタ、液晶層等の他の既知構造を有してもよい。ここで詳しく説明しない。
本実施例に係るディスプレイは、上述したアレイ基板を備えるため、表示の品質が高くて安定である。
以上は、本発明の例示的な実施例であり、本発明の保護範囲を限定するものではない。本発明の保護範囲は特許請求の範囲に基づく。
１ 半導体層
２ ゲート電極
２１ ゲート絶縁層
２２ 金属層
３ ソース電極
３１ ソース導電層
４ ドレイン電極
４１ ドレイン導電層
５ 保護層
９ ベース
ｄ 導電のための半導体領域の長さ

Claims (17)

  1. 薄膜トランジスタであって、
    ソース電極と、ドレイン電極と、半導体層と、ゲート電極と、ゲート絶縁層と、前記半導体層の表面に設けられ、互いに間隔をあけるソース導電層及びドレイン導電層とを備え、
    前記ソース導電層がソース電極に接続され、前記ドレイン導電層がドレイン電極に接続され、且つ前記ソース導電層とドレイン導電層との間の最小距離は、前記ソース電極とドレイン電極との間の最小距離より小さいことを特徴とする薄膜トランジスタ。
  2. 前記ソース導電層、ドレイン導電層及びゲート絶縁層は、いずれも前記半導体層上に形成され、前記ゲート電極は前記ゲート絶縁層上に形成され、
    前記薄膜トランジスタは、前記半導体層、ソース導電層、ドレイン導電層、ゲート電極及びゲート絶縁層を被覆する保護層をさらに備え、
    前記ソース電極及びドレイン電極は、保護層におけるビアホールを介してそれぞれソース導電層及びドレイン導電層に接続されることを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記半導体層の上面の、前記ゲート絶縁層に被覆されない部分は、ゲート絶縁層によって、独立するソース電極領域及びドレイン電極領域に分割され、前記ソース導電層及びドレイン導電層は、前記ソース電極領域及びドレイン電極領域をそれぞれ被覆することを特徴とする請求項２に記載の薄膜トランジスタ。
  4. 前記半導体層は、金属酸化物の半導体層であり、
    前記ソース導電層及びドレイン導電層は、無電解めっき工程によって形成されることを特徴とする請求項１〜３のいずれか１項に記載の薄膜トランジスタ。
  5. 前記半導体層は、金属酸化物の半導体層、アモルファスシリコン半導体層、多結晶シリコン半導体層及び有機半導体層の中のいずれか１つであることを特徴とする請求項１〜３のいずれか１項に記載の薄膜トランジスタ。
  6. 前記ソース導電層及びドレイン導電層は、モリブデン、銅、アルミニウム、タングステンの中の少なくとも１つからなることを特徴とする請求項１〜４のいずれか１項に記載の薄膜トランジスタ。
  7. 前記ソース導電層及び前記ドレイン導電層の中の少なくとも１つは、少なくとも２つの重なり合うサブ・ソース導電層からなることを特徴とする請求項１〜４のいずれか１項に記載の薄膜トランジスタ。
  8. 薄膜トランジスタの製造方法であって、
    前記薄膜トランジスタは、ソース電極と、ドレイン電極と、半導体層と、ゲート電極と、ゲート絶縁層と、前記半導体層の表面に設けられ、互いに間隔をあけるソース導電層及びドレイン導電層とを備え、前記ソース導電層はソース電極に接続され、前記ドレイン導電層がドレイン電極に接続され、且つ前記ソース導電層とドレイン導電層との間の最小距離は、前記ソース電極とドレイン電極との間の最小距離より小さく、
    前記ソース導電層及びドレイン導電層を有するパターンを形成するステップを備えることを特徴とする薄膜トランジスタの製造方法。
  9. パターニング工程によって半導体層を有するパターンを形成するステップと、
    パターニング工程によって、前記半導体層上に位置するゲート絶縁層及び前記ゲート絶縁層上に位置するゲート電極を有するパターンを形成するステップと、
    前記半導体層、ソース導電層、ドレイン導電層、ゲート電極及びゲート絶縁層を被覆する保護層を形成し、パターニング工程によって前記保護層にビアホールを形成するステップと、
    パターニング工程によってソース電極及びドレイン電極を有するパターンを形成し、前記ソース電極及びドレイン電極が保護層におけるビアホールを介してソース導電層及びドレイン導電層にそれぞれ接続されるステップと，を備え、
    前記ソース導電層及びドレイン導電層を形成するステップは、半導体層を形成するステップと保護層を形成するステップとの間で行われることを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
  10. 前記半導体層の上面の、前記ゲート絶縁層に被覆されない部分は、ゲート絶縁層によって独立するソース電極領域及びドレイン電極領域に分割され、前記ソース導電層及びドレイン導電層は、前記ソース電極領域及びドレイン電極領域をそれぞれ被覆することを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
  11. 前記半導体層は金属酸化物半導体層であり、前記ソース導電層及びドレイン導電層を形成するステップは、ゲート絶縁層を形成するステップと保護層を形成するステップとの間で行われ、且つ、前記ソース導電層及びドレイン導電層を有するパターンを形成するステップは、
    無電解めっき工程によって、前記半導体層の上面におけるソース電極領域及びドレイン電極領域に、ソース導電層及びドレイン導電層をそれぞれ形成するステップを備えることを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  12. 前記半導体層は、金属酸化物半導体層、アモルファスシリコン半導体層、多結晶シリコン半導体層及び有機半導体層の中のいずれか１つであることを特徴とする請求項８〜１０のいずれか１項に記載の薄膜トランジスタの製造方法。
  13. 前記ソース導電層及びドレイン導電層を有するパターンを形成するステップは、
    パターニング工程によって前記ソース導電層及びドレイン導電層を有するパターンを形成するステップを備えることを特徴とする請求項８〜１０のいずれか１項に記載の薄膜トランジスタの製造方法。
  14. 前記ソース導電層及びドレイン導電層は、モリブデン、銅、アルミニウム、タングステンの中の少なくとも１つかならなることを特徴とする請求項８〜１１のいずれか１項に記載の薄膜トランジスタの製造方法。
  15. 前記ソース導電層及び前記ドレイン導電層の中の少なくとも１つは、少なくとも２つの重なりあうサブ・ソース導電層からなることを特徴とする請求項８〜１１のいずれか１項に記載の薄膜トランジスタの製造方法。
  16. アレイ基板であって、請求項１〜７のいずれか１項に記載の薄膜トランジスタを備えることを特徴とするアレイ基板。
  17. ディスプレイであって、請求項１６に記載のアレイ基板を備えることを特徴とするディスプレイ。
JP2016503516A 2013-03-20 2013-06-20 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレイ Active JP6333357B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310090696.7A CN103199113B (zh) 2013-03-20 2013-03-20 薄膜晶体管及其制备方法、阵列基板、显示装置
CN201310090696.7 2013-03-20
PCT/CN2013/077590 WO2014146363A1 (zh) 2013-03-20 2013-06-20 薄膜晶体管及其制备方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
JP2016520995A true JP2016520995A (ja) 2016-07-14
JP6333357B2 JP6333357B2 (ja) 2018-05-30

Family

ID=48721558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016503516A Active JP6333357B2 (ja) 2013-03-20 2013-06-20 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレイ

Country Status (6)

Country Link
US (1) US20150255618A1 (ja)
EP (1) EP2978012B1 (ja)
JP (1) JP6333357B2 (ja)
KR (1) KR20140123924A (ja)
CN (1) CN103199113B (ja)
WO (1) WO2014146363A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157206A (ja) * 2017-03-17 2018-10-04 株式会社リコー 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP2020522118A (ja) * 2017-04-20 2020-07-27 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 導電パターン構造及びその製造方法、アレイ基板、表示装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752517A (zh) * 2013-12-31 2015-07-01 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
KR102518392B1 (ko) * 2014-12-16 2023-04-06 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판
CN110262144B (zh) * 2015-01-13 2022-07-19 群创光电股份有限公司 显示面板
KR102363115B1 (ko) * 2017-03-17 2022-02-15 가부시키가이샤 리코 전계 효과형 트랜지스터, 그 제조 방법, 표시 소자, 표시 디바이스 및 시스템
CN107170807B (zh) * 2017-05-11 2020-07-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN108389867A (zh) * 2018-02-26 2018-08-10 深圳市华星光电半导体显示技术有限公司 阵列基板及阵列基板的制作方法
CN108447916B (zh) * 2018-03-15 2022-04-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN110571226B (zh) 2019-09-05 2021-03-16 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN110600517B (zh) 2019-09-16 2021-06-01 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN110729359A (zh) * 2019-10-25 2020-01-24 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管、显示面板及薄膜晶体管的制作方法
CN112635572A (zh) * 2020-12-24 2021-04-09 广东省科学院半导体研究所 薄膜晶体管及其制备方法和显示器件
CN117177621A (zh) * 2021-05-12 2023-12-05 厦门天马微电子有限公司 显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009293082A (ja) * 2008-06-05 2009-12-17 Sony Corp 電極及びその形成方法、半導体デバイス
JP2012199542A (ja) * 2011-03-10 2012-10-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2012227523A (ja) * 2011-04-08 2012-11-15 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2013048219A (ja) * 2011-07-22 2013-03-07 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5658806A (en) * 1995-10-26 1997-08-19 National Science Council Method for fabricating thin-film transistor with bottom-gate or dual-gate configuration
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP2008218960A (ja) * 2007-02-08 2008-09-18 Mitsubishi Electric Corp 薄膜トランジスタ装置、その製造方法、及び表示装置
JP5415001B2 (ja) * 2007-02-22 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
KR101453829B1 (ko) * 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
TWI351765B (en) * 2007-08-29 2011-11-01 Au Optronics Corp Display element and method of manufacturing the sa
KR101108175B1 (ko) * 2010-06-09 2012-01-31 삼성모바일디스플레이주식회사 박막 트랜지스터, 이를 포함하는 디스플레이 장치용 어레이 기판 및 그 제조 방법
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
US8435832B2 (en) * 2011-05-26 2013-05-07 Cbrite Inc. Double self-aligned metal oxide TFT
CN102636927B (zh) * 2011-12-23 2015-07-29 京东方科技集团股份有限公司 阵列基板及其制造方法
CN102544104A (zh) * 2012-01-12 2012-07-04 清华大学 一种耐高压的隧穿晶体管及其制备方法
CN103000531A (zh) * 2012-12-14 2013-03-27 友达光电股份有限公司 一种用于低温多晶硅薄膜晶体管的制造方法
CN203179896U (zh) * 2013-03-20 2013-09-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009293082A (ja) * 2008-06-05 2009-12-17 Sony Corp 電極及びその形成方法、半導体デバイス
JP2012199542A (ja) * 2011-03-10 2012-10-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2012227523A (ja) * 2011-04-08 2012-11-15 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2013048219A (ja) * 2011-07-22 2013-03-07 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157206A (ja) * 2017-03-17 2018-10-04 株式会社リコー 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP2020522118A (ja) * 2017-04-20 2020-07-27 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 導電パターン構造及びその製造方法、アレイ基板、表示装置
JP7074683B2 (ja) 2017-04-20 2022-05-24 京東方科技集團股▲ふん▼有限公司 導電パターン構造及びその製造方法、アレイ基板、表示装置

Also Published As

Publication number Publication date
EP2978012A1 (en) 2016-01-27
CN103199113B (zh) 2018-12-25
EP2978012B1 (en) 2019-08-07
WO2014146363A1 (zh) 2014-09-25
US20150255618A1 (en) 2015-09-10
JP6333357B2 (ja) 2018-05-30
KR20140123924A (ko) 2014-10-23
CN103199113A (zh) 2013-07-10
EP2978012A4 (en) 2016-10-19

Similar Documents

Publication Publication Date Title
JP6333357B2 (ja) 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレイ
WO2018099052A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
US9613986B2 (en) Array substrate and its manufacturing method, display device
US10043679B2 (en) Method of fabricating array substrate
WO2015096355A1 (zh) 阵列基板及其制作方法、显示装置
WO2018176784A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US10483296B2 (en) TFT and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
US10615282B2 (en) Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus
JP6359650B2 (ja) アレイ基板、表示装置及びアレイ基板の製作方法
WO2014117443A1 (zh) 氧化物薄膜晶体管阵列基板及其制作方法、显示面板
US10534233B2 (en) Array substrate, method for manufacturing the same, display device
KR20170028986A (ko) 산화물 반도체 tft 기판의 제작방법 및 구조
WO2019042251A1 (zh) 薄膜晶体管、薄膜晶体管制备方法和阵列基板
JP6055077B2 (ja) トランジスタの製造方法、トランジスタ、アレイ基板及び表示装置
WO2018014385A1 (zh) 薄膜晶体管及其制作方法
WO2021179330A1 (zh) 阵列基板及其制作方法
US10437122B2 (en) Display device, array substrate, pixel structure, and manufacturing method thereof
CN108922892B (zh) 阵列基板及其制作方法、显示面板
KR101831080B1 (ko) 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판
JP7074683B2 (ja) 導電パターン構造及びその製造方法、アレイ基板、表示装置
WO2016000363A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
CN203179896U (zh) 薄膜晶体管、阵列基板、显示装置
KR102097226B1 (ko) 어레이 기판 및 그 제조 방법
TWI588968B (zh) 顯示面板及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170501

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180221

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180424

R150 Certificate of patent or registration of utility model

Ref document number: 6333357

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250