KR102237576B1 - 그래핀 산화물을 포함하는 희생막과 물의 반응을 이용한 전자 소자, 및 그 제조 방법. - Google Patents
그래핀 산화물을 포함하는 희생막과 물의 반응을 이용한 전자 소자, 및 그 제조 방법. Download PDFInfo
- Publication number
- KR102237576B1 KR102237576B1 KR1020190024501A KR20190024501A KR102237576B1 KR 102237576 B1 KR102237576 B1 KR 102237576B1 KR 1020190024501 A KR1020190024501 A KR 1020190024501A KR 20190024501 A KR20190024501 A KR 20190024501A KR 102237576 B1 KR102237576 B1 KR 102237576B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- base substrate
- adhesive force
- substrate
- sacrificial
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
- B32B43/006—Delaminating
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
- B32B7/04—Interconnection of layers
- B32B7/06—Interconnection of layers permitting easy separation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2310/00—Treatment by energy or chemical effects
- B32B2310/04—Treatment by energy or chemical effects using liquids, gas or steam
- B32B2310/0409—Treatment by energy or chemical effects using liquids, gas or steam using liquids
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2379/00—Other polymers having nitrogen, with or without oxygen or carbon only, in the main chain
- B32B2379/08—Polyimides
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
Landscapes
- Thin Film Transistor (AREA)
Abstract
전자 소자의 제조 방법이 제공된다. 상기 전자 소자의 제조 방법은 지지 기판(support substrate), 베이스 기판(base substrate), 및 상기 지지 기판과 상기 베이스 기판 사이에 배치된 희생막을 포함하는 베이스 구조체를 준비하는 단계, 상기 베이스 기판 상에, 트랜지스터를 형성하는 단계, 및 상기 희생막에 희생막 용해액을 제공하여, 상기 지지 기판으로부터 상기 베이스 기판을 분리시키는 단계를 포함할 수 있다.
Description
본 발명은 그래핀 산화물을 포함하는 희생막과 물의 반응을 이용한 전자 소자, 및 그 제조 방법에 관한 것으로서, 보다 구체적으로는 희생막에 희생막 용액을 제공하여 지지 기판과 베이스 기판을 분리시키는 그래핀 산화물을 포함하는 희생막과 물의 반응을 이용한 전자 소자, 및 그 제조 방법에 관련된 것이다.
플렉시블 디스플레이(flexible display)와 같은 플렉시블 소자(flexible device)는 스마트 왓치(smart watch), 스마트 안경(smart glass)와 같은 웨어러블 장치(wearable device)가 대두됨에 따라, 그 필요성이 증가되고 있는 추세이다.
특히, 플렉시블 디스플레이와 같은 플렉시블 소자를 구현하기 위해서는, 플렉시블 기판, 구동 소자, 표시 소자, 박막 봉지 등의 구성요소들의 개발이 중요하다. 이러한 구성 요소들 중에서 플렉시블 기판은 플라스틱 재료, 금속 박막 기판, 얇은 유리 기판 등을 이용하여 제조되고 있다.
플렉시블 기판의 재료로 주로 사용되는 플라스틱 기판의 경우, 온도에 따른 열팽창 정도가 커서, 소자 공정 시 에 가해지는 열에 의해 발생하는 플라스틱 기판의 치수 변화로 인하여 미세 패턴의 불일치가 발생하는 문제, 또는 플라스틱 기판과 이를 지지하는 기판 사이의 열 팽창 계수의 차이에 의해 플라스틱 기판의 휨 현상이 발생하기도 한다. 이러한 문제를 해결하기 위해, 예를 들어, 대한민국 특허 공개 공보 10-2005-0064883(출원번호 10-2003-0096493, 출원인: 삼성전자)에는, 플라스틱 기판의 열 팽창계수의 불일치로 인한 플라스틱 기판의 휨 현상의 방지 및 스트레스 발생을 최소화하기 위해, (a) 플라스틱 기판의 열 평창계수와 상응하는 열 팽창계수를 갖는 캐리어 기판 상에 상기 플라스틱 기판을 적층하는 단계, (b) 상기 플라스틱 기판의 표면에 표시 소자를 형성하는 단계, 및 (c) 상기 플라스틱 기판으로부터 상기 캐리어 기판을 분리시키는 단계를 포함하는 유연한 디스플레이 장치의 제조 방법이 개시되어 있다.
또한, 이외에도, 유기물을 이용하여 플라스틱 기판을 지지 기판에 부착시킨 후 레이저를 이용하여 플라스틱 기판을 분리시키는 경우 지지 기판에 유기물이 잔존되어 지지 기판이 오염되는 문제, 점착제를 이용하여 플라스틱 기판을 지지 기판에 부착시키는 경우 점착제로 인해 고온 공정이 제한되는 문제 등이 있다. 이러한 기술적 문제들을 해결하기 위한 연구 개발이 필요한 실정이다.
본 발명이 해결하고자 하는 일 기술적 과제는, 플렉서블 디스플레이의 제조공정에서 지지 기판과 고분자 필름을 용이하게 분리할 수 있는 그래핀 산화물을 포함하는 희생막과 물의 반응을 이용한 전자 소자, 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 생산 공정이 간소화되고, 대면적 공정이 용이한 그래핀 산화물을 포함하는 희생막과 물의 반응을 이용한 전자 소자, 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다.
상술된 기술적 과제들을 해결하기 위해 본 발명은 전자 소자의 제조 방법을 제공한다.
일 실시 예에 따르면, 상기 전자 소자의 제조 방법은 지지 기판(support substrate), 베이스 기판(base substrate), 및 상기 지지 기판과 상기 베이스 기판 사이에 배치된 희생막을 포함하는 베이스 구조체를 준비하는 단계, 상기 베이스 기판 상에, 트랜지스터를 형성하는 단계, 및 상기 희생막에 희생막 용해액을 제공하여, 상기 지지 기판으로부터 상기 베이스 기판을 분리시키는 단계를 포함하되, 상기 희생막의 초기 접착력은, 상기 트랜지스터 형성 단계의 공정 조건에 따라 제어되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 베이스 기판 분리 단계에서, 상기 지지 기판으로부터 상기 베이스 기판이 분리되기 위한 상기 희생막의 타겟 접착력이 정의되고, 상기 베이스 기판 상에 버퍼층을 형성하는 단계를 더 포함하여, 상기 트랜지스터는, 상기 버퍼층 상에 형성되고, 상기 트랜지스터를 형성하는 단계는, 게이트 절연막(gate insulator)을 형성 단계를 포함하되, 상기 버퍼층 형성 단계, 또는 상기 게이트 절연막 형성 단계가 200℃ 이상의 온도에서 수행되는 경우, 상기 희생막의 상기 초기 접착력은 상기 타겟 접착력보다 낮게 설정되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 베이스 기판 분리 단계에서, 상기 지지 기판으로부터 상기 베이스 기판이 분리되기 위한 상기 희생막의 타겟 접착력이 정의되고, 상기 베이스 기판 상에 버퍼층을 형성하는 단계를 더 포함하여, 상기 트랜지스터는, 상기 버퍼층 상에 형성되고, 상기 트랜지스터를 형성하는 단계는, 게이트 절연막(gate insulator)을 형성 단계를 포함하되, 상기 버퍼층 형성 단계, 또는 상기 게이트 절연막 형성 단계가 200℃ 미만의 온도에서 수행되는 경우, 상기 희생막의 상기 초기 접착력은 상기 타겟 접착력의 기준 범위 내로 설정되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 베이스 기판 분리 단계에서, 상기 지지 기판으로부터 상기 베이스 기판이 분리되기 위한 상기 희생막의 타겟 접착력이 정의되고, 상기 트랜지스터 형성 단계는, 소스 및 드레인 전극 형성 단계, 활성층 형성 단계, 및 게이트 전극 형성 단계를 포함하고, 상기 소스 및 드레인 전극 형성 단계, 활성층 형성 단계, 및 게이트 전극 형성 단계는 식각 공정을 포함하되, 식각 공정에 사용되는 식각 용액의 종류에 따라, 상기 희생막의 상기 초기 접착력이 제어되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 소스 및 드레인 전극 형성 단계, 또는 상기 게이트 전극 형성 단계 중 적어도 어느 하나의 단계에서 왕수(aqua regia)를 포함하는 ITO Etchant 식각 용액이 사용되는 경우, 상기 초기 접착력은 상기 타겟 접착력보다 높게 설정되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 소스 및 드레인 전극 형성 단계, 또는 상기 게이트 전극 형성 단계 중 적어도 어느 하나의 단계에서 TMAH(trimethylanlilinium hydroxide)를 포함하는 Strip 식각 용액이 사용되는 경우, 상기 초기 접착력은 상기 타겟 접착력보다 낮게 설정되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 베이스 구조체 준비 단계는, 상기 지지 기판을 준비하는 단계, 상기 지지 기판 상에 그래핀 산화물을 포함하는 상기 소스 용액을 제공하여, 희생막을 형성하는 단계, 및 상기 희생막 상에 고분자를 포함하는 상기 베이스 기판을 형성하는 단계를 포함할 수 있다.
일 실시 예에 따르면, 상기 트랜지스터는, 소스 전극, 드레인 전극, 및 게이트 전극을 포함하고, 상기 소스 전극, 드레인 전극, 및 게이트 전극 중 적어도 어느 하나는 금속 산화물을 포함할 수 있다.
일 실시 예에 따르면, 상기 금속 산화물은 ITO(Indium Tin Oxide)를 포함할 수 있다.
일 실시 예에 따르면, 상기 희생막 용해액은, 물(H2O)를 포함할 수 있다.
다른 실시 예에 따르면, 상기 전자 소자의 제조 방법은 지지 기판(support substrate), 베이스 기판(base substrate), 및 상기 지지 기판과 상기 베이스 기판 사이에 배치된 희생막을 포함하는 베이스 구조체를 준비하는 단계, 200℃ 이상의 온도에서 상기 베이스 기판 상에 버퍼층(buffer layer)을 형성하는 단계, 식각 공정을 이용하여, 소스 전극, 드레인 전극, 또는 게이트 전극 중 적어도 어느 하나가 ITO(Indium Tim Oxide)를 포함하는 트랜지스터를 상기 버퍼층 상에 형성하는 단계, 및 상기 희생막에 희생막 용해액을 제공하여, 상기 지지 기판으로부터 상기 베이스 기판을 분리시키는 단계를 포함하되, 상기 희생막의 접착력은, 상기 버퍼층 형성 단계 또는 상기 트랜지스터 형성 단계 중 적어도 어느 하나에 따라 제어되는 것을 포함할 수 있다.
다른 실시 예에 따르면, 상기 베이스 기판 상에 상기 버퍼층, 및 상기 트랜지스터가 순차적으로 형성되되, 상기 버퍼층이 형성되기 전 상기 희생막의 접착력은, 상기 버퍼층이 형성된 후 상기 희생막의 접착력 보다 낮고, 상기 버퍼층이 형성된 후 상기 희생막의 접착력은, 상기 트랜지스터가 형성된 후 상기 희생막의 접착력 보다 높은 것을 포함할 수 있다.
또 다른 실시 예에 따르면, 지지 기판(support substrate), 베이스 기판(base substrate), 및 상기 지지 기판과 상기 베이스 기판 사이에 배치된 희생막을 포함하는 베이스 구조체를 준비하는 단계, 200℃ 미만의 온도에서 상기 베이스 기판 상에 버퍼층(buffer layer)을 형성하는 단계, 소스 전극, 드레인 전극, 또는 게이트 전극 중 적어도 어느 하나가 ITO(Indium Tin Oxide)를 포함하고, 비식각(non-etching) 공정으로 형성되는 트랜지스터를 상기 버퍼층 상에 형성하는 단계, 및 상기 희생막에 희생막 용해액을 제공하여, 상기 지지 기판으로부터 상기 베이스 기판을 분리시키는 단계를 포함하되, 상기 베이스 기판 분리 단계에서, 상기 지지 기판으로부터 상기 베이스 기판이 분리되기 위한 상기 희생막의 타겟 접착력이 정의되고, 상기 희생막의 초기 접착력은, 상기 버퍼층 형성 단계 및 상기 트랜지스터 형성 단계에서, 상기 타겟 접착력의 기준 범위 내로 유지되는 것을 포함할 수 있다.
또 다른 실시 예에 따르면, 상기 소스 전극, 드레인 전극, 또는 게이트 전극 중 적어도 어느 하나는, 리프트 오프(lift off) 공정으로 제조되는 것을 포함할 수 있다.
본 발명의 실시 예에 따른 전자 소자의 제조 방법은, 지지 기판, 베이스 기판, 및 상기 지지 기판과 상기 베이스 기판 사이에 배치된 희생막을 포함하는 베이스 구조체를 준비하는 단계, 상기 베이스 기판 상에, 트랜지스터를 형성하는 단계, 및 상기 희생막에 희생막 용해액을 제공하여, 상기 지지 기판으로부터 상기 베이스 기판을 분리시키는 단계를 포함할 수 있다. 이에 따라, 상기 실시 예에 따른 전자 소자의 제조 방법은, 플렉서블 디스플레이의 제조 과정에서 고분자 필름에 변형, 손상 등을 발생시키지 않고, 지지 기판으로부터 용이하게 분리시킬 수 있다.
또한, 상기 실시 예에 따른 전자 소자의 제조 방법은, 상기 트랜지스터 형성 단계의 공정 조건을 제어하여, 상기 희생막의 초기 접착력을 제어할 수 있다.
이에 따라, 상기 지지 기판 및 상기 베이스 기판의 분리가 상기 트랜지스터 형성 단계가 아닌, 기판 분리 단계에서 이루어질 수 있다. 즉, 상기 트랜지스터 형성 단계의 공정 조건을 제어하는 간단한 방법으로, 상기 지지 기판 및 상기 베이스 기판을 용이하게 분리시키기 위한 상기 희생막의 초기 접착력을 제어할 수 있다.
도 1은 본 발명의 실시 예에 따른 전자 소자의 제조 방법을 설명하는 순서도이다.
도 2 내지 도 4는 본 발명의 실시 예에 따른 전자 소자의 제조 공정을 나타내는 도면이다.
도 5 내지 도 7은 본 발명의 실시 예에 따른 전자 소자의 제조 과정 중 형성되는 희생막을 촬영한 사진이다.
도 8은 본 발명의 실시 예에 따른 전자 소자의 제조 과정 중 형성되는 희생막을 열처리하는 경우 접착력의 변화를 나타내는 사진이다.
도 9는 본 발명의 실시 예에 따른 전자 소자의 제조 과정에서 희생막이 포함하는 그래핀 산화물의 농도가, 유리 기판 및 PI 필름의 분리에 미치는 영향을 나타내는 그래프이다.
도 10 및 도 11은 유리 기판 및 PI 필름이 분리되기 전 및 분리된 후의 전자 소자가 포함하는 트랜지스터의 특성을 나타내는 그래프이다.
도 12 및 도 13은 유리 기판 및 PI 필름이 분리되기 전 및 분리된 후의 전자 소자가 포함하는 트랜지스터의 신뢰성을 비교하는 그래프이다.
도 14는 본 발명의 실시 예에 따른 전자 소자의 제조 방법 중 사용되는 식각 용액의 종류에 따른 희생막의 접착력을 비교하는 그래프이다.
도 15는 본 발명의 실시 예에 따른 전자 소자의 제조 방법 중 버퍼층 형성 온도에 따른 희생막의 접착력을 비교하는 그래프이다.
도 16은 본 발명의 실시 예 및 비교 예에 따른 전자 소자의 제조 과정 중 준비되는 지지 기판 및 베이스 기판 사이의 접착력을 비교하는 그래프이다.
도 2 내지 도 4는 본 발명의 실시 예에 따른 전자 소자의 제조 공정을 나타내는 도면이다.
도 5 내지 도 7은 본 발명의 실시 예에 따른 전자 소자의 제조 과정 중 형성되는 희생막을 촬영한 사진이다.
도 8은 본 발명의 실시 예에 따른 전자 소자의 제조 과정 중 형성되는 희생막을 열처리하는 경우 접착력의 변화를 나타내는 사진이다.
도 9는 본 발명의 실시 예에 따른 전자 소자의 제조 과정에서 희생막이 포함하는 그래핀 산화물의 농도가, 유리 기판 및 PI 필름의 분리에 미치는 영향을 나타내는 그래프이다.
도 10 및 도 11은 유리 기판 및 PI 필름이 분리되기 전 및 분리된 후의 전자 소자가 포함하는 트랜지스터의 특성을 나타내는 그래프이다.
도 12 및 도 13은 유리 기판 및 PI 필름이 분리되기 전 및 분리된 후의 전자 소자가 포함하는 트랜지스터의 신뢰성을 비교하는 그래프이다.
도 14는 본 발명의 실시 예에 따른 전자 소자의 제조 방법 중 사용되는 식각 용액의 종류에 따른 희생막의 접착력을 비교하는 그래프이다.
도 15는 본 발명의 실시 예에 따른 전자 소자의 제조 방법 중 버퍼층 형성 온도에 따른 희생막의 접착력을 비교하는 그래프이다.
도 16은 본 발명의 실시 예 및 비교 예에 따른 전자 소자의 제조 과정 중 준비되는 지지 기판 및 베이스 기판 사이의 접착력을 비교하는 그래프이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
도 1은 본 발명의 실시 예에 따른 전자 소자의 제조 방법을 설명하는 순서도이고, 도 2 내지 도 4는 본 발명의 실시 예에 따른 전자 소자의 제조 공정을 나타내는 도면이다.
도 1 및 도 2를 참조하면, 지지 기판(110, support substrate), 베이스 기판(130, base substrate), 및 상기 지지 기판(110)과 상기 베이스 기판(130) 사이에 배치된 희생막(120)을 포함하는 베이스 구조체(120)가 준비된다(S100).
일 실시 예에 따르면, 상기 지지 기판(110)은 유리 기판일 수 있다. 이와는 달리, 다른 실시 예에 따르면, 상기 지지 기판(110)은 반도체 기판, 금속 기판, 또는 플라스틱 기판일 수 있다. 일 실시 예에 따르면, 상기 지지 기판(110)은 유연하지 않은(inflexible)한 기판일 수 있다. 이와는 달리, 다른 실시 예에 따르면, 상기 지지 기판(110)은 유연한(flexible) 기판 일 수 있다.
상기 지지 기판(110) 상에 그래핀 산화물(graphene oxide)을 포함하는 소스 용액을 제공하여, 희생막(120)이 형성될 수 있다. 일 실시 예에 따르면, 상기 그래핀 산화물은 modified Hummer's 방법으로 제조된 것일 수 있다. 또는, 이와는 달리, 상기 그래핀 산화물은 다양한 방법으로 제조될 수 있다.
상기 희생막(120)은 그래핀 산화물 외에, 탈착 조절제(debonding control agent)를 더 포함할 수 있다. 상기 탈착 조절제는, 금속 또는 카탈라제(catalase) 중에서 적어도 어느 하나를 포함할 수 있다. 예를 들어, 상기 탈착 조절제에 포함된 상기 금속은, 망간(Mn), 칼륨(K), 리튬(Li), 바륨(Ba), 칼슘(Ca), 나트륨(Na), 마그네슘(Mg), 알루미늄(Al), 크롬(Cr), 철(Fe), 카드뮴(Cd), 코발트(Co), 니켈(Ni), 안티몬(Sb), 또는 납(Pb) 중에서 적어도 어느 하나를 포함할 수 있다.
상기 희생막(120)을 형성하는 단계는, 상기 그래핀 산화물을 준비하는 단계, 상기 그래핀 산화물에 상기 탈착 조절제를 첨가하여 혼합물을 제조하는 단계, 및 상기 혼합물을 상기 지지 기판(110) 상에 코팅하는 단계를 포함할 수 있다. 예를 들어, 상기 혼합물은, 드롭 캐스팅(drop-casting), 스핀 코팅(spin-coating), 스프레이 코팅(spray-coating), 또는 랑뮤어 블러겟(Langmuir blodgette) 등의 방법으로, 상기 지지 기판(110) 상에 코팅될 수 있다.
상기 희생막(120)의 초기(initial) 접착력 및 타겟(target) 접착력을 포함할 수 있다. 본 명세서에서 '초기 접착력'이란 상기 희생막(120) 형성 단계에서 형성된 상기 희생막(120)이 갖는 접착력을 의미한다. '타겟 접착력'이란 후술되는 베이스 기판(130) 분리 단계에서, 상기 지지 기판(110)으로부터 상기 베이스 기판(130)이 분리되기 위해 상기 희생막(120)이 갖는 접착력을 의미한다.
상기 희생막(120)의 초기 접착력은, 후술되는 트랜지스터 형성 단계의 공정 조건에 따라 제어될 수 있다. 즉, 상기 희생막(120)의 초기 접착력은, 후술되는 트랜지스터 형성 단계의 공정 조건에 따라 변화될 수 있다. 상기 희생막(120)의 초기 접착력 제어에 관한 구체적인 설명은 후술된다.
일 실시 예에 따르면, 상기 베이스 기판(130)은 플렉시블(flexible)할 수 있다. 상기 베이스 기판(1300은 상기 지지 기판(110)보다 더 플렉시블 할 수 있다. 예를 들어, 상기 베이스 기판(130)은 고분자 필름(polymer film)일 수 있다. 이와는 달리, 상기 베이스 기판(130)은 플라스틱 기판일 수 있다. 구체적으로, 상기 베이스 기판(130)은 폴리이미드(polyimide) 기판, 또는 폴리디메틸실록산(polydimethylsiloxane, PDMS) 기판일 수 있다. 이와는 달리, 상기 베이스 기판(130)은 반도체 기판, 유리 기판, 또는 금속 기판일 수 있다.
일 실시 예에 따르면, 상기 베이스 기판(130)은, 상기 희생막(120) 상에 제공된 용액이 경화되어 생성된 것일 수 있다. 상술된 바와 같이, 상기 희생막(120)이 용액 공정으로 형성되어, 상기 베이스 기판(130)이 형성되는 상기 희생막(120)의 상부면이 실질적으로(substantially) 평평(flat)할 수 있다. 이로 인해, 용액 공정으로 형성된 상기 베이스 기판(130)의 표면 조도가 최소화될 수 있다. 결과적으로, 상기 베이스 기판(130) 상에 형성되는 후술되는 트랜지스터의 신뢰성이 향상될 수 있다.
도 1 및 도 3을 참조하면, 상기 베이스 기판(130) 상에 트랜지스터(200)가 형성될 수 있다(S200). 상기 트랜지스터(200)는 버퍼층(buffer layer, 210), 소스 및 드레인 전극(S, D), 활성층(active layer, 220), 게이트 절연층(230), 및 게이트 전극(240)을 포함할 수 있다.
보다 구체적으로, 상기 버퍼층(210)은 상기 베이스 기판(130) 상에 형성될 수 있다. 일 실시 예에 따르면, 상기 버퍼층(140)은 금속 산화물을 포함할 수 있다. 예를 들어, 상기 버퍼층(140)은 Al2O3를 포함할 수 있다.
일 실시 예에 따르면, 상기 버퍼층(210) 형성 단계는 200℃ 이상의 온도에서 수행될 수 있다. 즉, 상기 버퍼층(210)은 200℃ 이상의 온도에서 형성될 수 있다. 이와 달리, 다른 실시 예에 따르면, 상기 버퍼층(210) 형성 단계는 200℃ 미만의 온도에서 수행될 수 있다. 즉, 상기 버퍼층(210)은 200℃ 미만의 온도에서 형성될 수 있다.
상기 버퍼층(210)의 형성 온도에 따라, 상기 희생막(120)의 접착력이 제어될 수 있다. 구체적으로, 상기 버퍼층(210)의 형성 온도가 200℃ 이상인 경우, 상기 희생막(120)의 접착력은 초기 접착력 보다 증가할 수 있다. 즉, 상기 버퍼층(210)이 형성되기 전 상기 희생막(120)의 접착력은, 상기 버퍼층(210)이 형성된 후 상기 희생막(120)의 접착력보다 낮을 수 있다. 이와 달리, 상기 버퍼층(210)의 형성 온도가 200℃ 미만인 경우, 상기 희생막(120)의 접착력은 초기 접착력과 실질적으로 동일하게 유지될 수 있다. 즉, 상기 버퍼층(210)이 형성되기 전 상기 희생막(120)의 접착력은, 상기 버퍼층(210)이 형성된 후 상기 희생막(120)의 접착력과 실질적으로 동일할 수 있다.
이에 따라, 상기 버퍼층(210)의 형성 온도가 200℃ 이상인 경우, 상기 희생막(120)의 초기 접착력은 타겟 접착력 보다 낮게 설정될 수 있다. 즉, 상기 초기 접착력이 상기 타겟 접착력보다 낮게 설정되는 경우, 200℃ 이상의 온도에서 상기 버퍼층(210)이 형성되는 과정에서 상기 희생막(120)의 접착력이 증가하여, 후술되는 소스 및 드레인 전극 형성 단계, 또는 게이트 전극 형성 단계에서 상기 지지 기판(110)으로부터 상기 베이스 기판(130)이 분리되는 현상이 방지될 수 있다. 결과적으로, 상기 지지 기판(110) 및 상기 베이스 기판(130)의 분리가 트랜지스터 형성 단계가 아닌, 기판 분리 단계에서 이루어질 수 있다. 트랜지스터 형성 단계에서의 기판 분리 방지에 관한 구체적인 설명은 후술된다.
이와 달리, 상기 초기 접착력이 상기 타겟 접착력보다 높게 설정되는 경우, 상기 버퍼층(210)이 200℃ 이상의 온도에서 형성되는 공정에서, 상기 희생막(120)의 접착력이 과도하게 높아져, 후술되는 기판 분리 단계에서, 상기 지지 기판(110)으로부터 상기 베이스 기판(130)이 용이하게 분리되지 않을 수 있다.
반면, 상기 버퍼층(210)의 형성 온도가 200℃ 미만인 경우, 상기 희생막(120)의 접착력은 타겟 접착력의 기준 범위 내로 유지될 수 있다. 상기 타겟 접착력의 기준 범위는, 상기 지지 기판(110) 및 상기 베이스 기판(130)이 분리되기 위한 접착력의 범위일 수 있다. 다시 말해, 상기 버퍼층(210)의 형성 온도가 200℃ 미만인 경우, 상기 희생막(120)의 초기 접착력은 타겟 접착력과 실질적으로 동일하도록 설정될 수 있다.
즉, 상기 초기 접착력이 상기 타겟 접착력과 실질적으로 동일하게 설정되는 경우, 200℃ 미만의 온도에서 상기 버퍼층(210)이 형성되는 과정에서 상기 희생막(120)의 접착력이 실질적으로 일정하게 유지됨에 따라, 후술되는 소스 및 드레인 전극 형성 단계, 또는 게이트 전극 형성 단계에서 상기 지지 기판(110)으로부터 상기 베이스 기판(130)이 분리되는 현상이 방지될 수 있다. 결과적으로, 상기 지지 기판(110) 및 상기 베이스 기판(130)의 분리가 트랜지스터 형성 단계가 아닌, 기판 분리 단계에서 이루어질 수 있다. 트랜지스터 형성 단계에서의 기판 분리 방지에 관한 구체적인 설명은 후술된다.
상기 소스 및 드레인 전극(S, D)은 상기 버퍼층(210) 상에 형성될 수 있다. 상기 소스 및 드레인 전극(S, D)은 서로 이격되어 배치될 수 있다. 일 실시 예에 따르면, 상기 소스 및 드레인 전극(S, D)은 금속 산화물을 포함할 수 있다. 예를 들어, 상기 소스 및 드레인 전극(S, D)은 ITO(Indium Tin Oxide)를 포함할 수 있다. 일 실시 예에 따르면, 상기 소스 및 드레인 전극(S, D) 형성 단계는 식각 공정을 포함할 수 있다. 즉, 상기 소스 및 드레인 전극(S, D)은 식각 공정을 통해 형성될 수 있다.
상기 활성층(220)은 상기 버퍼층(210) 상에 형성될 수 있다. 상기 활성층(220)은, 상기 소스 전극(S)의 적어도 일부분 및 상기 드레인 전극(D)의 적어도 일 부분과 접촉되도록, 상기 소스 전극(S)과 상기 드레인 전극(D)의 사이 및 상기 버퍼층(210) 상에 배치될 수 있다. 일 실시 예에 따르면, 상기 활성층(220)은 금속 산화물을 포함할 수 있다. 예를 들어, 상기 활성층(220)은 IGZO(Indium Gallium Zinc Oxide)를 포함할 수 있다. 일 실시 예에 따르면, 상기 활성층(220) 형성 단계는 식각 공정을 포함할 수 있다. 즉, 상기 활성층(220)은 식각 공정을 통해 형성될 수 있다.
상기 게이트 절연막(230) 또한 상기 버퍼층(210) 상에 형성될 수 있다. 상기 게이트 절연막(230)은, 상기 소스 전극(S), 상기 드레인 전극(D), 및 상기 활성층(220)을 모두 덮도록, 상기 버퍼층(210) 상에 배치될 수 있다. 일 실시 예에 따르면, 상기 게이트 절연막(230)은 금속 산화물을 포함할 수 있다. 예를 들어, 상기 게이트 절연막(230)은 Al2O3를 포함할 수 있다.
일 실시 예에 따르면, 상기 게이트 절연막(230) 형성 단계는 200℃ 이상의 온도에서 수행될 수 있다. 즉, 상기 게이트 절연막(230)은 200℃ 이상의 온도에서 형성될 수 있다. 이와 달리, 다른 실시 예에 따르면, 상기 게이트 절연막(230) 형성 단계는 200℃ 미만의 온도에서 수행될 수 있다. 즉, 상기 게이트 절연막(230)은 200℃ 미만의 온도에서 형성될 수 있다.
상기 게이트 절연막(230)의 형성 온도에 따라, 상기 희생막(120)의 접착력이 제어될 수 있다. 구체적으로, 상기 게이트 절연막(230)의 형성 온도가 200℃ 이상인 경우, 상기 희생막(120)의 접착력은 초기 접착력 보다 증가할 수 있다. 이와 달리, 상기 게이트 절연막(230)의 형성 온도가 200℃ 미만인 경우, 상기 희생막(120)의 접착력은 초기 접착력과 실질적으로 동일하게 유지될 수 있다.
이에 따라, 상기 게이트 절연막(230)의 형성 온도가 200℃ 이상인 경우, 상기 희생막(120)의 초기 접착력은 타겟 접착력 보다 낮게 설정될 수 있다. 반면, 상기 게이트 절연막(230)의 형성 온도가 200℃ 미만인 경우, 상기 희생막(120)의 초기 접착력은 타겟 접착력의 기준 범위 내로 설정될 수 있다. 이와 관련된 구체적인 설명은, 상기 버퍼층(210)의 형성 온도에 따른 상기 희생막(120)의 초기 접착력 제어와 같을 수 있다. 이에 따라, 구체적인 설명은 생략된다.
상기 게이트 전극(240)은 상기 게이트 절연막(230) 상에 형성될 수 있다. 일 실시 예에 따르면, 상기 게이트 전극(240)은 금속 산화물을 포함할 수 있다. 예를 들어, 상기 게이트 전극(240)은 ITO(Indium Tin Oxide)를 포함할 수 있다. 일 실시 예에 따르면, 상기 게이트 전극(240) 형성 단계는 식각 공정을 포함할 수 있다. 즉, 상기 게이트 전극(220)은 식각 공정을 통해 형성될 수 있다.
일 실시 예에 따르면, 상기 소스 및 드레인 전극(S, D) 형성 단계, 상기 활성층(220) 형성 단계, 및 상기 게이트 전극(240) 형성 단계 중 어느 하나의 공정에서 사용되는 식각 용액의 종류에 따라, 상기 희생막(120)의 초기 접착력이 제어될 수 있다.
구체적으로, 상기 소스 및 드레인 전극(S, D) 형성 단계, 또는 상기 게이트 전극(240) 형성 단계 중 적어도 어느 하나의 단계에서 왕수(aqua regia)를 포함하는 ITO Etchant 식각 용액이 사용되는 경우, 상기 희생막(120)의 접착력은 초기 접착력 보다 감소될 수 있다. 본 명세서 '왕수'란 진한 염산(HCl)과 진한 질산(HNO3)를 3:1로 혼합한 용액으로 정의될 수 있다. 예를 들어, 상기 ITO Etchant 식각 용액은, MA-SO2일 수 있다. 이와 달리, 상기 소스 및 드레인 전극(S, D) 형성 단계, 또는 상기 게이트 전극(240) 형성 단계 중 적어도 어느 하나의 단계에서 TMAH(trimethylanlilinium hydroxide)를 포함하는 Stripper 식각 용액이 사용되는 경우, 상기 희생막(120)의 접착력은 초기 접착력과 실질적으로 동일하게 유지될 수 있다. 예를 들어, 상기 Stripper 식각 용액은 DPS-100N일 수 있다.
이에 따라, ITO Etchant 식각 용액이 사용되는 경우, 상기 희생막(120)의 초기 접착력은 타겟 접착력 보다 높게 설정될 수 있다. 즉, 상기 초기 접착력이 상기 타겟 접착력보다 높게 설정되는 경우, ITO Etchant 식각 용액을 통해 식각 공정이 진행되는 중, 상기 희생막(120) 접착력이 감소하여, 상기 타겟 접착력에 용이하게 도달할 수 있다. 이에 따라, 후술되는 기판 분리 단계에서, 상기 지지 기판(110)으로부터 상기 베이스 기판(130)이 용이하게 분리될 수 있다. 이와 달리, ITO Etchant 식각 용액이 사용되는 공정에서, 상기 초기 접착력이 상기 타겟 접착력보다 낮게 설정되는 경우, 상기 희생막(120)의 접착력이 과도하게 낮아져, 후술되는 기판 분리 단계 이전인 상기 트랜지스터(200) 형성 단계에서, 상기 지지 기판(110)과 상기 베이스 기판(130)이 분리되는 문제점이 발생될 수 있다.
반면, Strip 식각 용액이 사용되는 경우, 상기 희생막(120)의 접착력은 타겟 접착력의 기준 범위 내로 유지될 수 있다. 상기 타겟 접착력의 기준 범위는, 상기 지지 기판(110) 및 상기 베이스 기판(130)이 분리되기 위한 접착력의 범위일 수 있다. 다시 말해, Strip 식각 용액이 사용되는 경우, 상기 희생막(120)의 초기 접착력은 타겟 접착력과 실질적으로 동일하도록 설정될 수 있다.
즉, 상기 초기 접착력이 상기 타겟 접착력과 실질적으로 동일하게 설정되는 경우, Strip 식각 용액이 사용되는 공정에서, 상기 희생막(120)의 접착력이 실질적으로 일정하게 유지됨에 따라, 상기 타겟 접착력에 용이하게 도달할 수 있다. 이에 따라, 후술되는 기판 분리 단계에서, 상기 지지 기판(110)으로부터 상기 베이스 기판(130)이 용이하게 분리될 수 있다.
일 실시 예에 따르면, 상기 버퍼층(210) 형성 단계, 또는 상기 게이트 절연막(230) 형성 단계 중 적어도 어느 하나가 200℃ 이상의 온도에서 수행되는 경우, 상기 소스 및 드레인 전극(S, D) 형성 단계 또는 상기 게이트 전극(240) 형성 단계 중 적어도 어느 하나는 ITO Etchant를 이용한 식각 공정으로 수행될 수 있다. 이 경우, 상기 희생막(120)의 초기 접착력은 타겟 접착력과 실질적으로 동일하게 설정될 수 있다. 이에 따라, 상기 지지 기판(110) 및 상기 베이스 기판(130)의 분리가 트랜지스터 형성 단계가 아닌, 기판 분리 단계에서 이루어질 수 있다.
구체적으로, 상기 버퍼층(210) 형성 단계, 또는 상기 게이트 절연막(230) 형성 단계 중 적어도 어느 하나가 200℃ 이상의 온도에서 수행되어, 상기 희생막(120)의 접착력이 증가되는 경우, 상기 소스 및 드레인 전극(S, D) 형성 단계 또는 상기 게이트 전극(240) 형성 단계 중 적어도 어느 하나의 단계에서 ITO Etchant를 사용하여 증가된 상기 희생막(120)의 접착력을 낮출 수 있다. 즉, 상기 버퍼층(210)이 형성되기 전 상기 희생막(120)의 접착력은, 상기 버퍼층(210)이 형성된 후 상기 희생막(120)의 접착력 보다 낮을 수 있다. 또한, 상기 버퍼층(210)이 형성된 후 상기 희생막(120)의 접착력은, 상기 트랜지스터(200)가 형성된 후 상기 희생막(120)의 접착력 보다 높을 수 있다.
이에 따라, 상기 희생막(120)의 접착력이 타겟 접착력과 실질적으로 동일하게 유지되어, 상기 지지 기판(110) 및 상기 베이스 기판(130)의 분리가 트랜지스터(200) 형성 단계가 아닌, 기판 분리 단계에서 이루어질 수 있다.
상술된 바와 같이, 상기 게이트 전극(240)이 ITO를 포함하는 경우, 후술되는 기판 분리 단계에서, 상기 게이트 전극(240)은 희생막 용해액에 의하여 산화되지 않을 수 있다. 이와 달리, 상기 게이트 전극(240)이 Mo와 같은 금속을 포함하는 경우, 후술되는 기판 분리 단계에서, 상기 게이트 전극(240)이 희생막 용해액에 의하여 산화될 수 있다. 이에 따라, 트랜지스터에 damage가 발생되어 성능이 저하되는 문제점이 발생될 수 있다.
하지만, ITO를 포함하는 상기 게이트 전극(240)이 식각 공정으로 형성되고, 상기 희생막(120)의 초기 접착력이 타겟 접착력과 실질적으로 동일하게 설정되며, 상기 버퍼층(210) 또는 상기 게이트 절연막(230) 중 적어도 어느 하나가 200℃ 미만의 온도에서 형성되는 경우, 상기 게이트 전극(240)의 식각 공정에서 상기 희생막(120)이 용해되어, 후술되는 기판 분리 단계 전, 상기 지기 기판(110) 및 상기 베이스 기판(130)이 분리되는 문제점이 발생될 수 있다.
구체적으로, 상기 버퍼층(210) 또는 상기 게이트 절연막(230) 중 적어도 어느 하나가 200℃ 미만의 온도에서 형성되는 경우, 상술된 바와 같이 상기 희생막(120)의 접착력이 실질적으로 일정하게 유지될 수 있다. 다시 말해, 상기 희생막(120)의 접착력 증가가 이루어지지 않음에 따라, 초기에 설정된 상기 희생막(120)의 낮은 접착력으로 인하여 상기 게이트 전극(240) 형성 과정에서 상기 지지 기판(110) 및 상기 베이스 기판(130)이 분리되는 문제점이 발생될 수 있다.
상술된 문제점을 해소하기 위해, 상기 실시 예에 따른 전자 소자의 제조 방법은, 상기 버퍼층(210) 또는 상기 게이트 절연막(230) 중 적어도 어느 하나가 200℃ 미만의 온도에서 형성되고, 상기 희생막(120)의 초기 접착력이 타겟 접착력과 실질적으로 동일하게 설정된 경우, 상기 소스 및 드레인 전극(S, D) 형성 단계, 또는 상기 게이트 전극(240) 형성 단계 중 적어도 어느 하나가 ITO를 포함하되, 비식각(non-etching) 공정으로 형성될 수 있다. 예를 들어, 상기 상기 소스 및 드레인 전극(S, D), 또는 상기 게이트 전극(240) 중 적어도 어느 하나는, 리프트 오프(lift-off) 공정으로 형성될 수 있다. 이 경우, 게이트 전극(240)이 ITO를 포함함에도 불구하고, 상기 게이트 전극(240) 형성 과정에서, 상기 지지 기판(110) 및 상기 베이스 기판(130)이 분리되지 않을 수 있다.
도 1 및 도 4를 참조하면, 상기 트랜지스터(200)가 형성된 후, 상기 희생막(120)에 희생막 용해액을 제공하여, 상기 희생막(120)을 용해시킬 수 있다. 이로 인해, 상기 지지 기판(110)으로부터 상기 베이스 기판(130) 및 상기 트랜지스터(200)가 분리될 수 있다(S300). 상기 희생막 용해액은, 상기 희생막(120)에 포함된 상기 그래핀 산화물을 용해하기 용이한 것일 수 있다. 예를 들어, 상기 희생막 용해액은, 물(H2O)을 포함할 수 있다.
보다 구체적으로, 상기 희생막 용해액이 상기 희생막(120)에 제공되는 경우, 상기 희생막(120)이 포함하는 상기 탈착 조절제와 상기 희생막 용해액이 반응되어, 기포(bubble)가 형성될 수 있다. 이 경우, 기포가 발생된 공간으로 상기 희생막 용해액이 침투하여, 상기 희생막(120)의 용해가 가속될 수 있다.
최근, 시장의 규모가 점점 증가하고 있는 플렉서블(flexible) 디스플레이의 경우, 이를 제조하는 과정에서 폴리이미드(polyimide)와 같은 고분자 필름을 지지 기판으로부터 용이하게 분리시키기 어려운 문제점이 있었다. 이를 해결하기 위한 종래의 방법으로서는, 단순히 물리적으로 힘을 가해 분리시키는 방법, 레이저를 이용하는 방법 등이 있는데, 이들 모두 고분자 필름이 변형되거나 손상되는 치명적인 문제점이 있다.
하지만, 본 발명의 실시 예에 따른 전자 소자의 제조 방법은, 상기 지지 기판(110), 상기 베이스 기판(130), 및 상기 지지 기판(110)과 상기 베이스 기판 (130)사이에 배치된 상기 희생막(120)을 포함하는 상기 베이스 구조체(100)를 준비하는 단계, 상기 베이스 기판(130) 상에, 상기 트랜지스터(200)를 형성하는 단계, 및 상기 희생막(120)에 희생막 용해액을 제공하여, 상기 지지 기판(110)으로부터 상기 베이스 기판(130)을 분리시키는 단계를 포함할 수 있다. 이에 따라, 상기 실시 예에 따른 전자 소자의 제조 방법은, 플렉서블 디스플레이의 제조 과정에서 고분자 필름에 변형, 손상 등을 발생시키지 않고, 지지 기판으로부터 용이하게 분리시킬 수 있다.
또한, 상기 실시 예에 따른 전자 소자의 제조 방법은, 상기 트랜지스터(200) 형성 단계의 공정 조건을 제어하여, 상기 희생막(120)의 초기 접착력을 제어할 수 있다. 이에 따라, 상기 지지 기판(110) 및 상기 베이스 기판(130)의 분리가 상기 트랜지스터(200) 형성 단계가 아닌, 기판 분리 단계에서 이루어질 수 있다. 즉, 상기 트랜지스터(200) 형성 단계의 공정 조건을 제어하는 간단한 방법으로, 상기 지지 기판(110) 및 상기 베이스 기판(130)을 용이하게 분리시키기 위한 상기 희생막(120)의 초기 접착력을 제어할 수 있다.
이상, 본 발명의 실시 예에 따른 전자 소자 및 그 제조 방법이 설명되었다. 이하, 상기 실시 예에 따른 전자 소자 및 그 제조 방법의 구체적인 실험 예 및 특성 평가 결과가 설명된다.
실시 예에 따른 전자 소자 제조
유리 기판이 준비된다. 유리 기판 상에, 그래핀 산화물을 코팅하여, 희생막을 형성하였다. 이후, 희생막 상에 PI(polyimide) 필름을 형성하고, PI 필름 상에 Al2O3 버퍼층, ITO 소스 및 드레인 전극, IGZO 활성층, Al2O3 게이트 절연막, 및 ITO 게이트 전극을 순차적으로 제조하여, 트랜지스터를 제조하였다. 이에 따라, 유리 기판, 희생막, PI 필름, 및 트랜지스터가 순차적으로 적층된 구조체가 제조되었다.
제조된 구조체를 H2O 용액에 침지시켜, 희생막을 용해시킴에 따라 유리 기판 및 PI 필름을 분리시켰다. 결과적으로, PI 필름 및 트랜지스터를 포함하는 상기 실시 예에 따른 전자 소자가 제조되었다.
비교 에
따른 전자 소자 제조
상기 실시 예에 따른 전자 소자를 제조하되, 희생막을 제외하고 유리 기판 상에 상기 PI 필름을 형성시키고, 이후 트랜지스터를 형성시킨 비교 예에 따른 전자 소자가 제조되었다.
도 5 내지 도 7은 본 발명의 실시 예에 따른 전자 소자의 제조 과정 중 형성되는 희생막을 촬영한 사진이다.
도 5 내지 도 7을 참조하면, 상기 실시 예에 따른 전자 소자의 제조 과정 중 유리 기판 상에 코팅되는 그래핀 산화물 희생막을 SEM(scanning electron microscope) 촬영하여 도시하되, 형성되는 희생막의 Coverage를 달리하여 촬영하였다. 구체적으로 도 5의 (a) 및 (b)는 9.7% 및 15.7% coverage를 갖는 희생막을 촬영하여 도시한 사진이고, 도 6의 (a) 및 (b)는 31% 및 48%coverage를 갖는 희생막을 촬영하여 도시한 사진이고, 도 7의 (a) 및 (b)는 63% 및 100% coverage를 갖는 희생막을 촬영하여 도시한 사진이다.
도 5 내지 7에서 확인할 수 있듯이, 유리 기판상에 그래핀 산화물 희생막이 용이하게 코팅되는 것을 확인할 수 있었다. 또한, 희생막의 Coverage가 증가함에 따라, 유기 기판 상에 배치된 탄소의 함유량 또한 점점 증가하는 것을 확인할 수 있었다.
도 8은 본 발명의 실시 예에 따른 전자 소자의 제조 과정 중 형성되는 희생막을 열처리하는 경우 접착력의 변화를 나타내는 사진이다.
도 8의 (a) 및 (b)를 참조하면, 상기 실시 예에 따른 전자 소자의 제조 과정 중 형성되는 희생막을 200℃ 및 350℃에서 열처리한 후 각각에 대해 AFM(atomic force microscopy) 촬영하고, RMS(root mean square) 값을 나타내었다.
도 8의 (a) 및 (b)에서 확인할 수 있듯이, 희생막이 200℃의 온도에서 열처리 된 경우 1.5 nm의 RMS 값을 나타내었고, 350℃의 온도에서 열처리 된 경우 3.5 nm의 RMS 값을 나타내는 것을 확인할 수 있었다. 즉, 희생막이 열처리 되는 온도가 증가함에 따라, 희생막의 접착력이 증가됨을 확인할 수 있었다.
도 9는 본 발명의 실시 예에 따른 전자 소자의 제조 과정에서 희생막이 포함하는 그래핀 산화물의 농도가, 유리 기판 및 PI 필름의 분리에 미치는 영향을 나타내는 그래프이다.
도 9를 참조하면, 상기 실시 예에 따른 전자 소자를 준비하되, 희생막 제조 과정에서 그래핀 산화물(GO)의 농도를 0~2.0 mg/mL로 다르게 제어한 후, 각각의 농도에서 희생막의 접착력(Peel Strength, N/m)을 측정하여 나타내었다. 또한, 각각의 농도에서 희생막의 Coverage(%) 또한 측정하여 나타내었다.
도 9에서 확인할 수 있듯이, 상기 실시 예에 따른 전자 소자의 제조 과정에서, 희생막이 포함하는 그래핀 산화물(GO)의 농도가 증가함에 따라, 희생막의 접착력이 감소되는 것을 확인할 수 있었다. 즉, 희생막이 포함하는 그래핀 산화물(GO)의 농도가 증가함에 따라, 유리 기판 및 PI 필름의 분리가 용이하게 이루어지는 것을 확인할 수 있었다. 또한, 희생막이 포함하는 그래핀 산화물(GO)의 농도가 증가함에 따라, 희생막의 Coverage(%) 또한 증가하는 것을 확인할 수 있었다.
이와 달리, 상기 실시 예에 따른 전자 소자를 준비하되, H2O 용액의 온도를 25℃, 50℃, 및 75℃로 각각 달리한 후, 유리 기판 및 PI 필름을 분리시키고, 분리되는데 걸리는 시간을 측정하였다. 측정된 결과는 아래 <표 1>을 통해 정리된다. 또한, 상기 실시 예에 따른 전자 소자를 준비하되, 희생막이 생략된 비교 예에 따른 전자 소자를 준비하여, H2O 용액의 온도를 25℃, 50℃, 및 75℃로 각각 달리한 후, 유리 기판 및 PI 필름을 분리시키고, 분리되는데 걸리는 시간을 측정하였다. 측정된 결과는 아래 <표 1>을 통해 정리된다.
| 구분 | 25℃ | 50℃ | 75℃ |
| 비교 예 | 10 min | 8 min 40 sec | 6 min 57 sec |
| 실시 예 | 7 min 23 sec | 5 min 35 sec | 4 min 13 sec |
<표 1>을 통해 확인할 수 있듯이, 희생막을 포함하는 상기 실시 예에 따른 전자 소자의 제조 방법에서, 유리 기판 및 PI 필름의 분리가 더욱 빠르게 이루어지는 것을 확인할 수 있었다. 또한, 희생막을 용해시키기 위한 H2O 용액의 온도가 증가함에 따라, 유리 기판 및 PI 필름의 분리가 더욱 빠르게 이루어지는 것을 확인할 수 있었다.
도 10 및 도 11은 유리 기판 및 PI 필름이 분리되기 전 및 분리된 후의 전자 소자가 포함하는 트랜지스터의 특성을 나타내는 그래프이다.
도 10의 (a) 및 (b)를 참조하면, 유리 기판 및 PI 필름이 분리되기 전 상태의 전자 소자가 포함하는 트랜지스터의 특성을 측정하여 나타내었고, 도 11을 참조하면, 유리 기판 및 PI 필름이 분리된 후 상태의 전자 소자가 포함하는 트랜지스터의 특성을 측정하여 나타내었다. 도 10 및 도 11에서 측정된 결과는 아래 <표 2>를 통해 정리된다.
| 구분 | Vth[V] | μsat[cm2/Vs] | S.S.[V/decade] | Hysteresis[V] | ION/IOFF |
| 분리 전 | 0.88 | 8.76 | 0.22 | 0.08 | 1.45E+11 |
| 분리 후 | 0.78 | 8.92 | 0.21 | 0.12 | 2.03E+02 |
도 10 및 도 11, <표 2>에서 알 수 있듯이, H2O에 의하여 유리 기판 및 PI 필름이 분리된 상태의 전자 소자가 포함하는 트랜지스터의 특성은, 분리되기 전 상태의 트랜지스터의 특성과 실질적으로 일치하는 것을 확인할 수 있었다. 즉, 기판의 분리 공정이 트랜지스터의 특성에는 영향을 미치지 않는 다는 것을 알 수 있었다.
도 12 및 도 13은 유리 기판 및 PI 필름이 분리되기 전 및 분리된 후의 전자 소자가 포함하는 트랜지스터의 신뢰성을 비교하는 그래프이다.
도 12의 (a)를 참조하면, 유리 기판 및 PI 필름이 분리되기 전 상태의 전자 소자가 포함하는 트랜지스터의 PBTS(Positive Bias Temperature Stress)를 측정하여 나타내었고, 도 12의 (b)를 참조하면, 유리 기판 및 PI 필름이 분리된 후 상태의 전자 소자가 포함하는 트랜지스터의 PBTS(Positive Bias Temperature Stress)를 측정하여 나타내었다. 이와는 달리, 도 13의 (a)를 참조하면, 유리 기판 및 PI 필름이 분리되기 전 상태의 전자 소자가 포함하는 트랜지스터의 NBIS(Negative Bias Illumination Stress)를 측정하여 나타내었고, 도 13의 (b)를 참조하면, 유리 기판 및 PI 필름이 분리되기 전 상태의 전자 소자가 포함하는 트랜지스터의 NBIS(Negative Bias Illumination Stress)를 측정하여 나타내었다.
도 12 및 도 13에서 확인할 수 있듯이, 유리 기판 및 PI 필름이 분리되는 경우, PI 필름 상에 배치된 트랜지스터의 신뢰성에 거의 영향을 미치지 않는 것을 확인할 수 있었다.
도 14는 본 발명의 실시 예에 따른 전자 소자의 제조 방법 중 사용되는 식각 용액의 종류에 따른 희생막의 접착력을 비교하는 그래프이다.
도 14를 참조하면, 상기 실시 예에 따른 전자 소자를 준비하되, 게이트 전극 형성 단계에서, 식각 용액을 사용하지 않은 경우(Bare), Develop 식각 용액(Az300mif)을 사용한 경우, Strip 식각 용액(DPS-100N)을 사용한 경우, HIF(Hypoxia-inducible Transcription Factor) acid 식각 용액을 사용한 경우, ITO Etchant 식각 용액을 사용한 경우(MA-SO2), Phosphoric acid 식각 용액을 사용한 경우 각각에 대해 희생막의 접착력(Adhesion Force, N/cm)을 측정하여 나타내었다.
도 14에서 확인할 수 있듯이, 게이트 전극 형성 단계에서 ITO Etchant를 사용한 경우, 희생막의 접착력이 가장 낮게 나타나는 것을 확인할 수 있었다. 반면, Strip 식각 용액을 사용한 경우, 식각 용행을 사용하지 않은 경우와 희생막의 접착력이 실질적으로 일치하는 것을 확인할 수 있었다. 이에 따라, ITO Etchant를 사용하는 경우, 희생막의 접착력이 감소하며, Strip 식각 용액을 사용하는 경우 희생막의 접착력이 실질적으로 일정하게 유지되는 것을 알 수 있다.
도 15는 본 발명의 실시 예에 따른 전자 소자의 제조 방법 중 버퍼층 형성 온도에 따른 희생막의 접착력을 비교하는 그래프이다.
도 15를 참조하면, 상기 실시 예에 따른 전자 소자를 준비하되, 버퍼층 형성 온도를 100℃, 및 200℃로 제어한 후 각각의 온도에 따라 희생막의 접착력(Force, N/cm) 변화를 측정하였다.
도 15에서 확인할 수 있듯이, 버퍼층 형성 온도가 200℃로 제어된 경우, 열처리 온도의 시간이 지남에 따라 접착력(Force, N/cm)이 증가되는 것을 확인할 수 있었다. 반면, 버퍼층 형성 온도가 100℃로 제어된 경우, 열처리 온도의 시간이 지남에도 불구하고 접착력(Force, N/cm)이 실질적으로 일정하게 유지되는 것을 확인할 수 있었다.
도 16은 본 발명의 실시 예 및 비교 예에 따른 전자 소자의 제조 과정 중 준비되는 지지 기판 및 베이스 기판 사이의 접착력을 비교하는 그래프이다.
도 16을 참조하면, 상기 실시 예 및 비교 예에 따른 전자 소자의 제조 과정 중 준비되는 지지 기판 및 베이스 기판을 100℃ 내지 350℃의 온도로 열처리 한 후, 열처리 이후 지지 기판 및 베이스 기판 사이의 접착력(Force, N/cm)을 측정하여 나타내었다.
도 16에서 확인할 수 있듯이, 실시 예 및 비교 예에 따른 전자 소자의 제조 과정 중 준비되는 지지 기판 및 베이스 기판 사이의 접착력은, 열처리 온도가 증가함에 따라 함께 증가하는 것을 확인할 수 있었다. 특히, 비교 예에 따른 전자 소자의 제조 과정 중 준비되는 지지 기판 및 베이스 기판 사이의 접착력은, 열처리 온도가 증가함에 따라 급격하게 증가하는 것을 확인할 수 있었다.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
100: 베이스 구조체
110: 지지 기판
120: 희생막
130: 베이스 기판
200: 트랜지스터
210: 버퍼층
220: 활성층
S, D: 소스 전극, 드레인 전극
230: 게이트 절연막
240: 게이트 전극
110: 지지 기판
120: 희생막
130: 베이스 기판
200: 트랜지스터
210: 버퍼층
220: 활성층
S, D: 소스 전극, 드레인 전극
230: 게이트 절연막
240: 게이트 전극
Claims (14)
- 삭제
- 지지 기판(support substrate), 베이스 기판(base substrate), 및 상기 지지 기판과 상기 베이스 기판 사이에 배치된 희생막을 포함하는 베이스 구조체를 준비하는 단계;
상기 베이스 기판 상에, 트랜지스터를 형성하는 단계; 및
상기 희생막에 희생막 용해액을 제공하여, 상기 지지 기판으로부터 상기 베이스 기판을 분리시키는 단계를 포함하되,
상기 희생막의 초기 접착력은, 상기 트랜지스터 형성 단계의 공정 조건에 따라 제어되는 것을 포함하고,
상기 베이스 기판 분리 단계에서, 상기 지지 기판으로부터 상기 베이스 기판이 분리되기 위한 상기 희생막의 타겟 접착력이 정의되고,
상기 베이스 기판 상에 버퍼층을 형성하는 단계를 더 포함하여, 상기 트랜지스터는, 상기 버퍼층 상에 형성되고,
상기 트랜지스터를 형성하는 단계는, 게이트 절연막(gate insulator)을 형성 단계를 포함하며,
상기 버퍼층 형성 단계, 또는 상기 게이트 절연막 형성 단계가 200℃ 이상의 온도에서 수행되는 경우, 상기 희생막의 상기 초기 접착력은 상기 타겟 접착력보다 낮게 설정되는 것을 포함하는 전자 소자의 제조 방법.
- 지지 기판(support substrate), 베이스 기판(base substrate), 및 상기 지지 기판과 상기 베이스 기판 사이에 배치된 희생막을 포함하는 베이스 구조체를 준비하는 단계;
상기 베이스 기판 상에, 트랜지스터를 형성하는 단계; 및
상기 희생막에 희생막 용해액을 제공하여, 상기 지지 기판으로부터 상기 베이스 기판을 분리시키는 단계를 포함하되,
상기 희생막의 초기 접착력은, 상기 트랜지스터 형성 단계의 공정 조건에 따라 제어되는 것을 포함하고,
상기 베이스 기판 분리 단계에서, 상기 지지 기판으로부터 상기 베이스 기판이 분리되기 위한 상기 희생막의 타겟 접착력이 정의되고,
상기 베이스 기판 상에 버퍼층을 형성하는 단계를 더 포함하여, 상기 트랜지스터는, 상기 버퍼층 상에 형성되고,
상기 트랜지스터를 형성하는 단계는, 게이트 절연막(gate insulator)을 형성 단계를 포함하며,
상기 버퍼층 형성 단계, 또는 상기 게이트 절연막 형성 단계가 200℃ 미만의 온도에서 수행되는 경우, 상기 희생막의 상기 초기 접착력은 상기 타겟 접착력의 기준 범위 내로 설정되는 것을 포함하는 전자 소자의 제조 방법.
- 지지 기판(support substrate), 베이스 기판(base substrate), 및 상기 지지 기판과 상기 베이스 기판 사이에 배치된 희생막을 포함하는 베이스 구조체를 준비하는 단계;
상기 베이스 기판 상에, 트랜지스터를 형성하는 단계; 및
상기 희생막에 희생막 용해액을 제공하여, 상기 지지 기판으로부터 상기 베이스 기판을 분리시키는 단계를 포함하되,
상기 희생막의 초기 접착력은, 상기 트랜지스터 형성 단계의 공정 조건에 따라 제어되는 것을 포함하고,
상기 베이스 기판 분리 단계에서, 상기 지지 기판으로부터 상기 베이스 기판이 분리되기 위한 상기 희생막의 타겟 접착력이 정의되고,
상기 트랜지스터 형성 단계는,
소스 및 드레인 전극 형성 단계, 활성층 형성 단계, 및 게이트 전극 형성 단계를 포함하고,
상기 소스 및 드레인 전극 형성 단계, 활성층 형성 단계, 및 게이트 전극 형성 단계는 식각 공정을 포함하며,
식각 공정에 사용되는 식각 용액의 종류에 따라, 상기 희생막의 상기 초기 접착력이 제어되는 것을 포함하는, 전자 소자의 제조 방법.
- 제4 항에 있어서,
상기 소스 및 드레인 전극 형성 단계, 또는 상기 게이트 전극 형성 단계 중 적어도 어느 하나의 단계에서 왕수(aqua regia)를 포함하는 ITO Etchant 식각 용액이 사용되는 경우,
상기 초기 접착력은 상기 타겟 접착력보다 높게 설정되는 것을 포함하는 전자 소자의 제조 방법.
- 제4 항에 있어서,
상기 소스 및 드레인 전극 형성 단계, 또는 상기 게이트 전극 형성 단계 중 적어도 어느 하나의 단계에서 TMAH(trimethylanlilinium hydroxide)를 포함하는 Stripper 식각 용액이 사용되는 경우,
상기 초기 접착력은 상기 타겟 접착력의 기준 범위 내로 설정되는 것을 포함하는 전자 소자의 제조 방법.
- 제2 항 내지 제4 항 중 어느 한 항에 있어서,
상기 베이스 구조체 준비 단계는,
상기 지지 기판을 준비하는 단계;
상기 지지 기판 상에 그래핀 산화물을 포함하는 소스 용액을 제공하여, 희생막을 형성하는 단계; 및
상기 희생막 상에 고분자를 포함하는 상기 베이스 기판을 형성하는 단계를 포함하는 전자 소자의 제조 방법.
- 제2 항 내지 제4 항 중 어느 한 항에 있어서,
상기 트랜지스터는, 소스 전극, 드레인 전극, 및 게이트 전극을 포함하고,
상기 소스 전극, 드레인 전극, 및 게이트 전극 중 적어도 어느 하나는 금속 산화물을 포함하는 전자 소자의 제조 방법.
- 제8 항에 있어서,
상기 금속 산화물은 ITO(Indium Tin Oxide)를 포함하는 전자 소자의 제조 방법.
- 제2 항 내지 제4 항 중 어느 한 항에 있어서,
상기 희생막 용해액은, 물(H2O)를 포함하는 전자 소자의 제조 방법.
- 지지 기판(support substrate), 베이스 기판(base substrate), 및 상기 지지 기판과 상기 베이스 기판 사이에 배치된 희생막을 포함하는 베이스 구조체를 준비하는 단계;
200℃ 이상의 온도에서 상기 베이스 기판 상에 버퍼층(buffer layer)을 형성하는 단계;
식각 공정을 이용하여, 소스 전극, 드레인 전극, 또는 게이트 전극 중 적어도 어느 하나가 ITO(Indium Tim Oxide)를 포함하는 트랜지스터를 상기 버퍼층 상에 형성하는 단계; 및
상기 희생막에 희생막 용해액을 제공하여, 상기 지지 기판으로부터 상기 베이스 기판을 분리시키는 단계를 포함하되,
상기 희생막의 접착력은, 상기 버퍼층 형성 단계 또는 상기 트랜지스터 형성 단계 중 적어도 어느 하나에 따라 제어되는 것을 포함하는, 전자 소자의 제조 방법.
- 제11 항에 있어서,
상기 베이스 기판 상에 상기 버퍼층, 및 상기 트랜지스터가 순차적으로 형성되되,
상기 버퍼층이 형성되기 전 상기 희생막의 접착력은, 상기 버퍼층이 형성된 후 상기 희생막의 접착력 보다 낮고,
상기 버퍼층이 형성된 후 상기 희생막의 접착력은, 상기 트랜지스터가 형성된 후 상기 희생막의 접착력 보다 높은 것을 포함하는 전자 소자의 제조 방법.
- 지지 기판(support substrate), 베이스 기판(base substrate), 및 상기 지지 기판과 상기 베이스 기판 사이에 배치된 희생막을 포함하는 베이스 구조체를 준비하는 단계;
200℃ 미만의 온도에서 상기 베이스 기판 상에 버퍼층(buffer layer)을 형성하는 단계;
소스 전극, 드레인 전극, 또는 게이트 전극 중 적어도 어느 하나가 ITO(Indium Tin Oxide)를 포함하고, 비식각(non-etching) 공정으로 형성되는 트랜지스터를 상기 버퍼층 상에 형성하는 단계; 및
상기 희생막에 희생막 용해액을 제공하여, 상기 지지 기판으로부터 상기 베이스 기판을 분리시키는 단계를 포함하되,
상기 베이스 기판 분리 단계에서, 상기 지지 기판으로부터 상기 베이스 기판이 분리되기 위한 상기 희생막의 타겟 접착력이 정의되고, 상기 희생막의 초기 접착력은, 상기 버퍼층 형성 단계 및 상기 트랜지스터 형성 단계에서, 상기 타겟 접착력의 기준 범위 내로 유지되는 것을 포함하는, 전자 소자의 제조 방법.
- 제13 항에 있어서,
상기 소스 전극, 드레인 전극, 또는 게이트 전극 중 적어도 어느 하나는, 리프트 오프(lift off) 공정으로 제조되는 것을 포함하는, 전자 소자의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180035986 | 2018-03-28 | ||
| KR20180035986 | 2018-03-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190113564A KR20190113564A (ko) | 2019-10-08 |
| KR102237576B1 true KR102237576B1 (ko) | 2021-04-07 |
Family
ID=68208515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190024501A KR102237576B1 (ko) | 2018-03-28 | 2019-03-04 | 그래핀 산화물을 포함하는 희생막과 물의 반응을 이용한 전자 소자, 및 그 제조 방법. |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102237576B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220166850A (ko) * | 2020-06-28 | 2022-12-19 | 리서치 인스티튜트 오브 칭화 유니버시티 인 선전 | 미세구조를 갖는 원자레벨의 평활소자 및 그 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100964575B1 (ko) | 2003-12-24 | 2010-06-21 | 삼성전자주식회사 | 유연한 디스플레이 장치의 제조 방법 및 이에 적용되는캐리어 기판 |
| US8643008B2 (en) * | 2011-07-22 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101714836B1 (ko) * | 2014-09-12 | 2017-03-10 | 한양대학교 산학협력단 | 전자 소자, 및 그 제조 방법 |
-
2019
- 2019-03-04 KR KR1020190024501A patent/KR102237576B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190113564A (ko) | 2019-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI570935B (zh) | 半導體裝置 | |
| EP2050144B1 (en) | Oxide etching method | |
| JP5820204B2 (ja) | 発光表示装置の作製方法 | |
| TWI379137B (en) | Peeling method and method for manufacturing display device using the peeling method | |
| TWI447914B (zh) | An amorphous oxide semiconductor thin film, a method for manufacturing the same, a method for manufacturing a thin film transistor, a field effect transistor, a light emitting device, a display device, and a sputtering target | |
| US8728861B2 (en) | Fabrication method for ZnO thin film transistors using etch-stop layer | |
| KR20030007208A (ko) | 반도체 디바이스와, 박리 방법 및 반도체 디바이스 제조방법 | |
| TW201727763A (zh) | 半導體裝置的製造方法 | |
| TW200421493A (en) | Semiconductor device and manufacturing method thereof, delamination method, and transferring method | |
| JP2003058078A (ja) | 薄膜トランジスタとそれらを用いた有機ｅｌディスプレイ装置及び製造方法 | |
| US9754970B2 (en) | Thin film transistor, fabricating method thereof, array substrate and display device | |
| KR20100051499A (ko) | 플렉시블 표시장치 제조방법 | |
| WO2018077065A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示面板 | |
| KR101132989B1 (ko) | 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법 | |
| KR102237576B1 (ko) | 그래핀 산화물을 포함하는 희생막과 물의 반응을 이용한 전자 소자, 및 그 제조 방법. | |
| WO2011105343A1 (ja) | 半導体装置およびその製造方法ならびに表示装置 | |
| KR102237569B1 (ko) | 그래핀 산화물과 망간 산화물을 포함하는 희생막을 포함하는 전자 소자, 및 그 제조 방법. | |
| TWI767186B (zh) | 氧化物半導體薄膜、薄膜電晶體及濺鍍靶 | |
| US7662675B2 (en) | Method of forming metal thin film and metal wiring pattern and method of manufacturing display panel | |
| JP5857094B2 (ja) | 発光装置の作製方法 | |
| JP5978199B2 (ja) | 発光装置 | |
| JP2018073835A (ja) | 発光装置 | |
| KR102328784B1 (ko) | 반도체 소자의 제조 방법 및 이를 위한 반도체 소자용 베이스 기판 | |
| JP5132722B2 (ja) | 剥離方法 | |
| JP6297654B2 (ja) | 発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |