JP2015529012A - アレイ基板の製造方法、アレイ基板及び表示装置 - Google Patents
アレイ基板の製造方法、アレイ基板及び表示装置 Download PDFInfo
- Publication number
- JP2015529012A JP2015529012A JP2015521941A JP2015521941A JP2015529012A JP 2015529012 A JP2015529012 A JP 2015529012A JP 2015521941 A JP2015521941 A JP 2015521941A JP 2015521941 A JP2015521941 A JP 2015521941A JP 2015529012 A JP2015529012 A JP 2015529012A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- transparent electrode
- thin film
- metal oxide
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 109
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 239000010409 thin film Substances 0.000 claims abstract description 116
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 81
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 81
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims abstract description 68
- 238000001465 metallisation Methods 0.000 claims abstract description 21
- 230000005684 electric field Effects 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 59
- 238000000059 patterning Methods 0.000 claims description 34
- 238000002161 passivation Methods 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 134
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 238000007740 vapor deposition Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910000583 Nd alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- -1 ITO Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本発明はアレイ基板の製造方法、アレイ基板、及び表示装置を開示する。該アレイ基板の製造方法は、薄膜トランジスタと、第１透明電極と、第２透明電極とを形成するステップを備える。前記第１透明電極と第２透明電極によって多次元電界が形成される。第１透明電極を形成する前記ステップは、金属酸化物薄膜を形成し、この金属酸化物薄膜が半導体特性を有するステップと、前記金属酸化物薄膜に対して金属化処理を行って第１透明電極を形成するとともに、金属化処理されなかった部分が半導体活性層を形成するステップと、を備える。
Description
本発明は、アレイ基板の製造方法、アレイ基板及び表示装置に関する。
液晶ディスプレイは、現在よく使われるフラットパネルディスプレイであり、その中の薄膜トランジスタ液晶ディスプレイ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、単に「ＴＦＴ-ＬＣＤ」と記す）は液晶ディスプレイ中の主流製品である。
高度化超次元転換技術（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｄｉｍｅｎｓｉｏｎ Ｓｗｉｃｈ、単にＡＤＳと記す）に基づくＴＦＴ-ＬＣＤは、低消費電力で、視覚が広いという特徴を有し、幅広く適用されている。ＡＤＳ技術は、主に同一の平面内におけるスリット電極の辺縁に生じた電界と、スリット電極及び板状電極層の間に生じた電界とによって多次元電界が形成され、液晶セルにおけるスリット電極の間及び電極の直上方に位置する全ての配向液晶分子が旋回可能になり、液晶動作効率が向上され、透過率も向上される。高度化超次元転換技術はＴＦＴ−ＬＣＤ製品の画面品質を向上することができ、高解像度、高透過率、広視覚、高開口率、低色差、プッシュムラ（ｐｕｓｈ ｍｕｒａ）がないなどの優れた利点を有している。
ＡＤＳ型のＴＦＴ−ＬＣＤアレイにおいて、共通電極もアレイ基板に形成されるので、ＡＤＳ型のＴＦＴ−ＬＣＤのアレイ基板の製造工程において、余計に一回の共通電極を形成する工程を増やす必要がある。
従来、ＡＤＳ型のＴＦＴ−ＬＣＤアレイ基板の製造工程において数回のパターニング工程が必要である。さらに、各パターニング工程において、成膜と、露光と、現像と、エッチングと、剥離などの工程を含む。そのため、パターニング工程数を削減することは、製造コストが削減されることを意味する。
従来技術において、六回のパターニング工程を介してＡＤＳ型のＴＦＴ−ＬＣＤアレイ基板（図１に示す）を製造する方法が開示された。即ち、下記のステップを含む。
ステップ１において、第１金属薄膜を堆積し、一回目のパターニング工程を介して、ゲート線と、ゲート電極１１と、共通電極線１２とを形成する。
ステップ２において、第１絶縁薄膜と、半導体薄膜と、ドープ半導体薄膜とを堆積し、二回目のパターニング工程を介して、ゲート絶縁層１３と、半導体活性層１４と（半導体層とドープ半導体層により構成される）を形成する。
ステップ３において、第１透明導電薄膜を堆積し、三回目のパターニング工程を介して板状の画素電極１４’を形成する。
ステップ４において、第２金属薄膜を堆積し、四回目のパターニングを介してソース電極１６と、ドレイン電極１７と、データ線とを形成する。
ステップ５において、第２絶縁薄膜を堆積してパッシベーション層１８を形成し、五回目のパターニング工程を介して、パッシベーション層１８とゲート絶縁層１３とを貫通するビアホールを形成し、共通電極線１２を露出する。
ステップ６において、第２透明導電薄膜を堆積し、六回目のパターニング工程を介してスリットを有する共通電極１９を形成し、この共通電極１９はステップ５において形成されたビアホールを介して共通電極線１２と電気接続される。
このような方法は六回のパターニング工程が必要となるので、製造コストが依然として高い。市場競争力を強化し、市場におけるシェア率を上げるため、さらにアレイ基板の製造プロセスにおけるパターニング工程の回数を削減する必要がある。
本発明は、アレイ基板の製造方法と、アレイ基板と、表示装置と、を提供することによって、アレイ基板の製造プロセスにおけるパターニング工程の回数を削減し、製造コストを削減する。
以上の目的を達成するため、本発明の実施例は下記の技術手段を採用する。
本発明の一実施例によるアレイ基板の製造方法は、薄膜トランジスタ、第１透明電極と、第２透明電極とを形成し、前記第１透明電極と前記第２透明電極によって多次元電界が形成され、第１透明電極を形成するステップは、半導体特性を有する金属酸化物薄膜を形成するステップと、前記金属酸化物薄膜の一部に対して金属化処理を行って第１透明電極を形成するとともに、前記金属酸化物薄膜の金属化処理されなかった部分が半導体活性層を形成するステップと、を備える。
また、本発明の一実施例では、前記薄膜トランジスタと、第１透明電極と、第２透明電極とを形成するステップは、下記のステップを備える。即ち、ゲート線と、ゲート電極と、ゲート絶縁層とが形成された基板に、金属酸化物薄膜と、エッチングストップ層とを順次形成するステップと、パターニング工程を介して、前記エッチングストップ層薄膜に対して処理を行い、ＴＦＴチャンネル領域を覆うエッチングストップ層を形成するステップと、エッチングストップ層に覆われなかった金属酸化物薄膜に対して金属化処理を行い、導体特性を有する金属酸化物薄膜を形成するとともに、金属酸化物薄膜の前記エッチングストップ層に覆われ、且つ金属化処理されなかった部分が半導体活性層を形成するステップと、パターニング工程を介して、前記導体特性を有する金属酸化物薄膜に対して処理を行い、第１透明電極と、前記半導体活性層に接続されたソース接続電極及びドレイン接続電極とを形成するステップと、前記半導体活性層と、エッチングストップ層と、第１透明電極とが形成された基板に、ソース電極と、ドレイン電極と、データ線と、パッシベーション層と、第２透明電極とを形成し、前記ソース電極が前記ソース接続電極と電気接続され、前記ドレイン電極が前記ドレイン接続電極と電気接続されるステップと、を備える。
また、本発明の一実施例では、ゲート線と、ゲート電極と、ゲート絶縁層とが形成された基板に、金属酸化物薄膜と、エッチングストップ層薄膜とを順次形成する前に、基板にゲート線と、ゲート電極と、共通電極線とを形成するステップと、前記基板、前記ゲート線、前記ゲート電極、前記共通電極の上にゲート絶縁層を形成するステップと、をさらに備えてもよい。半導体活性層と、エッチングストップ層と、第１透明電極とが形成された基板に、ソース電極と、ドレイン電極と、データ線と、パッシベーション層と、第２透明電極とを形成するステップは、半導体活性層と、エッチングストップ層と、第１透明電極とが形成された基板に、データ線と、ソース電極と、前記第１透明電極と電気接続されるドレイン電極とを形成するステップと、第１ビアホールを備えるパッシベーション層を形成し、前記第１ビアホールが前記パッシベーション層と前記ゲート絶縁層とを貫通し、前記共通電極線を露出するステップと、前記パッシベーション層に第２透明電極を形成し、前記第２透明電極が前記第１ビアホールを介して前記共通電極線と電気接続されるステップと、をさらに備える。
また、本発明の一実施例では、ゲート線と、ゲート電極と、ゲート絶縁層とが形成された基板に、金属酸化物薄膜と、エッチングストップ層薄膜とを順次形成する前に、基板にゲート線と、ゲート電極と、共通電極線と、ゲート絶縁層とを形成するステップと、前記ゲート絶縁層に、前記第１透明電極と前記共通電極線とを接続するための第２ビアホールを形成するステップと、をさらに備える。半導体活性層と、エッチングストップ層と、第１透明電極とが形成された基板に、ソース電極と、ドレイン電極と、データ線と、パッシベーション層と、第２透明電極とを形成するステップは、前記半導体活性層、前記エッチングストップ層、前記第１透明電極とが形成された基板に、ソース電極と、ドレイン電極と、データ線とを形成するステップと、第三ビアホールを備えるパッシベーション層を形成し、前記第三ビアホールが前記パッシベーション層を貫通し、前記ソース電極を露出するステップと、前記パッシベーション層に第２透明電極を形成し、前記第２透明電極が前記第三ビアホールを介して前記ドレイン電極と電気接続されるステップと、を備える。
また、本発明の一実施例では、前記金属化酸化物薄膜の一部に対して金属化処理を行って第１透明電極を形成するステップは、プラズマ工程またはアニール工程を介して、前記金属酸化物薄膜の一部に対して金属化処理を行い、第１透明電極を形成するステップを備えてもよい。
また、本発明の一実施例では、前記第１透明電極が画素電極または共通電極であってもよい。
また、本発明の一実施例では、前記金属酸化物薄膜は、半導体特性を有する透明金属酸化物材料を採用してもよい。例えば、前記金属酸化物材料は、ＩｎＧａＺｎＯ、ＩｎＧａＯ、ＩＴＺＯ、またはＡｌＺｎＯのいずれか１つであればよい。
本発明の他の実施例は、上記の方法により製造されたアレイ基板を提供する。
本発明のまた他の実施例は、上記アレイ基板を備える表示装置を提供する。
本発明の実施例における技術手段をより明瞭に説明するため、以下実施例の図面について簡単に紹介する。なお、下記に説明する図面はただ本発明の実施例の一部であり、本発明を限定することはないのは勿論のことである。
本発明の実施例における技術手段をより明瞭に説明するため、以下実施例の図面について簡単に紹介する。なお、下記に説明する図面はただ本発明の実施例の一部であり、本発明を限定することはないのは勿論のことである。
本発明の実施例の目的、技術手段及び効果をより明瞭にするために、以下、本発明の実施例を表す図面を参照しながら、本発明の実施例を明瞭且つ完全に説明する。なお、ここで記載された実施例は、ただ本発明の一部の実施例だけであり、本発明の全ての実施例ではない。本発明の実施例に基づき、当業者が創造的な労働をしない前提で得られる他の実施例は全て本発明の技術範囲に含まれる。
特別に定義がない場合、ここで使う技術用語または科学用語は、本発明の属する技術分野における一般的な技能を有する者が理解する通常の意味である。本願出願の明細書及び請求の範囲に使われる「第１」や「第２」や、それらに類似した言葉のいずれかは、順次、数量及び重要性を意味することではなく、異なる部分を区分するためだけである。同じく、「一つ」や、「一」や、それらに類似した言葉も数量を制限することではなく、少なくとも一つが存在することのみを意味する。また、「備える」または「含む」や、それらに類似した言葉は、その前に現れた素子や部品が「備える」または「含む」の後に挙げられた素子や部品及びそれらと同等する物をカバーするが、他の素子や部品を排除することではない。また、「接続」や「繋がる」や、それらに類似した言葉は、物理的な接続や機械的な接続に限ることではなく、直接や間接の接続にかかわらず、電気的接続も含む。さらに、「上」、「下」、「左」、「右」等は、相対の位置関係を表すだけに用いられ、対象物の絶対の位置が変更されると、それに応じて相対の位置関係が変わる可能性もある。
本発明が提供したアレイ基板の製造方法は、薄膜トランジスタと、第１透明電極と、第２透明電極と、を製造する工程を備える。この第１透明電極と、この第２透明電極とによって多次元電界が生じる。なお、第１透明電極の製造工程は下記のステップを含む。
ステップ１において、金属酸化物薄膜を形成する。この金属酸化物薄膜は半導体特性を有する。
ステップ２において、この金属酸化物薄膜の一部に対して金属化処理を行って第１透明電極を形成し、金属化処理されなかった部分が半導体活性層を形成する。
さらに、ステップ２において、「この金属酸化物薄膜の一部に対して金属化処理を行って第１透明電極を形成する」とは、プラズマ工程またはアニール工程等を介して、この金属酸化物薄膜の一部に金属化処理を行って第１透明電極を形成することを含む。
さらに、本実施例では、前記第１透明電極は画素電極または共通電極である。
本実施例が提供したアレイ基板の製造方法は、金属酸化物薄膜の一部に対して、導体特性を有するように金属化処理を行って第１透明電極を形成するとともに、金属化処理されなかった部分が半導体特性を有して半導体活性層を形成する。導体特性と半導体特性と、を有する同一の層における金属酸化物薄膜は、一回のパターニング工程を介して、半導体活性層と第１透明電極を形成し、個別に第１透明電極を製造する工程が省略され、製造コストが削減される。
本発明の実施例が提供したアレイ基板の製造方法は、図２に示すように、下記のステップを備える。
ステップＳ２０１において、基板にゲート線と、薄膜トランジスタのゲート電極と、ゲート絶縁層と、を形成する。
例えば、図３を参照すると、まず、プラズマ化学気相成長法（ＰＥＣＶＤ）や、マグネトロンスパッタリングや、蒸着法または他の成膜方法を介して、基板１０（例えばガラス基板または石英基板）に第１金属薄膜を形成する。なお、この第１金属薄膜はモリブデン、アルミニウム、Ａｌ-Ｎｄ合金、タングステン、クロム、または銅等の金属によって形成された単層の薄膜であってもよいが、以上の金属による複数の層に堆積して形成された多層の薄膜であっもよい。第１金属薄膜にフォトレジストを塗布した後に、マスクによる露光・現像と、エッチングと、剥離等のパターニング工程を介して、図３に示すゲート電極１１及び図３に図示されていないゲート線パターンを形成する。その後、化学気相成長法や、蒸着等方法によって基板１０、ゲート線及びゲート電極１１上にゲート絶縁層１３を形成する。
ステップ２０２では、ゲート線と、ゲート電極と、ゲート絶縁層とが形成された基板に順次に金属酸化物薄膜及びエッチングストップ層薄膜を形成する。
例えば、図４に示すように、ゲート線と、ゲート電極１１と、ゲート絶縁層１３とが形成された基板１０に、順次に金属酸化物薄膜１４０とエッチングストップ層１５０を形成する。例えば、マグネトロンスパッタリングや、蒸着法や、または化学気相成長法などの方法を介して金属酸化物薄膜１４０とエッチングストップ層薄膜１５０とを形成すればよい。例えば、金属酸化物薄膜１４０は、半導体特性を有する透明である金属酸化物材料を採用してもよい。例えば、ＩｎＧａＺｎＯ、ＩｎＧａＯ、ＩＴＺＯ、ＡｌＺｎＯ等の透明金属酸化物材料であればよい。エッチングストップ層薄膜１５０は緻密なシリコンナイトライド、シリコン酸化物、酸化窒化シリコン等の材料であってもよい。
ステップ２０３では、パターニング工程を介して前記エッチングストップ層薄膜に対して処理することで、ＴＦＴチャンネル領域を覆うエッチングストップ層のパターンを形成する。
例えば、図５を参照すると、エッチングストップ層薄膜１５０に第１フォトレジストを塗布した後に、マスクによる露光・現像処理を介して、図５に示すＴＦＴチャンネル領域に残した第１フォトレジスト２０が得られ、他の領域にはフォトレジストがない。その後、図６に示すように、エッチング工程を介して、第１フォトレジスト２０に覆われないエッチングストップ層１５０に対してエッチングを行い、処理後、第１フォトレジスト２０に覆われる領域（即ち、ＴＦＴチャンネル領域）のエッチングストップ層薄膜のみが残され、ＴＦＴチャンネル領域を覆うエッチングストップ層１５を形成し、エッチングストップ層１５に覆われない金属酸化物薄膜１４０が露出される。
ステップ２０４では、エッチングストップ層１５に覆われない金属酸化物薄膜１４０に対して金属化処理を行い、導体特性を有する金属酸化物薄膜を形成する。なお、金属酸化物薄膜の、エッチングストップ層１５に覆われた金属化処理されなかった部分は半導体活性層を形成する。
例えば、図７に示すように、プラズマ工程またはアニール工程等を介して、露出された金属酸化物薄膜１４０に金属化処理をすればよい。このステップは下記の三つの形態によって実現できる。
形態１：図６に示す構成がある基板を真空チャンパに置き、一定の温度まで加熱し、一定の時間の後、大気中で冷却させる。一定の温度とは、例えば、２００〜３００℃でればよい。一定の時間とは、２０〜４０分であればよい。
形態２：図６に示す構成がある基板を還元性雰囲気中で、２００〜４００℃で熱処理をすればよい。
形態３：図６に示す構成がある基板を真空チャンパに置き、プラズマ処理方法を採用する。通常に、パワーが１５００〜２５００Ｗであり、圧力が１０００〜２０００ｍｔｏｒｒであり、水素（Ｈ２）プラズマや酸素（Ｏ２）プラズマの二種の方法がある。水素プラズマや酸素プラズマ処理をする時、水素や酸素のガス流量は、通常５０００〜１５０００ｓｃｃｍである。
以上の三つの形態によって、金属化処理された金属酸化物薄膜１４０は、キャリア濃度が向上でき、導体特性を有するようになり、従来における画素電極材料に替えることが可能になる。一方、エッチングストップ層１５の下方の金属化処理されなかった金属酸化物薄膜は、キャリア濃度が低く、半導体特性を有し、即ち、半導体活性層１４１である。
ステップ２０５において、パターニング工程を介して、前記導体特性を有する金属酸化物薄膜に対して処理を行い、第１透明電極と、半導体活性層に接続されたソース接続電極及びドレイン接続電極とを形成する。
例えば、図７に示すエッチングストップ層１５を覆う第１フォトレジスト２０を剥離した後に、この基板１０に第２フォトレジスト層を塗布し、マスクによる露光・現像処理を介して、図８に示すように、エッチングストップ層１５上及びその両側に残された第２フォトレジスト２１と、導体特性を有する金属酸化物薄膜１４０上に残され、第１透明電極領域に対応する第三フォトレジスト２２とが得られる。他の領域にはフォトレジストがない。その後、図９に示すように、エッチング工程を介して、露出された導体特性を有する金属酸化物薄膜に対してエッチングを行い、第１透明電極１４と、前記半導体活性層１４１に接続されたソース接続電極１４２及びドレイン接続電極１４３とを形成し、最後に、図９に示す第２フォトレジスト２１と第三フォトレジスト２２を剥離する。
ステップ２０６において、半導体活性層と、エッチングストップ層と、第１透明電極とが形成された基板に、順次にソース電極と、ドレイン電極と、データ線と、パッシベーション層と、第２透明電極とのパターンを形成する。
なお、本実施例では、第１透明電極１４を画素電極（すなわち、ソース電極と電気接続される）とした例を説明したが、本実施例は、第１透明電極１４が必ず画素電極であることを限定することがない。第１透明電極１４は共通電極であってもよい。
本ステップにおいて、ソース・ドレイン電極、データ線、パッシベーション層及び第２透明電極はそれぞれ三回のパターニング工程を介して形成されてもよい。
図１０を参照すると、従来におけるマグネトロンスパッタリングや、蒸着法等の成膜方法を介して、基板１０に金属薄膜を形成し、パターニング工程を介して、ソース接続電極１４２と電気接続されるソース電極１６と、ドレイン電極１４３と電気接続されるドレイン電極１７と、データ線（図１０に図示せず）とのパターンを形成する。ここで、ソース・ドレイン電極と、データ線とを形成する金属薄膜は、モリブデン、アルミニウム、Ａｌ-Ｎｄ合金、タングステン、クロム、銅等の金属によって形成された単層の薄膜であってもよいが、以上の金属によって複数の層に堆積して形成された多層の薄膜であってもよい。
次に、図１１に示すように、基板１０に化学気相成長法や蒸着法等の方法を介して、絶縁薄膜を製造し、パッシベーション層１８を形成する。なお、絶縁薄膜はシリコンナイトライド、シリコン酸化物、酸化窒化ケイ素の単層の薄膜を採用すればよいが、上記材料による複数の層に堆積して形成された多層の薄膜を採用してもよい。
最後に、図１２に示すように、マグネトロンスパッタリングや、蒸着法等の方法を介して透明導電薄膜を形成し、パターニング工程を介してスリットがある第２透明電極１９を形成する。第１透明電極１４と第２透明電極１９の間に、多次元の電界が形成できる。なお、第２透明電極１９の材料は、ＩＴＯ、ＺｎＯ、ＩｎＧａＺｎＯ、ＩｎＺｎＯ、ＩｎＧａＯ等の透明導電材料であってもよい。
本発明の実施例が提供したアレイ基板の製造方法は、金属酸化物薄膜の一部に対して、導体特性を有するように金属化処理して第１透明電極を形成するとともに、金属化処理されなかった部分が半導体特性を有して半導体活性層を形成する。導体特性及び半導体特性を有する同一の層における金属酸化物薄膜は一回のパターニング工程を介して、半導体活性層及び第１透明電極を形成し、個別に第１透明電極を製造するステップが省略され、製造コストが削減される。
また、金属酸化物半導体材料は水や空気中で酸化されやすいので、後の工程において、ＴＦＴチャンネル領域における金属酸化物半導体材料がウェットエッチングされる際に破壊されやすく、ＴＦＴ特性が低下する。本発明の実施例では、ＴＦＴチャンネル領域に対応してエッチングストップ層が覆われるので、ＴＦＴチャンネル領域における金属酸化物半導体材料はエッチングストップ層によりエッチング際の破壊から保護され、ＴＦＴ特性が確保できるので、製品の表示品質が確保できる。
本発明の実施例が提供したアレイ基板の製造方法の基本プロセスは実施例２と類似しているので、実施例２を参照すればよい。
本発明の実施例は、実施例２のステップＳ２０１の代わり、本実施例のステップＳ２０１’において、図１３に示すように、基板１０にゲート線（図１３に図示せず）、ゲート電極１１を形成するとともに、共通電極線１２を形成し、その後、基板１０にゲート絶縁層１３を形成することが実施例２と異なる。
さらに、共通電極線１２と、ゲート電極１１及びゲート線とは一回のパターニング工程を介して形成される。
ゲート線と、ゲート電極と、共通電極線とが形成された後のステップは実施例２のステップＳ２０２−Ｓ２０５と同じであるので、ここで説明を省略する。
半導体活性層と、エッチングストップ層と、第１透明電極とが形成された基板に、ソース電極と、ドレイン電極と、デート線と、パッシベーション層と、第２透明電極とのパターンを形成する。実施例２のステップＳ２０６の代わり、図１４を参照すると、本実施例のステップＳ２０６’において、半導体活性層１４１と、エッチングストップ層１５と、第１透明電極１４とが形成された基板に、順次にソース電極１６と、第１透明電極１４と電気接続されるドレイン電極１７及びデータ線と、を形成する。そして、ゲート線と、ソース電極１６と、ドレイン電極１７とが形成された基板に、第１ビアホール１８１を備えるパッシベーション層１８を形成する。このビアホール１８１はパッシベーション層１８とゲート絶縁層１３とを貫通し、共通電極線１２を露出する。次に、パッシベーション層１８に第２透明電極１９を形成する。この第２透明電極１９は、第１ビアホール１８１を介して共通電極線１２と電気接続される。この第２透明電極１９は、スリットがある透明電極である。第１透明電極１４と、スリットがある第２透明電極１９とによって多次元電界が形成される。
従って、本実施例では、第１透明電極１４は画素電極であり、ドレイン電極１７と直接に接触して電気接続を実現する。第２透明電極１９は共通電極であり、第１ビアホール１８１を介して共通電極線１２と電気接続される。
本発明の実施例が提供したアレイ基板の製造方法は、金属酸化物薄膜の一部に対して、導体特性を有するように金属化処理して第１透明電極を形成するとともに、金属化処理されなかった部分が半導体特性を有して半導体活性層を形成する。導体特性及び半導体特性を有する同一の層における金属酸化物薄膜は一回のパターニング工程を介して、半導体活性層及び第１透明電極を形成し、個別に第１透明電極を製造するステップが省略され、製造コストが削減される。そして、共通電極と共通電極線とを電気接続されることによって、大幅に共通電極の抵抗が低減される。パネルサイズの増加に従って、共通電極の抵抗によって画面の遅延や表示異常などの問題が生じるので、上記第１ビアホールを介して共通電極と共通電極線とは直接に電気接続されるのが実現されるので、上記問題が徹底に解決される。
また、金属酸化物半導体材料は水や空気中で酸化されやすいので、後の工程に、ＴＦＴチャンネル領域における金属酸化物半導体材料がウェットエッチングされる際に破壊されやすく、ＴＦＴ特性が低下する。本発明の実施例では、ＴＦＴチャンネル領域に対応してエッチングストップ層が覆われるので、ＴＦＴチャンネル領域における金属酸化物半導体材料はエッチングストップ層によりエッチング際の破壊から保護され、ＴＦＴ特性が確保できるので、製品の表示品質が確保できる。
本発明の実施例が提供したアレイ基板の製造方法の基本プロセスは実施例２と類似しているので、実施例２を参照すればよい。
本発明の実施例は、実施例２のステップＳ２０１の代わり、図１５に示すように、本実施例のステップＳ２０１’’において、基板１０にゲート線（図１５に図示せず）、ゲート電極１１と、共通電極線１２と、ゲート絶縁層１３とを形成し、その後、ゲート絶縁層１３に第２ビアホール１３１を形成し、この第２ビアホール１３１は、後の工程に形成される第１透明電極１４と共通電極線１２とが接続されるように、共通電極線１２を露出する。
後のステップは、実施例２のステップＳ２０２−Ｓ２０４と類似している。図１６を参照すると、本実施例の第１透明電極１４は第２ビアホール１３１を介して、共通電極線１２に接続される。
実施例２のステップＳ２０５の代わりに、図１６を参照すると、本実施例のステップＳ２０５’’において、パターニング工程を介して、形成された導体特性を有する金属酸化物薄膜に対して処理を行い、第１透明電極１４と、前記半導体活性層１４１に接続されるソース接続電極１４２及びドレイン接続電極１４３とを形成する。なお、第１透明電極１４は、第２ビアホール１３１を介して共通電極線１２と電気接続される。
実施例２のステップＳ２０６の代わりに、図１６を参照すると、本実施例のステップ２０６’’において、半導体活性層１４１と、エッチングストップ層１５と、第１透明電極１４’とが形成された基板１０に、順次にソース電極１６、ドレイン電極１７、データ線（図１６に図示せず）が形成された後に、さらに第三ビアホール１８２を備えるパッシベーション層１８を形成する。このビアホール１８２は前記パッシベーション層１８を貫通し、ソース電極１７を露出する。次に、ビアホール１８２が形成されているパッシベーション層１８に、第２透明電極１９を形成する。この第２透明電極１９は、第三ビアホール１８２を介してソース電極１７と電気接続される。
そこで、本実施例では、第１透明電極１４は共通電極であり、ゲート絶縁層１３における第２ビアホール１３１を介して共通電極線１２と電気接続される。第２透明電極１９は画素電極であり、パッシベーション層１８における第三ビアホール１８２を介してドレイン電極１７と電気接続される。
本発明の実施例が提供したアレイ基板の製造方法は、金属酸化物薄膜の一部に対して、導体特性を有するように金属化処理して第１透明電極を形成するとともに、金属化処理されなかった部分が半導体特性を有して半導体活性層を形成する。導体特性及び半導体特性を有する同一の層にある金属酸化物薄膜は一回のパターニング工程を介して、半導体活性層及び第１透明電極を形成し、個別に第１透明電極を製造するステップが省略され、製造コストが削減される。そして、共通電極と共通電極線とを電気接続されることによって、大幅に共通電極の抵抗が低減される。パネルサイズの増加に従って、共通電極の抵抗によって画面の遅延や表示異常などの問題が生じるので、上記第１ビアホールを介して共通電極と共通電極線との直接の電気接続が実現されるので、上記問題が徹底に解決される。
また、金属酸化物半導体材料は水や空気中で酸化されやすいので、後の工程に、ＴＦＴチャンネル領域における金属酸化物半導体材料がウェットエッチングされる際に破壊されやすく、ＴＦＴ特性が低下する。本発明の実施例では、ＴＦＴチャンネル領域に対応してエッチングストップ層が覆われるので、ＴＦＴチャンネル領域における金属酸化物半導体材料はエッチングストップ層によりエッチング際の破壊から保護され、ＴＦＴ特性が確保できるので、製品の表示品質が確保できる。
本発明の実施例が提供した上記各実施例に説明したアレイ基板の製造方法によって得られたアレイ基板は、薄膜トランジスタと、第１透明電極と、第２透明電極とを備え、前記第１透明電極と前記第２透明電極によって多次元電界が形成され、前記薄膜トランジスタの半導体活性層、及び前記第１透明電極は同一の金属酸化物薄膜により一回のパターニング工程を介して形成される。なお、前記第１透明電極は、前記金属酸化物薄膜により金属化処理を介して得られる。前記半導体活性層は、金属化処理されなかった金属酸化物薄膜によって形成される。
なお、上記各実施例では、画素電極と共通電極とが異なる層に設置されるアレイ基板を例として説明した。以上の実施例では、アレイ基板に、画素電極と共通電極とが同一の層に設置される場合に、パターニング工程や金属化処理などを介して、一層の金属酸化物薄膜に、活性層と、画素電極と、共通電極とのパターンを形成してもよい。ここで、本発明が提供したアレイ基板は適切な変形によってＩＰＳ（平面内転換）型とＡＤ−ＳＤＳ型とのＴＦＴアレイ基板にも適用される。
本発明の実施例が提供したアレイ基板の製造方法は、金属酸化物薄膜の一部に対して、導体特性を有するように金属化処理して第１透明電極を形成するとともに、金属化処理されなかった部分が半導体特性を有して半導体活性層を形成する。導体特性及び半導体特性を有する同一の層にある金属酸化物薄膜は一回のパターニング工程を介して、半導体活性層及び第１透明電極を形成し、個別に第１透明電極を製造するステップが省略され、製造コストが削減される。
本発明が提供した表示装置は、実施例５に記載したアレイ基板を備え、このアレイ基板は上記実施例１から実施例４のいずれか一つ実施例のアレイ基板の製造方法によって得られる。このアレイ基板は、薄膜トランジスタと、第１透明電極と、第２透明電極とを備える。前記第１透明電極及び前記第２透明電極によって多次元電界が形成される。前記薄膜トランジスタの半導体活性層と前記第１透明電極は、同一の金属酸化物薄膜により一回のパターニング工程を介して形成される。なお、前記第１透明電極は、金属酸化物薄膜が金属化処理を介して得られる。前記半導体活性層は、金属化処理されなかった金属酸化物薄膜によって形成される。
本発明の実施例が提供した表示装置において、アレイ基板に、金属酸化物薄膜の一部に対して導体特性を有するように金属化処理して第１透明電極を形成するとともに、金属化処理されなかった部分が半導体特性を有して半導体活性層を形成する。導体特性及び半導体特性を有する同一の層にある金属酸化物薄膜は一回のパターニング工程を介して、半導体活性層及び第１透明電極を形成し、個別に第１透明電極を製造するステップが省略され、製造コストが削減される。
なお、本発明が提供した表示装置は、液晶パネル、電子ペーパー、ＯＬＥＤパネル、液晶テレビ、液晶ディスプレイ、デジタルフォトフレーム、携帯電話、タブレットＰＣ等のいずれかの表示機能がある製品や部品であってもよい。
以上は本発明の実施例のみであり、本発明の保護範囲はこれに限定されるものではない。従って、本発明の保護範囲は前記請求書の保護範囲を基準としている。
１ ゲート線
２ データ線
１０ 基板
１１ ゲート電極
１２ 共通電極線
１３ ゲート絶縁層
１３１ 第２ビアホール
１４１ 半導体活性層
１４２ ソース接続電極
１４３ ドレイン接続電極
１４ 第１透明電極
１４０ 金属酸化物薄膜
１５ エッチングストップ層
１５０ エッチングストップ層薄膜
１６ ソース電極
１７ ドレイン電極
１８ パッシベーション層
１８１ 第１ビアホール
１８２ 第３ビアホール
１９ 第２透明電極
２０ 第１フォトレジスト
２１ 第２フォトレジスト
２２ 第３フォトレジスト
２ データ線
１０ 基板
１１ ゲート電極
１２ 共通電極線
１３ ゲート絶縁層
１３１ 第２ビアホール
１４１ 半導体活性層
１４２ ソース接続電極
１４３ ドレイン接続電極
１４ 第１透明電極
１４０ 金属酸化物薄膜
１５ エッチングストップ層
１５０ エッチングストップ層薄膜
１６ ソース電極
１７ ドレイン電極
１８ パッシベーション層
１８１ 第１ビアホール
１８２ 第３ビアホール
１９ 第２透明電極
２０ 第１フォトレジスト
２１ 第２フォトレジスト
２２ 第３フォトレジスト
Claims (10)
- 薄膜トランジスタと、第１透明電極と、第２透明電極とを形成するステップを備えるアレイ基板の製造方法において、前記第１透明電極及び第２透明電極によって多次元電界が形成され、第１透明電極を形成するステップは、
半導体特性を有する金属酸化物薄膜を形成するステップと、
前記金属酸化物薄膜の一部に対して金属化処理を行って第１透明電極を形成し、金属化処理されなかった金属酸化物薄膜の部分が半導体活性層を形成するステップと、を備えることを特徴とするアレイ基板の製造方法。 - 前記薄膜トランジスタと、第１透明電極と、第２透明電極とを形成するステップは、
ゲート線と、ゲート電極と、ゲート絶縁層とが形成された基板に、金属酸化物薄膜と、エッチングストップ層薄膜とを順次形成するステップと、
パターニング工程を介して、前記エッチングストップ層に対して処理を行い、ＴＦＴチャンネル領域を覆うエッチングストップ層を形成するステップと、
エッチングストップ層に覆われなかった金属酸化物薄膜に対して金属化処理を行い、導体特性を有する金属酸化物薄膜を形成し、金属酸化物薄膜の前記エッチングストップ層に覆われ、且つ金属化処理されなかった部分が半導体活性層を形成するステップと、
パターニング工程を介して、前記導体特性を有する金属酸化物薄膜に対して処理を行い、第１透明電極と、前記半藤体活性層に接続されたソース接続電極及びドレイン接続電極と、を形成するステップと、
前記半導体活性層と、エッチングストップ層と、第１透明電極とが形成された基板に、ソース電極と、ドレイン電極と、データ線と、パッシベーション層と、第２透明電極とを形成し、前記ソース電極は前記ソース接続電極と電気接続され、前記ドレイン電極は前記ドレイン接続電極と電気接続されるステップと、を備えることを特徴とする請求項１に記載のアレイ基板の製造方法。 - ゲート線と、ゲート電極と、ゲート絶縁層とが形成された基板に、金属酸化物薄膜と、エッチングストップ層薄膜とを順次形成する前に、基板にゲート線と、ゲート電極と、共通電極線とを形成するステップ、及び前記基板、前記ゲート線、前記ゲート電極、前記共通電極線の上にゲート絶縁層を形成するステップ、をさらに備え、
半導体活性層と、エッチングストップ層と、第１透明電極とが形成された基板に、ソース電極と、ドレイン電極と、データ線と、パッシベーション層と、第２透明電極とを形成するステップは、半導体活性層と、エッチングストップ層と、第１透明電極とが形成された基板に、データ線と、ソース電極と、前記第１透明電極と電気接続されたドレイン電極とを形成するステップと、第１ビアホールを備えるパッシベーション層を形成し、前記第１ビアホールが前記パッシベーション層と前記ゲート絶縁層とを貫通し、前記共通電極線を露出するステップと、前記パッシベーション層に第２透明電極を形成し、前記第２透明電極が前記第１ビアホールを介して前記共通電極線と電気接続されるステップと、を備えることを特徴とする請求項２に記載のアレイ基板の製造方法。 - ゲート線と、ゲート電極と、ゲート絶縁層とが形成された基板に、金属酸化物薄膜と、エッチングストップ層薄膜とを順次形成する前に、基板にゲート線と、ゲート電極と、共通電極線と、ゲート絶縁層とを形成するステップ、及び、前記ゲート絶縁層に前記第１透明電極及び前記共通電極線とを接続するための第２ビアホールを形成するステップ、をさらに備え、
半導体活性層と、エッチングストップ層と、第１透明電極とが形成された基板に、ソース電極と、ドレイン電極と、データ線と、パッシベーション層と、第２透明電極とを形成するステップは、前記半導体活性層、前記エッチングストップ層、前記第１透明電極とが形成された基板に、ソース電極、ドレイン電極と、データ線とを形成するステップと、第三ビアホールを備えるパッシベーション層を形成し、前記第三ビアホールが前記パッシベーション層を貫通し、前記ドレイン電極を露出するステップと、前記パッシベーション層に第２透明電極を形成し、前記第２透明電極が前記第三ビアホールを介して前記ドレイン電極と電気接続されるステップと、を備えることを特徴とする請求項２に記載のアレイ基板の製造方法。 - 前記金属化酸化物薄膜の一部に対して金属化処理を行って第１透明電極を形成するステップは、
プラズマ工程またはアニール工程を介して、前記金属酸化物薄膜の一部に対して金属化処理を行って第１透明電極を形成するステップを備えることを特徴とする請求項１から請求項４のいずれか１項に記載のアレイ基板の製造方法。 - 前記第１透明電極は画素電極または共通電極であることを特徴とする請求項５に記載のアレイ基板の製造方法。
- 前記金属酸化物薄膜は、半導体特性を有する透明金属酸化物材料を採用することを特徴とする請求項１から請求項６のいずれか１項に記載のアレイ基板の製造方法。
- 前記金属酸化物材料は、ＩｎＧａＺｎＯ、ＩｎＧａＯ、ＩＴＺＯ、またはＡｌＺｎＯのいずれか１つであることを特徴とする請求項７に記載のアレイ基板の製造方法。
- 請求項１から請求項８のいずれか１項に記載のアレイ基板の製造方法によって製造されたことを特徴とするアレイ基板。
- 請求項９に記載のアレイ基板を備えることを特徴とする表示装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210254735.8 | 2012-07-20 | ||
| CN2012102547358A CN102790012A (zh) | 2012-07-20 | 2012-07-20 | 阵列基板的制造方法及阵列基板、显示装置 |
| PCT/CN2012/086597 WO2014012334A1 (zh) | 2012-07-20 | 2012-12-13 | 阵列基板的制造方法及阵列基板、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015529012A true JP2015529012A (ja) | 2015-10-01 |
| JP6129312B2 JP6129312B2 (ja) | 2017-05-17 |
Family
ID=47155382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015521941A Active JP6129312B2 (ja) | 2012-07-20 | 2012-12-13 | アレイ基板の製造方法、アレイ基板及び表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9040344B2 (ja) |
| EP (1) | EP2876676B1 (ja) |
| JP (1) | JP6129312B2 (ja) |
| KR (1) | KR101522481B1 (ja) |
| CN (1) | CN102790012A (ja) |
| WO (1) | WO2014012334A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020514808A (ja) * | 2017-03-17 | 2020-05-21 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | アレイ基板およびその製造方法、表示パネルおよび表示装置 |
| KR20200115677A (ko) * | 2018-03-09 | 2020-10-07 | 어플라이드 머티어리얼스, 인코포레이티드 | 금속 함유 재료들을 위한 고압 어닐링 프로세스 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102790012A (zh) | 2012-07-20 | 2012-11-21 | 京东方科技集团股份有限公司 | 阵列基板的制造方法及阵列基板、显示装置 |
| CN103021939B (zh) * | 2012-11-30 | 2015-01-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
| CN103021959B (zh) * | 2012-11-30 | 2014-09-17 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
| US8981374B2 (en) * | 2013-01-30 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN103208506A (zh) * | 2013-03-28 | 2013-07-17 | 京东方科技集团股份有限公司 | 阵列基板、显示装置及制作方法 |
| US10566455B2 (en) | 2013-03-28 | 2020-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN103258827B (zh) * | 2013-04-28 | 2016-03-23 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| TWI649606B (zh) | 2013-06-05 | 2019-02-01 | 日商半導體能源研究所股份有限公司 | 顯示裝置及電子裝置 |
| TWI749810B (zh) | 2013-08-28 | 2021-12-11 | 日商半導體能源研究所股份有限公司 | 顯示裝置 |
| CN103474439B (zh) * | 2013-09-26 | 2016-08-24 | 合肥京东方光电科技有限公司 | 一种显示装置、阵列基板及其制作方法 |
| CN103646966B (zh) * | 2013-12-02 | 2016-08-31 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及其制备方法、显示装置 |
| CN103777395A (zh) * | 2014-01-27 | 2014-05-07 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103901687A (zh) * | 2014-02-20 | 2014-07-02 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| JP6436660B2 (ja) * | 2014-07-07 | 2018-12-12 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| KR102224457B1 (ko) * | 2014-08-06 | 2021-03-09 | 엘지디스플레이 주식회사 | 표시장치와 그 제조 방법 |
| CN104269414B (zh) * | 2014-09-25 | 2018-03-09 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN104299915B (zh) * | 2014-10-21 | 2017-03-22 | 北京大学深圳研究生院 | 金属氧化物薄膜晶体管制备方法 |
| CN104409418B (zh) * | 2014-11-13 | 2018-02-13 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制备方法、显示装置 |
| JP6501514B2 (ja) * | 2014-12-24 | 2019-04-17 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| CN104795407B (zh) | 2015-04-23 | 2016-02-24 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板、显示装置 |
| JP6478819B2 (ja) * | 2015-06-04 | 2019-03-06 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| CN104966698B (zh) * | 2015-07-16 | 2018-07-17 | 深圳市华星光电技术有限公司 | 阵列基板、阵列基板的制造方法及显示装置 |
| CN105161455A (zh) * | 2015-07-31 | 2015-12-16 | 深圳市华星光电技术有限公司 | 一种ffs阵列基板及其制造方法和显示装置 |
| CN105093763A (zh) * | 2015-08-19 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法、液晶显示面板及显示装置 |
| CN105226015B (zh) * | 2015-09-28 | 2018-03-13 | 深圳市华星光电技术有限公司 | 一种tft阵列基板及其制作方法 |
| KR102148491B1 (ko) * | 2015-12-14 | 2020-08-26 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판 |
| CN105633016B (zh) * | 2016-03-30 | 2019-04-02 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
| CN105810689B (zh) * | 2016-03-31 | 2019-04-02 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN105974699B (zh) * | 2016-06-29 | 2019-05-28 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法、液晶显示面板 |
| US10475822B2 (en) | 2016-11-02 | 2019-11-12 | Boe Technology Group Co., Ltd. | Array substrate, display panel and display apparatus having the same, and fabricating method thereof |
| CN107154409A (zh) * | 2017-05-27 | 2017-09-12 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 |
| CN107634034A (zh) * | 2017-09-15 | 2018-01-26 | 惠科股份有限公司 | 主动阵列开关的制造方法 |
| CN110610949A (zh) * | 2019-10-23 | 2019-12-24 | 成都中电熊猫显示科技有限公司 | 阵列基板的制作方法及阵列基板 |
| CN113871401A (zh) * | 2021-09-24 | 2021-12-31 | Tcl华星光电技术有限公司 | 薄膜晶体管、显示面板及其制备方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003050405A (ja) * | 2000-11-15 | 2003-02-21 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル |
| JP2004310036A (ja) * | 2002-12-09 | 2004-11-04 | Lg Philips Lcd Co Ltd | 液晶表示装置用アレイ基板の製造方法 |
| JP2007334317A (ja) * | 2006-05-16 | 2007-12-27 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及び半導体装置 |
| WO2009128424A1 (ja) * | 2008-04-16 | 2009-10-22 | 住友金属鉱山株式会社 | 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法 |
| JP2010067849A (ja) * | 2008-09-11 | 2010-03-25 | Fujifilm Corp | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
| JP2010123748A (ja) * | 2008-11-19 | 2010-06-03 | Toshiba Corp | 薄膜トランジスタ、その製造方法、表示装置及びその製造方法 |
| WO2011024704A1 (ja) * | 2009-08-28 | 2011-03-03 | 株式会社アルバック | 配線層、半導体装置、液晶表示装置 |
| JP2011138117A (ja) * | 2009-12-04 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 表示装置、及び当該表示装置を具備する電子機器 |
| CN102135691A (zh) * | 2010-09-17 | 2011-07-27 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶显示器 |
| JP2012049210A (ja) * | 2010-08-25 | 2012-03-08 | Fujifilm Corp | 酸化物半導体薄膜およびその製造方法、並びに薄膜トランジスタ、薄膜トランジスタを備えた装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6933528B2 (en) * | 2002-04-04 | 2005-08-23 | Nec Lcd Technologies, Ltd. | In-plane switching mode active matrix type liquid crystal display device and method of fabricating the same |
| TWI396314B (zh) * | 2009-07-27 | 2013-05-11 | Au Optronics Corp | 畫素結構、有機電激發光顯示單元及其製造方法 |
| KR101746198B1 (ko) * | 2009-09-04 | 2017-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
| TWI412828B (zh) * | 2010-05-31 | 2013-10-21 | Au Optronics Corp | 顯示面板 |
| CN102156369B (zh) | 2011-01-18 | 2013-09-04 | 京东方科技集团股份有限公司 | 薄膜晶体管液晶显示阵列基板及其制造方法 |
| CN102157564B (zh) * | 2011-01-18 | 2013-05-01 | 上海交通大学 | 顶栅金属氧化物薄膜晶体管的制备方法 |
| CN102156368A (zh) * | 2011-01-18 | 2011-08-17 | 京东方科技集团股份有限公司 | 薄膜晶体管液晶显示阵列基板及其制造方法 |
| CN202126557U (zh) * | 2011-06-29 | 2012-01-25 | 京东方科技集团股份有限公司 | 一种阵列基板 |
| CN102315167B (zh) * | 2011-09-07 | 2013-09-25 | 信利半导体有限公司 | 广视角液晶显示器阵列基板制作方法 |
| CN102790012A (zh) | 2012-07-20 | 2012-11-21 | 京东方科技集团股份有限公司 | 阵列基板的制造方法及阵列基板、显示装置 |
-
2012
- 2012-07-20 CN CN2012102547358A patent/CN102790012A/zh active Pending
- 2012-12-13 US US13/984,090 patent/US9040344B2/en active Active
- 2012-12-13 EP EP12861051.6A patent/EP2876676B1/en active Active
- 2012-12-13 WO PCT/CN2012/086597 patent/WO2014012334A1/zh active Application Filing
- 2012-12-13 JP JP2015521941A patent/JP6129312B2/ja active Active
- 2012-12-13 KR KR1020137019943A patent/KR101522481B1/ko active IP Right Grant
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003050405A (ja) * | 2000-11-15 | 2003-02-21 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル |
| JP2004310036A (ja) * | 2002-12-09 | 2004-11-04 | Lg Philips Lcd Co Ltd | 液晶表示装置用アレイ基板の製造方法 |
| JP2007334317A (ja) * | 2006-05-16 | 2007-12-27 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及び半導体装置 |
| WO2009128424A1 (ja) * | 2008-04-16 | 2009-10-22 | 住友金属鉱山株式会社 | 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法 |
| JP2010067849A (ja) * | 2008-09-11 | 2010-03-25 | Fujifilm Corp | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
| JP2010123748A (ja) * | 2008-11-19 | 2010-06-03 | Toshiba Corp | 薄膜トランジスタ、その製造方法、表示装置及びその製造方法 |
| WO2011024704A1 (ja) * | 2009-08-28 | 2011-03-03 | 株式会社アルバック | 配線層、半導体装置、液晶表示装置 |
| JP2011138117A (ja) * | 2009-12-04 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 表示装置、及び当該表示装置を具備する電子機器 |
| JP2012049210A (ja) * | 2010-08-25 | 2012-03-08 | Fujifilm Corp | 酸化物半導体薄膜およびその製造方法、並びに薄膜トランジスタ、薄膜トランジスタを備えた装置 |
| CN102135691A (zh) * | 2010-09-17 | 2011-07-27 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶显示器 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020514808A (ja) * | 2017-03-17 | 2020-05-21 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | アレイ基板およびその製造方法、表示パネルおよび表示装置 |
| US11296123B2 (en) | 2017-03-17 | 2022-04-05 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof, display panel and display device |
| JP7180841B2 (ja) | 2017-03-17 | 2022-11-30 | 京東方科技集團股▲ふん▼有限公司 | アレイ基板およびその製造方法、表示パネルおよび表示装置 |
| KR20200115677A (ko) * | 2018-03-09 | 2020-10-07 | 어플라이드 머티어리얼스, 인코포레이티드 | 금속 함유 재료들을 위한 고압 어닐링 프로세스 |
| JP2021515412A (ja) * | 2018-03-09 | 2021-06-17 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 金属含有材料の高圧アニーリングプロセス |
| JP7239598B2 (ja) | 2018-03-09 | 2023-03-14 | アプライド マテリアルズ インコーポレイテッド | 金属含有材料の高圧アニーリングプロセス |
| KR102536820B1 (ko) * | 2018-03-09 | 2023-05-24 | 어플라이드 머티어리얼스, 인코포레이티드 | 금속 함유 재료들을 위한 고압 어닐링 프로세스 |
| US11881411B2 (en) | 2018-03-09 | 2024-01-23 | Applied Materials, Inc. | High pressure annealing process for metal containing materials |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102790012A (zh) | 2012-11-21 |
| EP2876676B1 (en) | 2019-02-06 |
| US9040344B2 (en) | 2015-05-26 |
| EP2876676A4 (en) | 2016-11-30 |
| JP6129312B2 (ja) | 2017-05-17 |
| US20140167031A1 (en) | 2014-06-19 |
| EP2876676A1 (en) | 2015-05-27 |
| WO2014012334A1 (zh) | 2014-01-23 |
| KR20140037808A (ko) | 2014-03-27 |
| KR101522481B1 (ko) | 2015-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6129312B2 (ja) | アレイ基板の製造方法、アレイ基板及び表示装置 | |
| US9806108B2 (en) | Manufacturing method of thin film transistor, manufacturing method of array substrate and array substrate | |
| CN103021939B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN105529301B (zh) | 阵列基板的制造方法、阵列基板和显示装置 | |
| US9761616B2 (en) | Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device | |
| JP2015521383A (ja) | 薄膜トランジスタアレイ基板及びその製造方法、表示パネル、表示装置 | |
| WO2018035973A1 (zh) | 阵列基板、液晶显示面板以及制造方法 | |
| US20190051679A1 (en) | Array Substrate and Display Device | |
| US9502437B2 (en) | Method of manufacturing array substrate, array substrate and display device | |
| CN107968097B (zh) | 一种显示设备、显示基板及其制作方法 | |
| EP3159734B1 (en) | Array substrate and manufacturing method thereof, and display device | |
| CN104779302A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| WO2013127201A1 (zh) | 阵列基板和其制造方法以及显示装置 | |
| CN107799466B (zh) | Tft基板及其制作方法 | |
| US20160313622A1 (en) | Display substrate, its manufacturing method, and display device | |
| CN110148601A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| WO2015062265A1 (zh) | 像素结构、阵列基板、显示装置及像素结构的制造方法 | |
| US9165954B2 (en) | Array substrate and method for manufacturing the same, and display device | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| WO2019210776A1 (zh) | 阵列基板、显示装置、薄膜晶体管及阵列基板的制作方法 | |
| WO2016000363A1 (zh) | 低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置 | |
| US20150187825A1 (en) | Method of Manufacturing Array Substrate of LCD | |
| US9685463B2 (en) | Array substrate, its manufacturing method, display panel and display device | |
| TW201349507A (zh) | 半導體裝置及其製造方法 | |
| US9515101B2 (en) | Array substrate and method for manufacturing the same, and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161025 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170411 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6129312 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |