KR101515468B1 - 표시장치 및 그 동작방법 - Google Patents

표시장치 및 그 동작방법 Download PDF

Info

Publication number
KR101515468B1
KR101515468B1 KR1020080126533A KR20080126533A KR101515468B1 KR 101515468 B1 KR101515468 B1 KR 101515468B1 KR 1020080126533 A KR1020080126533 A KR 1020080126533A KR 20080126533 A KR20080126533 A KR 20080126533A KR 101515468 B1 KR101515468 B1 KR 101515468B1
Authority
KR
South Korea
Prior art keywords
film transistor
thin film
display device
voltage
pixel electrode
Prior art date
Application number
KR1020080126533A
Other languages
English (en)
Other versions
KR20100067930A (ko
Inventor
이성훈
김도현
김상욱
김창정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080126533A priority Critical patent/KR101515468B1/ko
Priority to US12/458,312 priority patent/US8610652B2/en
Publication of KR20100067930A publication Critical patent/KR20100067930A/ko
Priority to US14/082,584 priority patent/US9323124B2/en
Application granted granted Critical
Publication of KR101515468B1 publication Critical patent/KR101515468B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/1676—Electrodes
    • G02F1/16761—Side-by-side arrangement of working electrodes and counter-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display

Abstract

표시장치 및 그 동작방법에 관해 개시되어 있다. 개시된 표시장치에서는 패널의 턴-오프(turn-off) 후, 표시 영상이 10msec 이상 유지될 수 있다. 상기 표시장치는 산화물 박막트랜지스터를 포함하는 액정표시장치일 수 있고, 상기 산화물 박막트랜지스터의 오프-누설전류는 10-14 A 이하일 수 있다.

Description

표시장치 및 그 동작방법{Display apparatus and method of operating the same}
본 개시는 표시장치 및 그 동작방법에 관한 것이다.
액정표시장치(Liquid crystal display)(LCD)는 음극선관(cathode-ray tube)(CRT)을 대신할 표시장치로서 개발되어져 왔다. 특히, 각 화소마다 스위칭소자로 박막트랜지스터(thin film transistor)(TFT)가 구비되는 박막트랜지스터 액정표시장치(TFT-LCD)는 CRT에 필적할만한 고화질화, 대형화 및 컬러화 등을 실현할 수 있기 때문에, 노트북 PC 및 모니터 시장은 물론 TV 시장에서도 각광 받고 있다.
일반적으로 TFT-LCD는 박막트랜지스터 및 화소전극이 구비된 어레이기판과 컬러필터 및 공통전극이 구비된 컬러필터기판이 액정층의 개재하에 합착된 구조를 갖는다. 상기 박막트랜지스터를 턴-온(turn-on)시켜 화소전극과 공통전극 사이에 소정의 전압을 인가함으로써 액정층의 상태를 변화시킬 수 있고, 그에 따라, 표시 영상이 변화될 수 있다.
현재 상용화되어 있는 대부분의 TFT-LCD는 비정질실리콘 또는 다결정실리콘으로 이루어진 채널층을 갖는 박막트랜지스터를 사용한다. 이러한 실리콘 계열의 채널층을 이용한 박막트랜지스터는 비교적 큰 누설전류를 갖는다.
본 발명의 일 측면(aspect)은 오프 상태에서 영상이 장시간 유지될 수 있는 표시장치를 제공한다.
본 발명의 다른 측면은 상기 표시장치의 동작방법을 제공한다.
본 발명의 일 실시예는, 박막트랜지스터 및 이에 연결된 화소전극이 구비된 제1기판; 상기 제1기판과 대향 배치되고, 공통전극이 구비된 제2기판; 및 상기 제1 및 제2기판 사이에 액정층;을 포함하고, 상기 박막트랜지스터가 턴-오프되었을 때, 표시된 영상이 10msec 이상 유지되는 표시장치를 제공한다.
상기 박막트랜지스터의 오프-누설전류(off leakage current)는 10-14 A 이하일 수 있다.
상기 박막트랜지스터는 산화물 박막트랜지스터일 수 있다.
상기 박막트랜지스터의 채널층은 ZnO 계열 또는 InO 계열의 물질을 포함할 수 있다.
상기 박막트랜지스터는 증가형(enhancement mode)일 수 있다.
상기 박막트랜지스터는 공핍형(depletion mode)일 수 있다.
상기 표시장치는 투과형, 반사형 또는 반투과형일 수 있다.
상기 표시장치는 디지털 액자일 수 있다.
상기 표시장치는 전자-종이(e-paper)일 수 있다.
본 발명의 다른 실시예는, 전술한 표시장치를 이용한 정지영상 표시방법에 있어서, 상기 박막트랜지스터를 턴-온하여, 상기 화소전극과 상기 공통전극 사이에 전압을 인가하는 단계; 및 상기 박막트랜지스터를 턴-오프하는 단계;를 포함하는 정지영상 표시방법을 제공한다.
상기 박막트랜지스터를 턴-오프하는 단계 후, 상기 표시된 영상이 유지되는 시간 내에 상기 전압을 재인가하는 리프레시(refresh) 단계를 더 수행할 수 있다.
상기 박막트랜지스터에 음(-)의 전압 또는 0V의 전압을 인가하여 상기 박막트랜지스터를 턴-오프시킬 수 있다.
상기 박막트랜지스터의 오프-누설전류(off leakage current)는 10-14 A 이하일 수 있다.
상기 표시장치는 디지털 액자일 수 있다.
상기 표시장치는 전자-종이일 수 있다.
본 발명의 실시예에 따르면, 오프 상태에서 영상이 장시간 유지되는 표시장치를 구현할 수 있다.
이하, 본 발명의 실시예에 따른 표시장치 및 그 동작방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 보여준다.
도 1을 참조하면, 박막트랜지스터(T1) 및 화소전극(PE1)이 구비된 제1기판(100)과 컬러필터(CF1)와 공통전극(CE1)이 구비된 제2기판(200)이 소정 간격 이격하여 대향 배치될 수 있다. 제1기판(100)과 제2기판(200) 사이에는 다수의 액정분자로 구성된 액정층(150)이 개재될 수 있다.
보다 상세하게 설명하면, 제1기판(100) 상에 게이트전극(G1)이 구비될 수 있고, 게이트전극(G1)을 덮는 게이트절연층(GI1)이 구비될 수 있다. 게이트전극(G1) 위쪽의 게이트절연층(GI1) 상에 채널층(C1)이 구비될 수 있고, 채널층(C1)의 양단에 각각 접촉된 소오스전극(S1) 및 드레인전극(D1)이 구비될 수 있다. 게이트전극(G1), 게이트절연층(GI1), 채널층(C1), 소오스전극(S1) 및 드레인전극(D1)이 박막트랜지스터(T1)를 구성할 수 있다. 여기서, 채널층(C1)은 산화물 반도체층일 수 있다. 예컨대, 채널층(C1)은 ZnO 계열의 물질을 포함할 수 있고, 이 경우, In 및 Ga과 같은 13족 원소, Sn과 같은 14족 원소, Hf과 같은 전이금속 원소 및 그 밖의 다른 원소 중 적어도 하나를 더 포함할 수 있다. 구체적인 예로, 채널층(C1)은 ZnO, InZnO, GaInZnO, HfInZnO, SnZnO 등과 같은 ZnO 계열 물질을 포함할 수 있다. 채널층(C1)은 ZnO 계열의 물질이 아닌 InO 계열의 물질을 포함할 수도 있다. 이 경우, 채널층(C1)은 Sn과 같은 14족 원소를 더 포함할 수 있다. 이러한 채널층(C1)을 갖는 박막트랜지스터(T1)의 오프-누설전류(off leakage current)는 약 10-14 A 이하, 예컨대, 약 10-17 A 이하일 수 있다. 박막트랜지스터(T1)의 소오스전극(S1)에 연결된 화소전극(PE1)이 구비될 수 있다. 화소전극(PE1)은 소오스전극(S1) 일측으로 연장된 구조를 가질 수 있다.
도 1에는 바텀-게이트(bottom gate) 구조의 박막트랜지스터(T1)를 도시하였지만, 박막트랜지스터(T1)는 탑-게이트(top gate) 또는 더블-게이트(double gate) 구조로 변형될 수 있다. 박막트랜지스터(T1)와 화소전극(PE1)의 연결 방식도 달라질 수 있다. 도 1에는 게이트절연층(GI1) 상에 화소전극(PE1)이 구비되고, 소오스전극(S1)이 화소전극(PE1)의 일단을 덮는 것으로 도시하였지만, 게이트절연층(GI1) 상에 박막트랜지스터(T1)를 덮는 절연층을 형성하고, 상기 절연층 상에 소오스전극(S1)과 콘택되는 화소전극을 형성할 수도 있다.
제2기판(200) 하면에 소정의 개구영역을 갖는 블랙매트릭스(BM1)가 구비될 수 있다. 상기 개구영역은 화소전극(PE1) 위쪽에 위치할 수 있다. 블랙매트릭스(BM1)가 형성되지 않은 제2기판(200)의 하면에 컬러필터(CF1)가 구비될 수 있다. 컬러필터(CF1)는 블랙매트릭스(BM1) 상으로 확장될 수 있다. 컬러필터(CF1) 하면에 공통전극(CE1)이 구비될 수 있다. 공통전극(CE1)과 화소전극(PE1) 및 이들 사이의 액정층(150)은 일종의 커패시터(이하, 제1커패시터)를 구성할 수 있다. 블랙매트릭스(BM1), 컬러필터(CF1) 및 공통전극(CE1)의 구조는 도시된 바에 한정되지 않고, 다양하게 변형될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 표시장치를 보여준다. 도 2의 구조는 도 1에 커패시터전극(CP1)이 부가된 구조이다.
도 2를 참조하면, 기판(SUB1) 상에 게이트전극(G1)과 이격된 커패시터전극(CP1)이 구비될 수 있다. 게이트절연층(GI1)은 커패시터전극(CP1)을 덮도록 구비될 수 있고, 화소전극(PE1)은 커패시터전극(CP1) 상의 게이트절연층(GI1)을 덮도록 구비될 수 있다. 커패시터전극(CP1)과 그와 대응하는 화소전극(PE1) 및 이들 사이의 게이트절연층(GI1)은 커패시터(이하, 제2커패시터)를 구성할 수 있다. 회로적으로 보면, 본 실시예의 표시장치는 박막트랜지스터(T1)에 두 개의 커패시터(상기 제1 및 제2커패시터)가 병렬로 연결된 구조를 가질 수 있다.
도 2에서는 게이트전극(G1)과 별개로 커패시터전극(CP1)을 구비시킨 구조를 도시하였지만, 경우에 따라서는, 게이트전극(G1)과 인접하게 배치되는 다른 게이트전극의 일부를 커패시터전극으로 사용할 수도 있다.
도 1 및 도 2의 구조는 단위 화소의 단면 구조일 수 있고, 이러한 단위 화소는 다수의 열 및 행을 이루도록 반복 배열될 수 있다. 즉, 다수의 게이트라인과 다수의 데이터라인이 교차하도록 배열되고, 상기 게이트라인과 상기 데이터라인에 의해 한정된 단위 화소영역 내에 도 1의 박막트랜지스터(T1) 및 화소전극(PE1) 또는 도 2의 박막트랜지스터(T1), 커패시터전극(CP1) 및 화소전극(PE1)이 구비될 수 있다.
도 1 또는 도 2의 공통전극(CE1)에 소정의 전압이 인가된 상태에서, 박막트랜지스터(T1)를 턴-온(turn-on) 시키면, 드레인전극(D1)의 전압이 화소전극(PE1)에 인가되어, 화소전극(PE1)과 공통전극(CE1) 사이에 소정의 전위차가 발생할 수 있다. 상기 전위차에 따라, 액정층(150)의 상태가 제어될 수 있다. 이런 방법으로, 모든 화소의 화소전극(PE1) 각각에 적절한 전압을 인가함으로써, 즉, '화면 스캔'을 수행함으로써, 화소 각각의 액정층(150) 상태를 제어할 수 있고, 소정의 영상을 구현할 수 있다. 박막트랜지스터(T1)가 턴-온되었을 때, 도 1의 경우에는 상기 제1커패시터에, 도 2의 경우에는 상기 제1 및 제2커패시터에 소정의 전하가 충전될 수 있다. 본 발명의 실시예에 따른 표시장치에서는, 박막트랜지스터(T1)가 매우 낮은 오프-누설전류를 갖기 때문에, 박막트랜지스터(T1)를 턴-오프(turn-off) 시키더라도, 공통전극(CE1)과 화소전극(PE1) 사이의 전위차가 장시간 유지될 수 있다. 따라서, 상기 영상은 오프 상태에서도 장시간 유지될 수 있다.
아래의 수학식 1은 박막트랜지스터(T1)의 턴-오프 후, 공통전극(CE1)에 대한 화소전극(PE1)의 전압 유지시간(voltage holding time)(VHT)을 수식적으로 나타낸 것이다.
Figure 112008085701294-pat00001
수학식 1에서, Roff 및 CT는 각각 박막트랜지스터(T1)의 오프 저항 및 부하용량을 나타낸다. 박막트랜지스터(T1)의 오프 저항(Roff)은 드레인전극(D1)에 대한 화소전극(PE1)의 전압(이하, 화소전압)(Vp)을 박막트랜지스터(T1)의 누설전류(Il)로 나눈 값으로 나타낼 수 있다. 한편, 박막트랜지스터(T1)의 부하용량(CT)은, 도 1의 경우 화소전극(PE1)과 공통전극(CE1) 및 그들 사이의 액정층(150)으로 구성된 상기 제1커패시터의 커패시턴스(Clc)이고, 도 2의 경우 상기 제1커패시터의 커패시턴스(Clc)와 상기 제2커패시터의 커패시턴스(Cs)의 합으로 나타낼 수 있다.
본 발명의 실시예에서 박막트랜지스터(T1)의 누설전류(Il)는 10-14 A 이하, 예컨대, 10-17 A 내지 10-18 A 정도일 수 있다. 화소전압(Vp)은 -5V 내지 +5V 정도일 수 있고, 박막트랜지스터(T1)의 부하용량(CT)은 1pF 정도일 수 있다. 화소전압(Vp)이 1V 정도이고, 박막트랜지스터(T1)의 부하용량(CT)이 1pF 정도라고 가정하면, 박막트랜지스터(T1)의 누설전류(Il)가 10-17 A 정도 일 때, 전압 유지시간(VTH)은 105 sec, 즉, 28시간 정도이다. 이는 박막트랜지스터(T1)를 턴-오프(turn-off) 시키더라도, 공통전극(CE1)에 대한 화소전극(PE1)의 전압은 28시간 정도 유지된다는 것을 의미한다. 공통전극(CE1)에 대한 화소전극(PE1)의 전압이 유지된다는 것은 액정층(150)을 통한 광투과율이 유지되어 화면의 영상이 유지된다는 것이다. 따라서 본 발명의 실시예에서와 같이, 누설전류(Il)가 작은 박막트랜지스터(T1)를 사용하면, 패널의 전원을 끄더라도 영상이 유지되는 표시장치를 구현할 수 있다. 다만, 표시장치가 투과형인 경우, 백라이트의 전원은 켜져 있어야 한다.
이와 같은 본 발명의 실시예에 따르면, 전원을 끄더라도 영상이 장시간 유지되는 표시장치를 구현할 수 있다. 이러한 표시장치를 디지털 액자나 전자-종이(e-paper) 등으로 이용할 수 있다.
일반적인 액정표시장치의 경우, 패널의 전원을 끄면 액정이 빠르게 원위치로 돌아가면서 영상이 리세트(reset)된다. 비정질실리콘 박막트랜지스터 또는 다결정실리콘 박막트랜지스터의 경우, 0V의 게이트전압에서 10-9 A 정도의 큰 누설전류를 갖기 때문에, 박막트랜지스터가 턴-오프되면 화소전극에 충전된 전하는 박막트랜지스터를 통해 짧은 시간 동안 누설될 수 있다. 상기 수학식 1에서 누설전류(Il)가 10-9 A 이고, 화소전압(Vp)이 1V 이고, 박막트랜지스터의 부하용량(CT)이 1pF 인 경우, 전압 유지시간(VTH)은 10-3 sec 정도로 짧다. 이는 박막트랜지스터가 턴-오프되면, 10-3 sec 후에 액정이 원위치로 되돌아간다는 것을 의미한다. 따라서 통상의 액정표시장치를 사용하는 경우, 매우 짧은 주기로 박막트랜지스터를 반복적으로 턴-온시킴으로써 영상을 유지한다. 즉, 화면 스캔을 매우 짧은 주기로 반복 수행해야만, 영상을 유지할 수 있다. 또한 비정질실리콘 박막트랜지스터 및 다결정실리콘 박막트랜지스터의 경우, 최소 누설전류도 10-13 A 정도로 비교적 크기 때문에, 이들로는 전압 유지시간(VTH)이 긴 표시장치를 구현하기 어렵다.
도 3 및 도 4는 본 발명의 실시예에 따른 표시장치의 박막트랜지스터로 사용 될 수 있는 산화물 박막트랜지스터의 게이트전압(Vg)-드레인전류(Id) 특성을 보여준다.
도 3 및 도 4의 박막트랜지스터는 모두 10-17 A 정도의 오프 누설전류를 갖지만, 도 4의 그래프가 도 3 보다 오른쪽에 위치한다.
도 3의 박막트랜지스터의 경우, 소정의 음의 전압(이하, 제1전압)(V1)에서 오프 상태가 되는 공핍형(depletion mode)이다. 이러한 박막트랜지스터를 사용하는 경우, 상기 제1전압(V1)을 오프 전압으로 사용할 수 있다. 즉, 도 3에 대응하는 박막트랜지스터를 사용하는 경우, 한 번의 화면 스캔 후, 제1전압(V1)을 게이트전극에 인가함으로써, 상기 화면 스캔에 의해 구현된 영상을 장시간 동안 유지시킬 수 있다. 이 경우, 종래의 표시장치, 즉, 짧은 주기로 화면 스캔을 반복 수행해야 하는 표시장치보다 소비전력을 줄일 수 있다.
도 4의 박막트랜지스터의 경우, 0V 에서 오프 상태인 증가형(enhancement mode)이다. 이러한 박막트랜지스터를 사용하는 경우, 한 번의 화면 스캔 후, 패널의 전원을 끄더라도, 영상이 장시간 동안 유지될 수 있다.
본 발명의 실시예에 따른 표시장치에 구비되는 박막트랜지스터의 문턱전압은 다양한 방법으로 조절할 수 있기 때문에, 도 3의 특성을 갖는 박막트랜지스터를 도 4의 특성을 갖도록 만들 수 있다. 예를 들어, 게이트절연층(또는 게이트절연층과 채널층의 계면)에 전하트랩영역(또는 전하트랩층)을 형성한 후, 상기 전하트랩영역(또는 전하트랩층)에 전하를 트랩시키면, 문턱전압이 조절될 수 있다. 만약, 채 널층이 n형인 경우, 상기 전하트랩영역(또는 전하트랩층)에 전자를 트랩시키면, 상기 채널층의 전자 수가 감소하여 n 채널 형성이 어려워질 수 있다. 이는 문턱전압의 증가를 의미한다. 또한 박막트랜지스터를 더블-게이트 구조로 형성하는 방법으로도 문턱전압을 조절할 수 있다. 예컨대, 더블-게이트 구조의 박막트랜지스터를 형성한 후, 두 게이트에 소정의 양의 고전압을 인가하면, 두 개의 게이트절연층에 전자가 트랩될 수 있고, 이로 인해 박막트랜지스터의 문턱전압이 증가할 수 있다. 그 밖에도, 채널층의 도핑 농도를 조절함으로써, 박막트랜지스터의 문턱전압을 조절할 수 있다. 이 경우, 채널층에 그와 반대 타입의 불순물을 주입하는 보상 도핑(compensation doping)을 수행할 수도 있다. 이러한 방법들 또는 여기서 개시하지 않은 다른 방법으로 도 3의 특성을 갖는 박막트랜지스터를 도 4의 특성을 갖도록 만든 후, 그것을 표시장치의 스위칭소자로 사용할 수 있다. 그러나, 전술한 바와 같이, 도 3의 특성을 갖는 박막트랜지스터를 그대로 사용할 수도 있다.
부가해서, 본 발명의 실시예에 따른 표시장치에서는 박막트랜지스터를 턴-오프 시키더라도 영상이 장시간 유지될 수 있지만, 전압 유지시간(voltage holding time)(VTH) 이내에 상기 박막트랜지스터를 다시 턴-온시키는 '리프레시 스캔(refresh scan)'을 수행하여 상기 영상을 리프레시할 수 있다. 예컨대, 상기 박막트랜지스터의 누설전류(Il)가 10-17 A 정도이고, 전압 유지시간(VTH)이 28시간 정도인 경우, 28시간 정도에 한 번씩 상기 리프레시 스캔(refresh scan)을 수행함으로써, 화면의 선명도를 유지할 수 있다. 이러한 리프레시 스캔의 간격은 종래의 화 면 스캔 간격보다 훨씬 길 수 있다. 따라서 본 발명의 실시예에 따른 표시장치를 디지털 액자나 전자-종이(e-paper) 등에 적용할 경우, 소비전력을 크게 낮출 수 있다.
한편, 본 발명의 실시예에 따른 표시장치로 동영상을 구현하고자 할 때는, 일반적인 액정표시장치와 동일한 구동 방식을 적용할 수 있다.
도 5는 종래의 표시장치에 사용되는 비정질실리콘 박막트랜지스터의 게이트전압(Vg)-드레인전류(Id) 특성을 보여준다.
도 5를 참조하면, 0V의 게이트전압에서 누설전류는 10-9 A 정도이고, 최소 누설전류도 10-13 A 정도이다. 도 5의 그래프를 오른쪽으로 이동시켜, 즉, 비정질실리콘 박막트랜지스터의 문턱전압을 증가시켜, 0V의 게이트전압에서 누설전류를 최소화하더라도, 전압 유지시간(voltage holding time)(VTH)은 수초 미만일 수 있다.
이하에서는, 도 6a 내지 도 6c를 참조하여, 본 발명의 실시예에 따른 표시장치의 동작방법을 간략하게 정리하여 재설명한다.
도 6a는 초기 상태의 표시장치를 보여준다. 초기 상태에서 액정층(150)의 액정분자(15)들은 수평하게 정렬될 수 있다. 이러한 액정분자(15)들의 정렬 상태는 일례에 불과하고 다양하게 변화될 수 있다.
도 6b를 참조하면, 공통전극(CE1)에 소정의 전압이 인가된 상태에서, 박막트랜지스터(T1)를 턴-온시켜 공통전극(CE1)과 화소전극(PE1) 사이에 전위차를 발생시키면, 그에 따라 액정분자(15)의 정렬 상태가 변화될 수 있다. 여기서는, 액정분 자(15)들이 모두 수직 배열된 경우를 도시하였지만, 이는 일례에 불과하다. 이러한 도 6b의 단계는 화면 스캔의 일부일 수 있다.
도 6c를 참조하면, 상기 화면 스캔 후, 박막트랜지스터(T1)를 턴-오프할 수 있다. 본 실시예에 따른 표시장치의 박막트랜지스터(T1)는 매우 작은 누설전류를 가질 수 있기 때문에, 박막트랜지스터(T1)를 턴-오프하더라도, 공통전극(CE1)과 화소전극(PE1)의 전위차는 장시간 유지될 수 있다. 곧, 액정분자(15)들의 정렬 상태는 유지될 수 있다. 다시 말해, 상기 화면 스캔에 의해 구현된 영상은 유지될 수 있다. 여기서, 박막트랜지스터(T1)를 턴-오프하는 전압은 소정의 음(-)의 전압이거나 0V 일 수 있다. 즉, 박막트랜지스터(T1)를 턴-오프하기 위해 박막트랜지스터(T1)의 게이트전극(G1)에 특정한 전압을 인가하거나, 패널의 전원을 끌 수 있다. 전자는 도 3과 같은 특성을 갖는 박막트랜지스터를 사용하는 경우에 대응할 수 있고, 후자는 도 4와 같은 특성을 갖는 박막트랜지스터를 사용하는 경우에 대응할 수 있다.
이후, 도시하지는 않았지만, 전압 유지시간(VTH) 이내에 박막트랜지스터(T1)를 턴-온시켜 화소전극(PE1)과 공통전극(CE1) 사이에 전압을 다시 인가하는 리프레시 스캔을 수행할 수 있다.
본 발명의 실시예에 따른 표시장치에 기존의 액정표시장치의 기술을 그대로 사용할 수 있다. 예컨대, 본 발명의 실시예에 따른 표시장치는 백라이트를 구비하는 투과형이거나, 반사층을 구비하는 반사형이거나, 반사영역과 투과영역을 모두 갖는 반투과형일 수 있다. 또한 본 발명의 실시예에 따른 표시장치로 정지영상 및 동영상을 따로 또는 동시에 구현할 수 있고, 흑백 및 컬러영상을 구현할 수 있다. 아울러 본 발명의 실시예에 따른 표시장치는 플렉서블(flexible) 기판을 적용한 플렉서블 표시장치일 수도 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 1 및 도 2의 구조는 다양하게 변형될 수 있고, 도 6a 내지 도 6c의 동작방법도 다양하게 변형될 수 있음을 알 수 있을 것이다. 또한 본 발명의 사상(idea)은 액정표시장치가 아닌 다른 표시장치에도 적용될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
도 1 및 도 2는 본 발명의 실시예들에 따른 표시장치를 보여주는 단면도이다.
도 3 및 도 4는 본 발명의 실시예에 따른 표시장치에 구비될 수 있는 박막트랜지스터의 게이트전압(Vg)-드레인전류(Id) 특성을 보여주는 그래프이다.
도 5는 일반적인 액정표시장치에 구비되는 박막트랜지스터의 게이트전압(Vg)-드레인전류(Id) 특성을 보여주는 그래프이다.
도 6a 내지 도 6c는 본 발명의 실시예에 따른 표시장치의 동작방법을 보여주는 단면도이다.
* 도면의 주요 부분에 대한 부호설명 *
15 : 액정분자 100 : 제1기판
150 : 액정층 200 : 제2기판
BM1 : 블랙매트릭스 C1 : 채널층
CE1 : 공통전극 CF1 : 컬러필터
CP1 : 커패시터전극 D1 : 드레인전극
G1 : 게이트전극 GI1 : 게이트절연층
PE1 : 화소전극 T1 : 박막트랜지스터

Claims (19)

  1. 박막트랜지스터 및 이에 연결된 화소전극이 구비된 제1기판;
    상기 제1기판과 대향 배치되고, 공통전극이 구비된 제2기판; 및
    상기 제1 및 제2기판 사이에 액정층;을 포함하고,
    상기 박막트랜지스터는 산화물 반도체를 구비하는 채널층을 갖고, 상기 박막트랜지스터의 오프-누설전류(off leakage current)는 10-14 A 이하이며,
    상기 박막트랜지스터가 턴-오프되었을 때, 상기 공통전극에 대한 상기 화소전극의 전압 유지시간(voltage holding time)(VHT)은 102 sec 이상이고, 표시된 영상이 102 sec 이상 유지되는 표시장치.
  2. 제 1 항에 있어서,
    상기 박막트랜지스터의 오프-누설전류(off leakage current)는 10-17 A 이하이고, 상기 전압 유지시간(VHT)은 105 sec 이상인 표시장치.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 박막트랜지스터의 채널층은 ZnO 계열 또는 InO 계열의 물질을 포함하는 표시장치.
  5. 제 1 항에 있어서,
    상기 박막트랜지스터는 증가형(enhancement mode)인 표시장치.
  6. 제 1 항에 있어서,
    상기 박막트랜지스터는 공핍형(depletion mode)인 표시장치.
  7. 제 1 항에 있어서,
    상기 표시장치는 투과형, 반사형 또는 반투과형인 표시장치.
  8. 제 1 항에 있어서,
    상기 표시장치는 디지털 액자인 표시장치.
  9. 제 1 항에 있어서,
    상기 표시장치는 전자-종이인 표시장치.
  10. 청구항 1에 기재된 표시장치를 이용한 정지영상 표시방법에 있어서,
    상기 박막트랜지스터를 턴-온하여, 상기 화소전극과 상기 공통전극 사이에 전압을 인가하는 단계; 및
    상기 박막트랜지스터를 턴-오프하는 단계;를 포함하는 정지영상 표시방법.
  11. 제 10 항에 있어서,
    상기 박막트랜지스터를 턴-오프하는 단계 후,
    상기 표시된 영상이 유지되는 시간 내에 상기 전압을 재인가하는 리프레시(refresh) 단계;를 더 포함하는 정지영상 표시방법.
  12. 제 10 항에 있어서,
    상기 박막트랜지스터에 음(-)의 전압 또는 0V의 전압을 인가하여 상기 박막트랜지스터를 턴-오프시키는 정지영상 표시방법.
  13. 제 10 항에 있어서,
    상기 박막트랜지스터의 오프-누설전류(off leakage current)는 10-17 A 이하이고,
    상기 박막트랜지스터가 턴-오프되었을 때, 상기 공통전극에 대한 상기 화소전극의 전압 유지시간(voltage holding time)(VHT)은 105 sec 이상인 정지영상 표시방법.
  14. 삭제
  15. 제 10 항에 있어서,
    상기 박막트랜지스터의 채널층은 ZnO 계열 또는 InO 계열의 물질을 포함하는 정지영상 표시방법.
  16. 제 10 항에 있어서,
    상기 표시장치는 디지털 액자인 정지영상 표시방법.
  17. 제 10 항에 있어서,
    상기 표시장치는 전자-종이인 정지영상 표시방법.
  18. 박막트랜지스터 및 이에 연결된 화소전극이 구비된 제1기판;
    상기 제1기판과 대향 배치되고, 공통전극이 구비된 제2기판; 및
    상기 제1 및 제2기판 사이에 액정층;을 포함하고,
    상기 박막트랜지스터는 산화물 반도체를 구비하는 채널층을 갖고, 상기 박막트랜지스터의 오프-누설전류(off leakage current)는 10-17 A 이하이며,
    상기 박막트랜지스터가 턴-오프되었을 때, 상기 공통전극에 대한 상기 화소전극의 전압 유지시간(voltage holding time)(VHT)은 105 sec 이상인 표시장치.
  19. 제 18 항에 있어서,
    상기 산화물 반도체는 GaInZnO를 포함하는 표시장치.
KR1020080126533A 2008-12-12 2008-12-12 표시장치 및 그 동작방법 KR101515468B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080126533A KR101515468B1 (ko) 2008-12-12 2008-12-12 표시장치 및 그 동작방법
US12/458,312 US8610652B2 (en) 2008-12-12 2009-07-08 Display apparatuses and methods of operating the same
US14/082,584 US9323124B2 (en) 2008-12-12 2013-11-18 Display apparatuses and methods of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080126533A KR101515468B1 (ko) 2008-12-12 2008-12-12 표시장치 및 그 동작방법

Publications (2)

Publication Number Publication Date
KR20100067930A KR20100067930A (ko) 2010-06-22
KR101515468B1 true KR101515468B1 (ko) 2015-05-06

Family

ID=42239919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080126533A KR101515468B1 (ko) 2008-12-12 2008-12-12 표시장치 및 그 동작방법

Country Status (2)

Country Link
US (2) US8610652B2 (ko)
KR (1) KR101515468B1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101515468B1 (ko) * 2008-12-12 2015-05-06 삼성전자주식회사 표시장치 및 그 동작방법
KR102290831B1 (ko) 2009-10-16 2021-08-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
KR101717460B1 (ko) 2009-10-16 2017-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
WO2011049230A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
CN102598280B (zh) 2009-10-21 2016-05-18 株式会社半导体能源研究所 液晶显示器件及包括该液晶显示器件的电子设备
CN102598246B (zh) 2009-10-29 2016-03-16 株式会社半导体能源研究所 半导体器件
KR101499494B1 (ko) 2009-10-30 2015-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
JP5762723B2 (ja) 2009-11-20 2015-08-12 株式会社半導体エネルギー研究所 変調回路及びそれを備えた半導体装置
KR101867003B1 (ko) 2009-12-18 2018-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
WO2011074393A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
WO2011081041A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR102480794B1 (ko) 2009-12-28 2022-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
KR102471810B1 (ko) * 2010-01-15 2022-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 구동하는 방법
CN102713999B (zh) 2010-01-20 2016-01-20 株式会社半导体能源研究所 电子设备和电子系统
KR101791829B1 (ko) 2010-01-20 2017-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 휴대 전자 기기
KR101873730B1 (ko) * 2010-01-24 2018-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102129413B1 (ko) 2010-02-12 2020-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 구동 방법
KR20120120458A (ko) 2010-02-26 2012-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101840185B1 (ko) 2010-03-12 2018-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로를 구동하는 방법 및 표시 장치를 구동하는 방법
WO2012002040A1 (en) 2010-07-01 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
KR101563409B1 (ko) * 2010-11-04 2015-10-26 샤프 가부시키가이샤 반도체 장치, 표시 장치, 및 반도체 장치 및 표시 장치의 제조 방법
US9443455B2 (en) * 2011-02-25 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Display device having a plurality of pixels
JP6091083B2 (ja) * 2011-05-20 2017-03-08 株式会社半導体エネルギー研究所 記憶装置
KR102082794B1 (ko) 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법, 및 표시 장치
KR102099262B1 (ko) * 2012-07-11 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 및 액정 표시 장치의 구동 방법
US10416504B2 (en) 2013-05-21 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082735B1 (en) * 2014-08-14 2015-07-14 Srikanth Sundararajan 3-D silicon on glass based organic light emitting diode display
TW201614626A (en) 2014-09-05 2016-04-16 Semiconductor Energy Lab Display device and electronic device
TWI753908B (zh) 2016-05-20 2022-02-01 日商半導體能源硏究所股份有限公司 半導體裝置、顯示裝置及電子裝置
US10255838B2 (en) 2016-07-27 2019-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN108777250B (zh) * 2018-05-29 2021-05-14 华南理工大学 一种大尺寸单晶氧化亚锡及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP2006178435A (ja) * 2004-11-26 2006-07-06 Hitachi Displays Ltd 液晶表示装置とその駆動方法
US20070262946A1 (en) * 2006-05-11 2007-11-15 Toppoly Optoelectronics Corp. Systems and methods for controlling display device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100251512B1 (ko) * 1997-07-12 2000-04-15 구본준 횡전계방식 액정표시장치
US7088322B2 (en) * 2000-05-12 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2002296564A (ja) 2001-04-02 2002-10-09 Dainippon Printing Co Ltd 電子情報の画像表示シート、ならびに電子情報の記録および表示システム
JP2003162245A (ja) 2001-11-29 2003-06-06 Toppan Forms Co Ltd 電子広告方法及び電子広告シート
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4418254B2 (ja) * 2004-02-24 2010-02-17 株式会社ルネサステクノロジ 半導体集積回路
US7462514B2 (en) * 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
JP4701629B2 (ja) 2004-05-11 2011-06-15 富士ゼロックス株式会社 画像書込装置
JP2006139145A (ja) 2004-11-12 2006-06-01 Canon Inc 液晶ディスプレイ及びその制御方法、画像入出力装置、並びにプログラム及び記憶媒体
KR20070028663A (ko) 2005-08-30 2007-03-13 엘지전자 주식회사 모니터 화면을 구동하기 위한 인터페이스 장치 및 방법
US7768611B2 (en) * 2006-08-16 2010-08-03 Kopin Corporation Display system with single crystal SI thin film transistors
KR100830706B1 (ko) 2006-08-22 2008-05-20 주식회사 엠픽사 무선데이터송신 방식의 무전원 디지털액자 시스템 및 그제어방법
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
KR101363555B1 (ko) * 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US20090021486A1 (en) * 2007-07-19 2009-01-22 Apple Inc. Dashboard Surfaces
TWI360708B (en) * 2007-12-17 2012-03-21 Au Optronics Corp Pixel structure, display panel, elecro-optical app
KR101515468B1 (ko) * 2008-12-12 2015-05-06 삼성전자주식회사 표시장치 및 그 동작방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP2006178435A (ja) * 2004-11-26 2006-07-06 Hitachi Displays Ltd 液晶表示装置とその駆動方法
US20070262946A1 (en) * 2006-05-11 2007-11-15 Toppoly Optoelectronics Corp. Systems and methods for controlling display device

Also Published As

Publication number Publication date
US20140071367A1 (en) 2014-03-13
KR20100067930A (ko) 2010-06-22
US20100149138A1 (en) 2010-06-17
US9323124B2 (en) 2016-04-26
US8610652B2 (en) 2013-12-17

Similar Documents

Publication Publication Date Title
KR101515468B1 (ko) 표시장치 및 그 동작방법
KR100248360B1 (ko) 액정표시장치
US7142201B2 (en) Display device and method of manufacturing the same
US8035596B2 (en) Liquid crystal display device
US6795142B2 (en) Liquid crystal display device having first color pixel with different Channel width/length ratio than second color pixel
US9933676B2 (en) Liquid crystal panel and active matrix substrate used therefor
CN108445685B (zh) 显示装置及其形成方法
WO2017008336A1 (zh) 阵列基板及驱动阵列基板的方法
US6927810B2 (en) Liquid crystal display device having indented gate electrode and fabricating method thereof
US6894755B2 (en) Liquid crystal display device integrating driving circuit on matrix substrate
KR100479770B1 (ko) 오프스트레스에 의한 전계효과트랜지스터의 오프전류 감소방법 및 시스템
US8373169B2 (en) Thin film transistor of liquid crystal display device with specified channel W/L ratio
KR100430086B1 (ko) 액정패널 및 그 제조방법
KR100687357B1 (ko) 박막트랜지스터 액정표시장치
KR20060083714A (ko) 액정 표시 장치
JP2780677B2 (ja) アクティブマトリクス液晶表示パネル
CN111357107A (zh) Tft基板、esd保护电路及tft基板的制作方法
KR20050070880A (ko) 액정표시장치 및 제조 방법
JPS63261227A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180321

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 5