JP2016531321A - アレイ基板及びその製造方法並びに表示装置 - Google Patents

アレイ基板及びその製造方法並びに表示装置 Download PDF

Info

Publication number
JP2016531321A
JP2016531321A JP2016537079A JP2016537079A JP2016531321A JP 2016531321 A JP2016531321 A JP 2016531321A JP 2016537079 A JP2016537079 A JP 2016537079A JP 2016537079 A JP2016537079 A JP 2016537079A JP 2016531321 A JP2016531321 A JP 2016531321A
Authority
JP
Japan
Prior art keywords
electrode
layer
gate
array substrate
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016537079A
Other languages
English (en)
Other versions
JP6466450B2 (ja
Inventor
▲鴻▼▲飛▼ 程
▲鴻▼▲飛▼ 程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2016531321A publication Critical patent/JP2016531321A/ja
Application granted granted Critical
Publication of JP6466450B2 publication Critical patent/JP6466450B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Abstract

本発明は、アレイ基板及びその製造方法、ディスプレイを提供する。アレイ基板は、ベース基板、ゲートライン、データライン、前記ベース基板上にアレイ状に配列する薄膜トランジスタ、画素電極及びパッシベーション層を備え、前記薄膜トランジスタはゲート電極、活性層、ソース電極及びドレイン電極を備え、前記画素電極及び前記活性層、前記ドレイン電極は、同一層に設けられて一体に成形される。本発明では、このアレイ基板を含むディスプレイ及びこのアレイ基板の製造方法がさらに開示された。

Description

本発明は、アレイ基板及びその製造方法並びに表示装置に関する。
液晶ディスプレイは、フラットで超薄の表示装置であり、体積が小さく、厚みが薄く、重量が軽く、消費電力が少なく、放射性が低い等のメリットを有し、様々な電子表示装置に広く用いられている。液晶ディスプレイの表示効果は、主に液晶ディスプレイパネルによって決められる。液晶ディスプレイパネルは、主に、アレイ基板、カラーフィルタ基板及び両基板間にある液晶分子層を備える。アレイ基板は、基本的に液晶ディスプレイパネルの反応時間及び表示効果を決めている。
アレイ基板は、一般的に、薄膜トランジスタ及び画素電極等の構造を有する。薄膜トランジスタは、具体的に、ゲート電極、活性層、ソース電極、ドレイン電極等の構造を有する。ボトムゲート型薄膜トランジスタのアレイ基板を製造する場合、一般的に、５回のパターニング工程によってゲート電極、活性層、ソース電極及びドレイン電極、ドレイン電極のビアホール及び画素電極をそれぞれ形成する必要がある。一方、トップゲート型薄膜トランジスタのアレイ基板を製造する場合、各層の構造を形成するために、さらに複雑なパターニング工程を行う必要がある。
本発明は、アレイ基板の構造を簡単化し、アレイ基板を製造する場合のパターニング回数を低減し、アレイ基板の歩留まりを向上することができるアレイ基板及びその製造方法並びに表示装置を提供する。
本発明の一側面は、ベース基板、ゲートライン、データライン、並びに前記ベース基板上にアレイ状に配列する薄膜トランジスタ、画素電極及びパッシベーション層を備え、前記薄膜トランジスタがゲート電極、活性層、ソース電極及びドレイン電極を備え、前記画素電極が前記活性層及び前記ドレイン電極と同一層に設けられて一体に成形されるアレイ基板を提供する。
例えば、前記薄膜トランジスタは、ボトムゲート型薄膜トランジスタであり、前記アレイ基板は、前記ベース基板上にある前記ゲートライン及び前記ゲート電極と、前記ゲートライン及び前記ゲート電極上にある第１の絶縁層と、前記第１の絶縁層上にある前記活性層、前記ドレイン電極及び前記画素電極と、前記活性層、前記ドレイン電極及び前記画素電極上にある前記データライン及び前記ソース電極と、前記データライン及び前記ソース電極上にある前記パッシベーション層と、を備え、前記薄膜トランジスタのソース電極が前記活性層に接続される。
例えば、前記薄膜トランジスタはトップゲート型薄膜トランジスタであり、前記アレイ基板は、前記ベース基板上にある前記活性層、前記ドレイン電極及び前記画素電極と、前記活性層、前記ドレイン電極及び前記画素電極上にある第１の絶縁層と、前記第１の絶縁層上にある前記ゲートライン及びゲート電極と、前記ゲートライン及び前記ゲート電極上にある第２の絶縁層と、前記第２の絶縁層上にある前記データライン及び前記ソース電極と、前記データライン及び前記ソース電極上にある前記パッシベーション層と、を備え、前記第１の絶縁層及び前記第２の絶縁層に、前記活性層に対応するビアホールが設けられ、前記薄膜トランジスタのソース電極が前記ビアホールを介して前記活性層に接続される。
例えば、前記薄膜トランジスタは、ボトムゲート型薄膜トランジスタであり、前記パッシベーション層は、前記画素電極に対応する開口をさらに備えてもよい。
例えば、前記薄膜トランジスタは、トップゲート型薄膜トランジスタであり、前記第１の絶縁層、前記第２の絶縁層及び前記パッシベーション層は、前記画素電極に対応する開口をさらに備えてもよい。
例えば、前記アレイ基板は、前記パッシベーション層上にある共通電極をさらに備えてもよい。
例えば、前記共通電極上に、スリットが設けられる。
例えば、前記活性層、前記ドレイン電極及び前記画素電極の材料は、酸化物半導体材料であり、前記活性層、前記ドレイン電極及び前記画素電極の厚みは、２０〜１０００Åである。
該アレイ基板上の画素電極、活性層及びドレイン電極は、同一層に設けられて一体に形成されるため、アレイ基板の構造が簡単化される。これによって、アレイ基板を製造する場合、パターニング工程の回数が効果的に低減され、コストが節約されるとともに、複数回のパターニング工程による位置合わせ誤差の問題が避けられ、アレイ基板の歩留まりが向上される。このアレイ基板を用いるディスプレイパネルは、さらに優れる表示効果を有する。
本発明の他の側面は、上記アレイ基板のいずれかを備えるディスプレイを提供する。
本発明のさらに他の側面は、アレイ基板の製造方法を提供する。該アレイ基板は、ベース基板、ゲートライン、データライン、前記ベース基板上にアレイ状に配列する薄膜トランジスタ、画素電極及びパッシベーション層を備え、前記薄膜トランジスタは、ゲート電極、活性層、ソース電極及びドレイン電極を備え、該製造方法は、前記活性層、前記ドレイン電極及び前記画素電極を含むパターンを形成する工程と、前記画素電極、前記活性層及び前記ドレイン電極を同一層に設けて一体に成形する工程と、を備える。
例えば、前記薄膜トランジスタがボトムゲート型薄膜トランジスタであってもよく、該製造方法は、前記ベース基板上に、前記ゲートライン及びゲート電極を含むパターンを形成する工程と、前記ゲートライン及び前記ゲート電極のパターン上に、第１の絶縁層を形成する工程と、前記第１の絶縁層上に、前記活性層、前記ドレイン電極及び前記画素電極のパターンを形成する工程と、前記活性層、前記ドレイン電極及び前記画素電極のパターン上に、前記データライン及び前記活性層に接続されるソース電極を含むパターンを形成する工程と、前記データライン及び前記ソース電極のパターン上に、前記パッシベーション層を形成する工程と、をさらに備える。
例えば、前記薄膜トランジスタがトップゲート型薄膜トランジスタであってもよく、該製造方法は、ベース基板上に前記活性層、前記ドレイン電極及び前記画素電極を含むパターンを形成する工程と、前記活性層、前記ドレイン電極及び前記画素電極のパターン上に、第１の絶縁層を形成する工程と、前記第１の絶縁層上に、前記ゲートライン及びゲート電極を含むパターンを形成する工程と、前記ゲートライン及び前記ゲート電極のパターン上に、第２の絶縁層を形成する工程と、前記第１の絶縁層及び前記第２の絶縁層に、前記活性層に対応するビアホールを設ける工程と、前記第２の絶縁層上に、前記データライン、及び前記ビアホールを介して前記活性層に接続される前記ソース電極を含むパターンを形成する工程と、前記データライン及び前記ソース電極のパターン上に、前記パッシベーション層を形成する工程と、をさらに備える。
例えば、前記薄膜トランジスタがボトムゲート型薄膜トランジスタである場合、前記製造方法は、前記パッシベーション層上に、前記画素電極に対応する開口を形成する工程をさらに備えてもよい。
例えば、前記薄膜トランジスタがトップゲート型薄膜トランジスタである場合、前記製造方法は、前記第１の絶縁層、前記第２の絶縁層及び前記パッシベーション層上に、前記画素電極に対応する開口を形成する工程をさらに備えてもよい。
例えば、前記製造方法は、前記パッシベーション層上に、共通電極のパターンを形成する工程をさらに備えてもよい。
例えば、前記製造方法は、前記共通電極上にスリットを形成する工程をさらに備えてもよい。
例えば、前記活性層、前記ドレイン電極及び前記画素電極は、酸化物半導体材料により形成されてもよく、前記活性層、前記ドレイン電極及び前記画素電極の厚みは２０〜１０００Åであってもよい。
この製造方法は、少ないパターニング工程の回数によってアレイ基板を製造することができ、工程が簡単であり、コストが低く、アレイ基板を製造する場合の位置合わせ誤差の問題が低減され、且つ製造されたアレイ基板の歩留まりが高い。
以下、本発明の実施例の技術案をさらに明確にするように、本発明の実施例の図面を簡単に説明する。下記の図面は、当然ながら、本発明の実施例の一部のみに関し、本発明を限定するものではない。
本発明の実施例に係るボトムゲート型薄膜トランジスタのアレイ基板を示す平面図である。 本発明の実施例の図１に示すボトムゲート型薄膜トランジスタのアレイ基板の、Ｉ−Ｉ’方向に沿う断面図である。 本発明の実施例に係るアレイ基板の製造方法を示すフローチャートである。 本発明の実施例に係る他のボトムゲート型薄膜トランジスタのアレイ基板を示す概略図である。 本発明の実施例に係るボトムゲート型薄膜トランジスタのアレイ基板の製造方法を示すフローチャートである。 本発明の実施例に係るトップゲート型薄膜トランジスタのアレイ基板を示す平面図である。 本発明の実施例の図６に示すトップゲート型薄膜トランジスタのアレイ基板の、Ｉ−Ｉ’方向に沿う断面図である。 本発明の実施例に係る他のトップゲート型薄膜トランジスタのアレイ基板を示す概略図である。 本発明の実施例に係るトップゲート型薄膜トランジスタのアレイ基板の製造方法を示すフローチャートである。 本発明の実施例に係るボトムゲート型薄膜トランジスタの高級超次元転換技術型アレイ基板を示す平面図である。 本発明の実施例の図１０に示すボトムゲート型薄膜トランジスタのＡＤ−ＳＤＳ型アレイ基板の、Ｉ−Ｉ’方向に沿う断面図である。 本発明の実施例に係るボトムゲート型薄膜トランジスタのＡＤ−ＳＤＳアレイ基板の製造方法を示すフローチャートである。 本発明の実施例に係るトップゲート型薄膜トランジスタのＡＤ−ＳＤＳアレイ基板を示す平面図である。 本発明の実施例の図１３に示すトップゲート型薄膜トランジスタのＡＤ−ＳＤＳ型アレイ基板の、Ｉ−Ｉ’方向に沿う断面図である。 本発明の実施例に係るトップゲート型薄膜トランジスタのＡＤ−ＳＤＳ型アレイ基板の製造方法を示すフローチャートである。
以下、本発明の実施例の目的、技術案及びメリットをさらに明確にするために、本発明の実施例の図面を組み合わせて、本発明の実施例の技術案を明確で完全に説明する。下記の実施例は、当然ながら、本発明の実施例の一部であり、全ての実施例ではない。本発明の実施例に基づき、当業者が創造的な労働をしない前提で得られる全ての他の実施例は、いずれも本発明の保護範囲に入る。
発明者は、鋭意研究の結果、従来のアレイ基板の構造が複雑であり、複数回のパターニング工程を介しないと製造できなく、コストが高いとともに、複数回のパターニング工程による位置あわせ誤差の問題が存在しており、アレイ基板の歩留まりが低い問題を発見した。
（実施例１）
本実施例はアレイ基板を提供する。図１及び図２に示すように、該アレイ基板は、ベース基板１０、ゲートライン２０、データライン６０、前記ベース基板上にアレイ状に配列する薄膜トランジスタ１、画素電極３３及びパッシベーション層７１を備える。ゲートライン２０及びデータライン６０は、互いに交差して画素ユニットを画定した。薄膜トランジスタ１及び画素電極３３は、画素ユニットに設けられる。前記薄膜トランジスタ１は、ゲート電極２１、活性層３１、ソース電極６１及びドレイン電極３２を備え、前記画素電極３３、前記活性層３１及び前記ドレイン電極３２は、同一層に設けられて一体に成形される。
該アレイ基板では、各画素ユニットの画素電極、活性層及びドレイン電極が同一層に設けられて一体に成形されることによって、アレイ基板の構造が簡単化され、アレイ基板を製造する場合、パターニング工程の回数が効果的に低減され、コストが低下された。さらに、この構造により、複数回のパターニング工程による位置あわせ誤差の問題が避けられ、アレイ基板の歩留まりが向上された。このアレイ基板を用いるディスプレイパネルは、さらに優れる表示効果を有する。
同一層に設けられる活性層３１、ドレイン電極３２及び画素電極３３は、同一の金属酸化物半導体であってもよい。従来技術では、一般的に、活性層には、多結晶シリコン、アモルファスシリコン等の半導体材料を用い、ドレイン電極には、クロム、モリブデン、銅等の金属を用い、画素電極には、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）等の透明導電物を用いる。本実施例では、活性層３１、ドレイン電極３２及び画素電極３３は、同一の金属酸化物半導体を用いる。金属酸化物半導体は、液晶ディスプレイパネルの作動電圧の範囲内で良好の導電性を有すると共に、良好の透過性を有するため、活性層３１、ドレイン電極３２及び画素電極３３が材料の性能に対する要求を同時に満たせる。本発明の実施例が採用する金属酸化物半導体は、非晶質インジウム・ガリウム・亜鉛酸化物、酸化インジウム亜鉛、酸化亜鉛、二酸化チタン、酸化スズ、すず酸カドミウム又は他の金属酸化物等の透明の金属酸化物半導体材料であってもよい。
さらに、図１に示すように、金属酸化物半導体を活性層３１及びドレイン電極３２とする薄膜トランジスタユニット１は、ゲートライン２０とデータライン６０とが交差する箇所にある。例えば、アレイ基板のゲートライン２０及びゲート電極２１は、同一層に設けられて一体に成形され、アレイ基板のデータライン６０及びソース電極６１は同一層に設けられて一体に成形される。データライン６０の活性層３１に接触する領域は、薄膜トランジスタユニット１のソース電極６１である。
ここで、活性層 ３１、ドレイン電極３２及び画素電極３３の相対的な位置は、図１及び図２における点線で示す位置に限らない。三者の具体的な相対位置は、実際の状況によって調整することができる。本発明の実施例は、これを具体的に限定しない。
類似的には、活性層 ３１、ドレイン電極３２及び画素電極３３の形状も図１及び図２に示す形状に限らず、実際の状況によって調整することができる。例えば、画素電極３３上にスリット（又は開口）を有し、画素電極３３の縁部が鋸の歯の形状であり、或いは、画素電極３３上に、他の精細なパターンを有してもよい。
さらに、同一層に設けられる活性層３１、ドレイン電極３２及び画素電極３３の厚みは、例えば、２０〜１０００Åである。活性層３１、ドレイン電極３２及び画素電極３３の厚みは、実際の状況によって調整することができる。本発明の実施例は、これを限定しない。
また、本発明の他の実施例は、ディスプレイをさらに提供する。該ディスプレイは、以上のアレイ基板を備える。該ディスプレイは、液晶パネル、電子ペーパー、有機発光ダイオードパネル、携帯電話、フラットパネルコンピュータ、テレビ、ディスプレイ、ノットパソコン、デジタルフォトフレーム、ＧＰＳ等の表示機能を有するいずれかの製品又は部材であってもよい。
（実施例２）
本実施例は、アレイ基板の製造方法をさらに提供する。該アレイ基板は、ベース基板、ゲートライン、データライン、ベース基板上にアレイ状に配列する薄膜トランジスタ、画素電極及びパッシベーション層を備え、薄膜トランジスタは、ゲート電極、活性層、ソース電極及びドレイン電極を備える。図３に示すように、該製造方法は以下のステップを備える。
ステップＳ３０１：活性層、ドレイン電極及び画素電極を含むパターンを形成し、画素電極、活性層及びドレイン電極を同一層に設けて一体に成形する。
まず、例えば、スパッタ等の方法によって、アレイ基板上に、厚みが２０〜１０００Åであることが好ましい金属酸化物半導体層を１層形成する。金属酸化物半導体は、非晶質インジウム・ガリウム・亜鉛酸化物、酸化インジウム亜鉛、酸化亜鉛、二酸化チタン、酸化スズ、すず酸カドミウム又は他の金属酸化物等の透明の金属酸化物半導体材料であってもよい。
次に、金属酸化物半導体層上に、１層のフォトレジストを塗布し、活性層３１、ドレイン電極３２及び画素電極３３のパターンを含むマスクによって露光・現像し、フォトレジストのパターンを得て、該フォトレジストのパターンによって、該金属酸化物半導体層をエッチングして１回のパターニング工程を行い、アレイ基板上に同一層に設けられる活性層３１、ドレイン電極３２及び画素電極３３を形成する。形成された活性層３１、ドレイン電極３２及び画素電極３３は、同一層に設けられて一体に成形される。
類似的には、アレイ基板のゲートライン２０及びゲート電極２１は、同一層に設けられて一体に成形され、アレイ基板のデータライン６０及びソース電極６１は、同一層に設けられて一体に成形される。
本実施例に係る製造方法は、活性層、ドレイン電極及び画素電極を含むパターンを形成する工程と、画素電極、活性層及びドレイン電極を同一層に設けて一体に成形する工程と、を備える。該製造方法は、少ないパターニング工程の回数によってアレイ基板を製造することができ、工程が簡単で、コストが低く、アレイ基板を製造する場合の位置決め誤差の問題が低減され、且つ製造されたアレイ基板の歩留まりが高い。
（実施例３）
本実施例はアレイ基板を提供する。該アレイ基板上に設けられる薄膜トランジスタは、ボトムゲート型薄膜トランジスタであってもトップゲート型薄膜トランジスタであってもよい。アレイ基板上に設けられる薄膜トランジスタのタイプが異なる場合、アレイ基板の構造及びその製造方法も異なる。
本実施例は、図１及び図２に示すように、ボトムゲート型薄膜トランジスタのアレイ基板を提供する。該アレイ基板は、ベース基板１０上にあるゲートライン２０及びゲート電極２１と、ゲートライン２０及びゲート電極２１上にある第１の絶縁層２２と、第１の絶縁層２２上にある活性層３１、ドレイン電極３２及び画素電極３３と、活性層３１、ドレイン電極３２及び画素電極３３上にあるデータライン６０及び活性層３１に接続されるソース電極６１と、データライン６０及びソース電極６１上にあるパッシベーション層とを備える。さらに具体的には、該アレイ基板の構造は以下のとおりである。
ベース基板１０は、透過性が良いガラス基板又はプラスチック基板であってもよい。
ベース基板１０上にあるゲートライン２０及びゲート電極２１は、単層構造であっても多層構造であってもよい。ゲートライン２０及びゲート電極２１が単層構造である場合、銅、アルミニウム、銀、モリブデン、クロム、ネオジム、ニッケル、マンガン、チタン、タンタル及びタングステン等の材料又は上記元素からなる合金により形成されてもよい。ゲートライン２０及びゲート電極２１が多層構造である場合、銅、チタン、銅、モリブデン、モリブデン、アルミニウム、モリブデン等の積層から形成されてもよい。ゲートライン２０及びゲート電極２１の厚みは、２５００〜１６０００Åであってもよい。ゲートライン２０及びゲート電極２１がベース基板１０上に直接に設けられてもよいし、ゲートライン２０及びゲート電極２１とベース基板１０との間にバッファー層を設けてもよい。該バッファー層は、例えば、窒化ケイ素又は酸化ケイ素であってもよい。
ゲートライン２０及びゲート電極２１上にある第１の絶縁層２２は、窒化ケイ素、酸化ケイ素又は窒酸化ケイ素等の材料であってもよく、単層構造であってもよいし、窒化ケイ素又は酸化ケイ素からなる複層構造であってもよい。本発明の実施例では、第１の絶縁層２２の厚みは、２０００〜６０００Åであることが好ましい。
第１の絶縁層２２上において同一層に設けられる活性層３１、ドレイン電極３２及び画素電極３３は、同一の金属酸化物半導体であってもよく、例えば、非晶質インジウム・ガリウム・亜鉛酸化物、酸化インジウム亜鉛、酸化亜鉛、二酸化チタン、酸化スズ、すず酸カドミウム又は他の金属酸化物等の透明の金属酸化物半導体材料である。また、同一層に設けられる活性層３１、ドレイン電極３２及び画素電極３３の厚みは、例えば、２０〜１０００Åである。
活性層３１、ドレイン電極３２及び画素電極３３上にあるデータライン６０及びソース電極６１は、単層構造であっても多層構造であってもよい。データライン６０及びソース電極６１が単層構造である場合、銅、アルミニウム、銀、モリブデン、クロム、ネオジム、ニッケル、マンガン、チタン、タンタル、タングステン等の材料又は上記元素からなる合金により形成されてもよい。データライン６０及びソース電極６１が多層構造である場合、銅／チタンの多層構造、銅／モリブデンの多層構造、モリブデン／アルミニウム／モリブデンの多層構造等に形成されてもよい。さらに、データライン６０及びソース電極６１の厚みは、２０００〜６０００Åであってもよい。
データライン６０及びソース電極６１上にあるパッシベーション層７１は、窒化ケイ素、酸化ケイ素又は窒酸化ケイ素の単層構造であってもよいし、窒化ケイ素又は酸化ケイ素からなる複層構造であってもよい。また、パッシベーション層７１は、例えば、アクリル酸系樹脂、ポリイミド、ポリアミド等の有機樹脂であってもよい。パッシベーション層７１の厚みは、２００〜５０００Åであることが好ましい。
さらに、図４に示すように、画素電極３３と液晶分子層との間の厚みを薄くして、液晶分子を駆動する作動電圧をさらに低下するために、パッシベーション層７１上に、画素電極３３に対応する開口７２を設けてもよい。
本発明の実施例は、図１及び図２に示すように、ボトムゲート型薄膜トランジスタのアレイ基板の製造方法をさらに提供する。図５に示すように、該製造方法は以下のステップを備える。
ステップＳ５０１：ベース基板上に、ゲートライン及びゲート電極を含むパターンを形成する。
まず、例えば、スパッタや熱蒸着等の方法により、ベース基板１０上に、１層のゲート金属膜を形成する。ゲート金属膜を形成する前に、ベース基板１０上に１層のバッファー層を形成してもよい。
次に、ゲート金属膜上に、１層のフォトレジストを塗布し、ゲートライン２０及びゲート電極２１を含むパターンを備えるマスクで遮蔽し、次いで、露光・現像及びエッチングして、最後に、フォトレジストを剥離し、ゲートライン２０及びゲート電極２１を含むパターンを形成する。
ステップＳ５０２：ゲートライン及びゲート電極のパターン上に第１の絶縁層を形成する。
例えば、プラズマ化学気相成長法（ＰＥＣＶＤ）等の方法によって、ゲートライン２０及びゲート電極２１のパターン上に第１の絶縁層２２を形成してもよい。
ステップＳ５０３：第１の絶縁層上に活性層、ドレイン電極及び画素電極のパターンを形成する。
まず、例えば、スパッタ等の方法によって、第１の絶縁層２２上に１層の金属酸化物半導体を形成する。
次に、金属酸化物半導体上に１層のフォトレジストを塗布し、次いで、活性層３１、ドレイン電極３２及び画素電極３３を含むパターンを備えるマスクで遮蔽し、露光・現像及びエッチングして、最後にフォトレジストを剥離し、同一層に設けられる、活性層３１、ドレイン電極３２及び画素電極３３を含むパターンを形成する。
ステップＳ５０４：活性層、ドレイン電極及び画素電極のパターン上に、データライン及び活性層に接続されるソース電極を含むパターンを形成する。
まず、例えば、スパッタ又は熱蒸着等の方法によって、活性層３１、ドレイン電極３２及び画素電極３３上に、１層のデータ金属膜を形成する。
次に、データ金属膜上に１層のフォトレジストを塗布し、次いで、データライン６０及びソース電極６１を含むパターンを備えるマスクで遮蔽し、露光・現像及びエッチングして、最後にフォトレジストを剥離し、データライン６０及びソース電極６１を形成し、ソース電極６１を活性層３１に直接に接続する。
ステップＳ５０５：データライン及びソース電極のパターン上にパッシベーション層を形成する。
パッシベーション層７１の材料が窒化ケイ素、酸化ケイ素等の材料である場合、ＰＥＣＶＤ等の方法によって、データライン６０及びソース電極６１のパターン上に１層のパッシベーション層７１を形成してもよい。パッシベーション層７１の材料が有機樹脂である場合、有機樹脂をデータライン６０及びソース電極６１上に直接に塗布し、パッシベーション層７１を形成してもよい。
さらに、パッシベーション層７１上に１層のフォトレジストを塗布し、画素電極３３に対応する開口７２を含むパターンを備えるマスクで遮蔽し、１回のパターニング工程によって、パッシベーション層７１上に画素電極３３に対応する開口７２を形成し、画素電極３３を露出させてもよい。
（実施例４）
本実施例は、図６及び図７に示すように、トップゲート型薄膜トランジスタのアレイ基板を提供する。該トップゲート型薄膜トランジスタのアレイ基板は、ベース基板１０上にある活性層３１、ドレイン電極３２及び画素電極３３と、活性層３１、ドレイン電極３２及び画素電極３３上にある第１の絶縁層２２と、第１の絶縁層２２上にあるゲートライン２０及びゲート電極２１と、ゲートライン２０及びゲート電極２１上にある第２の絶縁層４１と、第２の絶縁層４１上にあるデータライン６０及びソース電極６１と、データライン６０及びソース電極６１上にあるパッシベーション層７１と、を備え、第１の絶縁層２２及び第２の絶縁層４１に、活性層３１に対応するビアホール５１が設けられ、薄膜トランジスタのソース電極６１がビアホール５１を介して活性層３１に接続される。更に具体的に、該アレイ基板の構造は、以下のとおりである。
ベース基板１０は、透過性がよいガラス基板やプラスチック基板等であることが好ましい。
ベース基板１０上に、同一層に設けられる活性層３１、ドレイン電極３２及び画素電極３３は、同一の金属酸化物半導体であってもよく、例えば、非晶質インジウム・ガリウム・亜鉛酸化物、酸化インジウム亜鉛、酸化亜鉛、二酸化チタン、酸化スズ、すず酸カドミウム又は他の金属酸化物等の透明金属酸化物半導体材料である。また、同一層に設けられる活性層３１、ドレイン電極３２及び画素電極３３の厚みは、２０〜１０００Åであってもよい。同一層に設けられる活性層３１、ドレイン電極３２及び画素電極３３がベース基板１０上に直接に設けられてもよいし、同一層に設けられる活性層３１、ドレイン電極３２及び画素電極３３とベース基板１０との間にバッファー層を設けてもよい。バッファー層は、窒化ケイ素又は酸化ケイ素であってもよい。
活性層３１、ドレイン電極３２及び画素電極３３上にある第１の絶縁層２２は、窒化ケイ素、酸化ケイ素又は窒酸化ケイ素等の材料であってもよく、単層構造であっても窒化ケイ素や酸化ケイ素からなる複層構造であってもよい。本発明の実施例では、第１の絶縁層２２の厚みは、例えば、２０００〜６０００Åである。
第１の絶縁層２２上にあるゲートライン２０及びゲート電極２１は、単層構造であっても多層構造であってもよい。ゲートライン２０及びゲート電極２１が単層構造である場合、銅、アルミニウム、銀、モリブデン、クロム、ネオジム、ニッケル、マンガン、チタン、タンタル、タングステン等の材料又は上記元素からなる合金により形成されてもよい。ゲートライン２０及びゲート電極２１が多層構造である場合、銅／チタンの多層構造、銅／モリブデンの多層構造、モリブデン／アルミニウム／モリブデンの多層構造等に形成されてもよい。ゲートライン２０及びゲート電極２１の厚みは、２５００〜１６０００Åであってもよい。
ゲートライン２０及びゲート電極２１上にある第２の絶縁層４１は、窒化ケイ素、酸化ケイ素又は窒酸化ケイ素等の材料であってもよく、単層構造であっても窒化ケイ素や酸化ケイ素からなる複層構造であってもよい。本発明の実施例では、第２の絶縁層４１の厚みは、例えば、４００〜５０００Åである。
第１の絶縁層２２及び第２の絶縁層４１上に、活性層３１に対応するビアホール５１が設けられる。
第１の絶縁層２２及び第２の絶縁層４１上にあるデータライン６０及びソース電極６１は、ビアホール５１を介して活性層３１に接続される。データライン６０及びソース電極６１は、単層構造であっても多層構造であってもよい。データライン６０及びソース電極６１が単層構造である場合、銅、アルミニウム、銀、モリブデン、クロム、ネオジム、ニッケル、マンガン、チタン、タンタル、タングステン等の材料又は上記元素からなる合金で形成されてもよい。データライン６０及びソース電極６１は、多層構造である場合、銅／チタンの多層構造、銅／モリブデンの多層構造、モリブデン／アルミニウム／モリブデンの多層構造等で形成されてもよい。さらに、データライン６０及びソース電極６１の厚みは、例えば、２０００〜６０００Åである。
データライン６０及びソース電極６１上にあるパッシベーション層７１は、窒化ケイ素、酸化ケイ素又は窒酸化ケイ素の単層構造であってもよいし、窒化ケイ素又は酸化ケイ素からなる複層構造であってもよい。また、パッシベーション層７１の材料は、例えば、アクリル酸系樹脂、ポリイミド、ポリアミド等の有機樹脂であってもよい。パッシベーション層７１の厚みは、例えば、２００〜５０００Åである。
さらに、図８に示すように、画素電極３３と液晶分子層との間の厚みを薄くして、液晶分子を駆動する作動電圧をさらに低減するために、パッシベーション層７１上に、画素電極３３に対応する開口７２を設けてもよい。
本実施例は、トップゲート型薄膜トランジスタのアレイ基板の製造方法をさらに提供する。図９に示すように、該製造方法は、以下のようなステップを備える。
ステップＳ９０１：ベース基板上に、活性層、ドレイン電極及び画素電極を含むパターンを形成する。
まず、例えば、スパッタ等の方法によって、ベース基板１０上に１層の金属酸化物半導体を直接に形成する。金属酸化物半導体を形成する前に、１層のバッファー層を形成してもよい。
次に、金属酸化物半導体上に１層のフォトレジストを塗布し、次いで、活性層３１、ドレイン電極３２及び画素電極３３を含むパターンを備えるマスクで遮蔽し、露光・現像及びエッチングして、最後に、フォトレジストを剥離し、同一層に設けられる、活性層３１、ドレイン電極３２及び画素電極３３を含むパターンを形成する。
ステップＳ９０２：活性層、ドレイン電極及び画素電極のパターン上に、第１の絶縁層を形成する。
例えば、ＰＥＣＶＤ等の方法によって活性層３１、ドレイン電極３２及び画素電極３３のパターン上に第１の絶縁層２２を形成する。
ステップＳ９０３：第１の絶縁層上に、ゲートライン及びゲート電極を含むパターンを形成する。
まず、例えば、スパッタ、熱蒸着等の方法によって、第１の絶縁層２２上に、１層のゲート金属膜を形成する。
次に、ゲート金属膜上に１層のフォトレジストを塗布し、ゲートライン２０及びゲート電極２１を含むパターンを備えるマスクで遮蔽し、次いで、露光・現像及びエッチングして、最後に、フォトレジストを剥離し、ゲートライン２０及びゲート電極２１を含むパターンを形成する。
ステップＳ９０４：ゲートライン及びゲート電極のパターン上に、第２の絶縁層を形成し、第１の絶縁層及び第２の絶縁層に、活性層に対応するビアホールを設ける。
例えば、ＰＥＣＶＤ等の方法によってゲートライン２０及びゲート電極２１上に第２の絶縁層４１を形成する。
第２の絶縁層４１上に１層のフォトレジストを塗布し、ビアホールのパターンを含むマスクで遮蔽し、次いで、露光・現像及びエッチングして、最後に、フォトレジストを剥離し、活性層３１に対応するビアホール５１を含むパターンを形成する。
ステップＳ９０５：第２の絶縁層上に、データライン、及びビアホールを介して活性層に接続されるソース電極を含むパターンを形成する。
まず、例えば、スパッタ又は熱蒸着等の方法によって、第２の絶縁層４１上に１層のデータ金属膜を形成する。
次に、データ金属膜上に１層のフォトレジストを塗布し、次いで、データライン６０及びソース電極６１を含むパターンを備えるマスクで遮蔽し、露光・現像及びエッチングして、最後に、フォトレジストを剥離し、データライン６０及びソース電極６１を形成し、ソース電極６１をビアホール５１を介して活性層３１に接続する。
ステップＳ９０６：例えば、データライン及びソース電極のパターン上にパッシベーション層を形成する。
パッシベーション層７１の材料が窒化ケイ素、酸化ケイ素等である場合、ＰＥＣＶＤ等の方法によって、データライン６０及びソース電極６１上に１層のパッシベーション層７１を形成してもよい。パッシベーション層７１の材料が有機樹脂である場合、有機樹脂をデータライン６０及びソース電極６１上に直接に塗布し、パッシベーション層７１を形成してもよい。
さらに、パッシベーション層７１上に１層のフォトレジストを塗布し、画素電極３３に対応する開口７２を含むパターンを備えるマスクで遮蔽し、１回のパターニング工程によって、画素電極３３に対応する開口７２を形成し、画素電極３３を露出させる。
（実施例５）
本実施例は、アレイ基板をさらに提供する。該アレイ基板はＡＤ−ＳＤＳ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｄｉｍｅｎｓｉｏｎ Ｓｗｉｔｃｈ）型アレイ基板である。該ＡＤ−ＳＤＳ型アレイ基板もボトムゲート型薄膜トランジスタのアレイ基板やトップゲート型薄膜トランジスタのアレイ基板に分ける。
本実施例は、図１０及び図１１に示すように、ボトムゲート型薄膜トランジスタのＡＤ−ＳＤＳ型アレイ基板を提供する。該アレイ基板は、ベース基板１０と、ベース基板１０上にあるゲートライン２０及びゲート電極２１と、ゲートライン２０及びゲート電極２１上にある第１の絶縁層２２と、第１の絶縁層２２上に同一層に設けられる活性層３１、ドレイン電極３２及び画素電極３３と、活性層３１、ドレイン電極３２及び画素電極３３上にあるデータライン６０及びソース電極６１と、データライン６０及びソース電極６１上にあるパッシベーション層７１と、パッシベーション層７１上にある共通電極８１と、を備える。
ベース基板１０は、透過性が良いガラス基板、プラスチック基板等であることが好ましい。
ベース基板１０上にあるゲートライン２０及びゲート電極２１は、単層構造であっても多層構造であってもよい。ゲートライン２０及びゲート電極２１が単層構造である場合、銅、アルミニウム、銀、モリブデン、クロム、ネオジム、ニッケル、マンガン、チタン、タンタル、タングステン等の材料又は上記元素からなる合金で形成されてもよい。ゲートライン２０及びゲート電極２１が多層構造である場合、銅／チタンの多層構造、銅／モリブデンの多層構造、モリブデン／アルミニウム／モリブデンの多層構造等で形成されてもよい。ゲートライン２０及びゲート電極２１の厚みは、例えば、２５００〜１６０００Åである。ゲートライン２０及びゲート電極２１がベース基板１０上に直接に位置してもよいし、ゲートライン２０及びゲート電極２１とベース基板１０との間にバッファー層を設けてもよい。バッファー層は、窒化ケイ素又は酸化ケイ素であってもよい。
ゲートライン２０及びゲート電極２１上にある第１の絶縁層２２は、窒化ケイ素、酸化ケイ素又は窒酸化ケイ素等の材料であってもよく、単層構造であっても窒化ケイ素や酸化ケイ素からなる複層構造であってもよい。本発明の実施例では、第１の絶縁層２２の厚みは、例えば、２０００〜６０００Åである。
第１の絶縁層２２上に同一層に設けられる活性層３１、ドレイン電極３２及び画素電極３３は、同一金属酸化物半導体であってもよく、例えば、非晶質インジウム・ガリウム・亜鉛酸化物、酸化インジウム亜鉛、酸化亜鉛、二酸化チタン、酸化スズ、すず酸カドミウム又は他の金属酸化物等の透明の金属酸化物半導体材料であってもよい。また、同一層に設けられる活性層３１、ドレイン電極３２及び画素電極３３の厚みは、例えば、２０〜１０００Åである。
活性層３１、ドレイン電極３２及び画素電極３３上にあるデータライン６０及びソース電極６１は、単層構造であっても多層構造であってもよい。データライン６０及びソース電極６１は、単層構造である場合、銅、アルミニウム、銀、モリブデン、クロム、ネオジム、ニッケル、マンガン、チタン、タンタル、タングステン等の材料又は上記元素からなる合金で形成されてもよい。データライン６０及びソース電極６１は、多層構造である場合、銅／チタン、銅／モリブデン、モリブデン／アルミニウム／モリブデン等で形成されてもよい。さらに、データライン６０及びソース電極６１の厚みは、例えば、２０００〜６０００Åである。
データライン６０及びソース電極６１上にあるパッシベーション層７１は、窒化ケイ素、酸化ケイ素又は窒酸化ケイ素の単層構造であってもよいし、窒化ケイ素又は酸化ケイ素からなる複層構造であってもよい。また、パッシベーション層７１の材料は、例えば、アクリル酸系樹脂、ポリイミド、ポリアミド等の有機樹脂であってもよい。パッシベーション層７１の厚みは、例えば、２００〜５０００Åである。
パッシベーション層７１上にある共通電極８１は、アレイ基板上の全ての画素を被覆する１つの全体的な構造であってもよい。共通電極８１は、酸化インジウムスズ、酸化インジウム亜鉛等の透明導電材料であってもよい。共通電極８１の厚みは、例えば、３００〜１５００Åである。さらに、共通電極８１と画素電極３３との相対的な位置は、実際の状況によって設定すればよい。本発明の実施例は、これを具体的に限定しない。例えば、共通電極８１は、アレイ基板上に、画素電極３３の上方にあってもよいし、画素電極３３の下方にあってもよい。共通電極８１が画素電極３３の上方にある場合、共通電極８１は、スリットを有し、共通電極８１が画素電極３３の下方にある場合、画素電極３３はスリットを含む。
本発明の実施例は、ボトムゲート型薄膜トランジスタのＡＤ−ＳＤＳ型アレイ基板の製造方法をさらに提供する。図１２に示すように、該製造方法は以下のステップを備える。
ステップＳ１２０１：ベース基板上に、ゲートライン及びゲート電極を含むパターンを形成する。
まず、例えば、スパッタや熱蒸着等の方法によってベース基板１０上に１層のゲート金属膜を形成する。ゲート金属膜を形成する前に、ベース基板１０上に１層のバッファー層を形成してもよい。
次に、ゲート金属膜上に１層のフォトレジストを塗布し、ゲートライン２０及びゲート電極２１を含むパターンを備えるマスクで遮蔽し、次いで、露光・現像及びエッチングをして、最後に、フォトレジストを剥離し、ゲートライン２０及びゲート電極２１を含むパターンを形成する。
ステップＳ１２０２：ゲートライン及びゲート電極のパターン上に、第１の絶縁層を形成する。
例えば、ＰＥＣＶＤ等の方法によって、ゲートライン２０及びゲート電極２１のパターン上に、第１の絶縁層２２を形成する。
ステップＳ１２０３：第１の絶縁層上に、活性層、ドレイン電極及び画素電極のパターンを形成する。
まず、例えば、スパッタ等の方法によって、第１の絶縁層２２上に、１層の金属酸化物半導体を形成する。
次に、金属酸化物半導体上に１層のフォトレジストを塗布し、次いで、活性層３１、ドレイン電極３２及び画素電極３３を含むパターンを備えるマスクで遮蔽し、露光・現像及びエッチングをして、最後に、フォトレジストを剥離し、同一層に設けられる、活性層３１、ドレイン電極３２及び画素電極３３を含むパターンを形成する。
ステップＳ１２０４：活性層、ドレイン電極及び画素電極上に、データライン、及び活性層に接続されるソース電極を含むパターンを形成する。
まず、例えば、スパッタ又は熱蒸着等の方法によって、活性層３１、ドレイン電極３２及び画素電極３３上に、１層のデータ金属膜を形成する。
次に、データ金属膜上に１層のフォトレジストを塗布し、次いで、データライン６０及びソース電極６１を含むパターンを備えるマスクで遮蔽し、露光・現像及びエッチングをして、最後に、フォトレジストを剥離し、データライン６０及びソース電極６１を形成し、ソース電極６１を活性層３１と直接に接続させる。
ステップＳ１２０５：データライン及びソース電極のパターン上に、パッシベーション層を形成する。
例えば、パッシベーション層７１の材料が窒化ケイ素、酸化ケイ素等の材料である場合、ＰＥＣＶＤ等の方法によって、データライン６０及びソース電極６１のパターン上に、１層のパッシベーション層７１を形成してもよい。パッシベーション層７１の材料が有機樹脂である場合、例えば、有機樹脂をデータライン６０及びソース電極６１上に直接に塗布し、パッシベーション層７１を形成してもよい。
ステップＳ１２０６：パッシベーション層上に共通電極のパターンを形成する。
まず、例えば、スパッタ又は熱蒸着等の方法によって、パッシベーション層７１上に１層の共通電極層を形成する。
次に、共通電極層上に１層のフォトレジストを塗布し、次いで、共通電極８１のパターンを含むマスクで遮蔽し、露光・現像及びエッチングして、最後に、フォトレジストを剥離して、共通電極８１を形成する。
ステップＳ１２０７：共通電極上にスリットを形成する。
共通電極８１上に１層のフォトレジストを塗布し、スリットのパターンを含むマスクで遮蔽し、露光、現像及びエッチングし、最後に、フォトレジストを剥離し、共通電極８１上にスリットを形成する。
上記ボトムゲート型薄膜トランジスタのＡＤ−ＳＤＳ型アレイ基板の製造方法は、共通電極８１が画素電極３３の上方にある製造方法である。共通電極８１と画素電極３３との相対的な位置は、実際の状況に設定することができるため、ボトムゲート型薄膜トランジスタのＡＤＳ型アレイ基板の製造方法も実際の状況によって設定することができる。
（実施例６）
本実施例は、図１３及び図１４に示すように、トップゲート型薄膜トランジスタのＡＤ−ＳＤＳ型アレイ基板をさらに提供する。具体的に、トップゲート型薄膜トランジスタのＡＤ−ＳＤＳ型アレイ基板は、ベース基板１０と、ベース基板１０上にあり、同一層に設けられる活性層３１、ドレイン電極３２及び画素電極３３と、活性層３１、ドレイン電極３２及び画素電極３３上にある第１の絶縁層２２と、第１の絶縁層２２上にあるゲートライン２０及びゲート電極２１と、ゲートライン２０及びゲート電極２１上にある第２の絶縁層４１と、第１の絶縁層２２及び第２の絶縁層４１上にあるデータライン６０及びソース電極６１と、データライン６０及びソース電極６１上にあるパッシベーション層７１と、パッシベーション層７１上にある共通電極８１と、を備える。
ベース基板１０は、透過性がよいガラス基板又はプラスチック基板等であることが好ましい。
活性層３１、ドレイン電極３２及び画素電極３３は、同一の金属酸化物半導体であってもよく、例えば、非晶質インジウム・ガリウム・亜鉛酸化物、酸化インジウム亜鉛、酸化亜鉛、二酸化チタン、酸化スズ、すず酸カドミウム又は他の金属酸化物等の透明の金属酸化物半導体材料である。また、同一層に設けられる活性層３１、ドレイン電極３２及び画素電極３３の厚みは、例えば、２０〜１０００Åである。同一層に設けられる活性層３１、ドレイン電極３２及び画素電極３３がベース基板１０上に直接に設けられてもよいし、同一層に設けられる活性層３１、ドレイン電極３２及び画素電極３３とベース基板１０との間にバッファー層を設けてもよい。バッファー層は、窒化ケイ素又は酸化ケイ素であってもよい。
第１の絶縁層２２は、窒化ケイ素、酸化ケイ素又は窒酸化ケイ素等の材料であってもよく、単層構造であっても窒化ケイ素や酸化ケイ素からなる複層構造であってもよい。本発明の実施例では、第１の絶縁層２２の厚みは、２０００〜６０００Åである。
ゲートライン２０及びゲート電極２１は、単層構造であっても多層構造であってもよい。ゲートライン２０及びゲート電極２１が単層構造である場合、銅、アルミニウム、銀、モリブデン、クロム、ネオジム、ニッケル、マンガン、チタン、タンタル、タングステン等の材料又は上記元素からなる合金で形成されてもよい。ゲートライン２０及びゲート電極２１が多層構造である場合、銅／チタンの多層構造、銅／モリブデンの多層構造、モリブデン／アルミニウム／モリブデンの多層構造等で形成されてもよい。ゲートライン２０及びゲート電極２１の厚みは、例えば、２５００〜１６０００Åである。
第２の絶縁層４１は、窒化ケイ素、酸化ケイ素又は窒酸化ケイ素等の材料であってもよく、単層構造であっても窒化ケイ素又は酸化ケイ素からなる複層構造であってもよい。本発明実施例では、第２の絶縁層４１の厚みは、例えば、４００〜５０００Åである。
第１の絶縁層２２及び第２の絶縁層４１上に、活性層３１に対応するビアホール５１が設けられる。
ソース電極６１は、ビアホール５１を介して活性層３１に接続される。データライン６０及びソース電極６１は、単層構造であっても多層構造であってもよい。データライン６０及びソース電極６１が単層構造である場合、銅、アルミニウム、銀、モリブデン、クロム、ネオジム、ニッケル、マンガン、チタン、タンタル、タングステン等の材料又は上記元素からなる合金により形成されてもよい。データライン６０及びソース電極６１が多層構造である場合、銅／チタンの多層構造、銅／モリブデンの多層構造、モリブデン／アルミニウム／モリブデンの多層構造等で形成されてもよい。さらに、データライン６０及びソース電極６１の厚みは、例えば、２０００〜６０００Åである。
パッシベーション層７１は、窒化ケイ素、酸化ケイ素又は窒酸化ケイ素の単層構造であってもよいし、窒化ケイ素又は酸化ケイ素からなる複層構造であってもよい。また、パッシベーション層７１の材料は、例えば、アクリル酸系樹脂、ポリイミド、ポリアミド等の有機樹脂であってもよい。パッシベーション層７１の厚みは、２００〜５０００Åであることが好ましい。
共通電極８１は、アレイ基板上の全ての画素を被覆する全体的な構造であってもよい。共通電極８１は、酸化インジウムスズ、酸化インジウム亜鉛等の透明導電材料であってもよい。共通電極８１の厚みは、例えば、３００〜１５００Åである。さらに、共通電極８１と画素電極３３との相対的な位置は、実際の状況に設定することができる。本発明の実施例はこれを具体的に限定しない。例えば、共通電極８１は、アレイ基板上に、画素電極３３の上方に位置してもよいし、画素電極３３の下方に位置してもよい。共通電極８１が画素電極３３の上方にある場合、共通電極８１はスリットを有し、共通電極８１が画素電極３３の下方にある場合、画素電極３３はスリットを含む。
本実施例は、トップゲート型薄膜トランジスタのＡＤ−ＳＤＳ型アレイ基板の製造方法をさらに提供する。図１５に示すように、該製造方法は、以下のステップを備える。
ステップＳ１５０１：ベース基板上に、活性層、ドレイン電極及び画素電極のパターンを形成する。
まず、例えば、スパッタ等の方法によって、ベース基板１０上に、１層の金属酸化物半導体を直接形成する。金属酸化物半導体を形成する前に、１層のバッファー層を形成してもよい。
次に、金属酸化物半導体上に１層のフォトレジストを塗布し、次いで、活性層３１、ドレイン電極３２及び画素電極３３を含むパターンを備えるマスクで遮蔽し、露光・現像及びエッチングし、最後に、フォトレジストを剥離し、同一層に設けられる、活性層３１、ドレイン電極３２及び画素電極３３を含むパターンを形成する。
ステップＳ１５０２：活性層、ドレイン電極及び画素電極を形成したパターン上に、第１の絶縁層を形成する。
例えば、ＰＥＣＶＤ等の方法によって活性層３１、ドレイン電極３２及び画素電極３３上に第１の絶縁層２２を形成する。
ステップＳ１５０３：第１の絶縁層上に、ゲートライン及びゲート電極を含むパターンを形成する。
まず、例えば、スパッタや熱蒸着等の方法によって第１の絶縁層２２上に１層のゲート金属膜を形成する。
次に、ゲート金属膜上に１層のフォトレジストを塗布し、ゲートライン２０及びゲート電極２１を含むパターンを備えるマスクで遮蔽し、次いで、露光・現像及びエッチングして、最後に、フォトレジストを剥離し、ゲートライン２０及びゲート電極２１を含むパターンを形成する。
ステップＳ１５０４：ゲートライン及びゲート電極のパターン上に、第２の絶縁層を形成し、第１の絶縁層及び第２の絶縁層に、活性層に対応するビアホールを形成する。
例えば、ＰＥＣＶＤ等の方法によってゲートライン２０及びゲート電極２１上に、第２の絶縁層４１を形成する。
第２の絶縁層４１上に、１層のフォトレジストを塗布し、ビアホールのパターンを含むマスクで遮蔽し、次いで、露光・現像及びエッチングして、最後に、フォトレジストを剥離し、ビアホール５１を含むパターンを形成する。
ステップＳ１５０５：第２の絶縁層上に、データライン、及びビアホールを介して活性層に接続されるソース電極を含むパターンを形成する。
まず、例えば、スパッタ又は熱蒸着等の方法によって、第２の絶縁層４１上に１層のデータ金属膜を形成する。
次に、データ金属膜上に１層のフォトレジストを塗布し、次いで、データライン６０及びソース電極６１を含むパターンを備えるマスクで遮蔽し、露光・現像及びエッチングして、最後に、フォトレジストを剥離し、データライン６０及びソース電極６１を形成し、ソース電極６１をビアホール５１を介して活性層３１に接続する。
ステップＳ１５０６：データライン及びソース電極のパターン上に、パッシベーション層を形成する。
例えば、パッシベーション層７１の材料が窒化ケイ素、酸化ケイ素等の材料である場合、ＰＥＣＶＤ等の方法によって、データライン６０及びソース電極６１のパターン上に１層のパッシベーション層７１を形成してもよい。パッシベーション層７１材料が有機樹脂である場合、有機樹脂をデータライン６０及びソース電極６１上に直接に塗布して、パッシベーション層７１を形成してもよい。
ステップＳ１５０７：パッシベーション層上に共通電極のパターンを形成する。
まず、例えば、スパッタ又は熱蒸着等の方法によって、パッシベーション層７１上に、１層の共通電極層を形成する。
次に、共通電極層上に、１層のフォトレジストを塗布し、次いで、共通電極８１のパターンを含むマスクで遮蔽し、露光・現像及びエッチングして、最後に、フォトレジストを剥離し、共通電極８１を形成する。
ステップＳ１５０８：共通電極上にスリットを形成する。
共通電極８１上に１層のフォトレジストを塗布し、スリットのパターンを含むマスクで遮蔽し、露光・現像及びエッチングして、最後に、フォトレジストを剥離し、共通電極８１上にスリットを形成する。
上記トップゲート型薄膜トランジスタのＡＤ−ＳＤＳ型アレイ基板の製造方法は、共通電極８１が画素電極３３の上方にある製造方法である。共通電極８１と画素電極３３との相対的な位置は、実際の状況によって設定することができるため、トップゲート型薄膜トランジスタのＡＤＳ型アレイ基板の製造方法も実際の状況によって設定することができる。
以上は、本発明の例示的な実施例に過ぎず、本発明の保護範囲を限定するものではない。本発明の保護範囲は特許請求の範囲の記載に基づいて定められる。
１ 薄膜トランジスタ
１０ ベース基板
２０ ゲートライン
２１ ゲート電極
２２ 第１の絶縁層
３１ 活性層
３２ ドレイン電極
３３ 画素電極
４１ 第２の絶縁層
５１ ビアホール
６０ データライン
６１ ソース電極
７１ パッシベーション層
７２ 開口
８１ 共通電極

Claims (17)

  1. ベース基板、ゲートライン、データライン、並びに前記ベース基板上にアレイ状に配列する薄膜トランジスタ、画素電極及びパッシベーション層を備え、前記薄膜トランジスタがゲート電極、活性層、ソース電極及びドレイン電極を備えるアレイ基板であって、
    前記画素電極、前記活性層及び前記ドレイン電極は、同一層に設けられて一体に成形されることを特徴とするアレイ基板。
  2. 前記薄膜トランジスタはボトムゲート型薄膜トランジスタであり、前記アレイ基板は、前記ベース基板上にある前記ゲートライン及び前記ゲート電極と、前記ゲートライン及び前記ゲート電極上にある第１の絶縁層と、前記第１の絶縁層上にある前記活性層、前記ドレイン電極及び前記画素電極と、前記活性層、前記ドレイン電極及び前記画素電極上にある前記データライン及び前記ソース電極と、前記データライン及び前記ソース電極上にある前記パッシベーション層とを備え、前記薄膜トランジスタのソース電極が前記活性層に接続されることを特徴とする請求項１に記載のアレイ基板。
  3. 前記薄膜トランジスタはトップゲート型薄膜トランジスタであり、前記アレイ基板は、前記ベース基板上にある前記活性層、前記ドレイン電極及び前記画素電極と、前記活性層、前記ドレイン電極及び前記画素電極上にある第１の絶縁層と、前記第１の絶縁層上にある前記ゲートライン及びゲート電極と、前記ゲートライン及び前記ゲート電極上にある第２の絶縁層と、前記第２の絶縁層上にある前記データライン及び前記ソース電極と、前記データライン及び前記ソース電極上にある前記パッシベーション層と、を備え、前記第１の絶縁層及び前記第２の絶縁層に、前記活性層に対応するビアホールが設けられ、前記薄膜トランジスタのソース電極が前記ビアホールを介して前記活性層に接続されることを特徴とする請求項１に記載のアレイ基板。
  4. 前記パッシベーション層は、前記画素電極に対応する開口をさらに備えることを特徴とする請求項２に記載のアレイ基板。
  5. 前記第１の絶縁層、前記第２の絶縁層及び前記パッシベーション層は、前記画素電極に対応する開口をさらに備えることを特徴とする請求項３に記載のアレイ基板。
  6. 前記パッシベーション層上にある共通電極をさらに備えることを特徴とする請求項２又は３に記載のアレイ基板。
  7. 前記共通電極上に、スリットが設けられることを特徴とする請求項６に記載のアレイ基板。
  8. 前記活性層、前記ドレイン電極及び前記画素電極の材料は、金属酸化物半導体材料であり、前記活性層、前記ドレイン電極及び前記画素電極の厚みは２０〜１０００Åであることを特徴とする請求項１〜３のいずれか１項に記載のアレイ基板。
  9. 請求項１〜８のいずれか１項に記載のアレイ基板を備えることを特徴とするディスプレイ。
  10. アレイ基板の製造方法であって、該アレイ基板は、ベース基板、ゲートライン、データライン、前記ベース基板上にアレイ状に配列する薄膜トランジスタ、画素電極及びパッシベーション層を備え、前記薄膜トランジスタはゲート電極、活性層、ソース電極及びドレイン電極を備え、該製造方法は、
    前記活性層、前記ドレイン電極及び前記画素電極を含むパターンを形成する工程と、
    前記画素電極、前記活性層及び前記ドレイン電極を同一層に設けて一体に成形する工程と、
    を備えることを特徴とするアレイ基板の製造方法。
  11. 前記薄膜トランジスタはボトムゲート型薄膜トランジスタであり、
    該製造方法は、
    前記ベース基板上に、前記ゲートライン及びゲート電極を含むパターンを形成する工程と、
    前記ゲートライン及び前記ゲート電極のパターン上に、第１の絶縁層を形成する工程と、
    前記第１の絶縁層上に、前記活性層、前記ドレイン電極及び前記画素電極のパターンを形成する工程と、
    前記活性層、前記ドレイン電極及び前記画素電極のパターン上に、前記データライン、及び前記活性層に接続されるソース電極を含むパターンを形成する工程と、
    前記データライン及び前記ソース電極のパターン上に、前記パッシベーション層を形成する工程と、
    をさらに備えることを特徴とする請求項１０に記載のアレイ基板の製造方法。
  12. 前記薄膜トランジスタはトップゲート型薄膜トランジスタであり、
    該製造方法は、
    ベース基板上に前記活性層、前記ドレイン電極及び前記画素電極を含むパターンを形成する工程と、
    前記活性層、前記ドレイン電極及び前記画素電極のパターン上に、第１の絶縁層を形成する工程と、
    前記第１の絶縁層上に、前記ゲートライン及びゲート電極を含むパターンを形成する工程と、
    前記ゲートライン及び前記ゲート電極のパターン上に、第２の絶縁層を形成し、前記第１の絶縁層及び前記第２の絶縁層に、前記活性層に対応するビアホールを形成する工程と、
    前記第２の絶縁層上に、前記データライン、及び前記ビアホールを介して前記活性層に接続される前記ソース電極を含むパターンを形成する工程と、
    前記データライン及び前記ソース電極のパターン上に、前記パッシベーション層を形成する工程と、
    をさらに備えることを特徴とする請求項１０に記載のアレイ基板の製造方法。
  13. 前記パッシベーション層上に、前記画素電極に対応する開口を形成する工程をさらに備えることを特徴とする請求項１１に記載のアレイ基板の製造方法。
  14. 前記第１の絶縁層、前記第２の絶縁層及び前記パッシベーション層上に、前記画素電極に対応する開口を形成する工程をさらに備えることを特徴とする請求項１２に記載のアレイ基板の製造方法。
  15. 前記パッシベーション層上に共通電極のパターンを形成する工程をさらに備えることを特徴とする請求項１１又は１２に記載のアレイ基板の製造方法。
  16. 前記共通電極上にスリットを形成する工程をさらに備えることを特徴とする請求項１５に記載のアレイ基板の製造方法。
  17. 前記活性層、前記ドレイン電極及び前記画素電極は、金属酸化物半導体材料で形成され、前記活性層、前記ドレイン電極及び前記画素電極の厚みは２０〜１０００Åであることを特徴とする請求項１０〜１２のいずれか１項に記載のアレイ基板の製造方法。
JP2016537079A 2013-08-27 2013-11-13 アレイ基板及びその製造方法並びに表示装置 Active JP6466450B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310379214.X 2013-08-27
CN201310379214.XA CN103456742B (zh) 2013-08-27 2013-08-27 一种阵列基板及其制作方法、显示装置
PCT/CN2013/087078 WO2015027569A1 (zh) 2013-08-27 2013-11-13 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
JP2016531321A true JP2016531321A (ja) 2016-10-06
JP6466450B2 JP6466450B2 (ja) 2019-02-06

Family

ID=49738941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016537079A Active JP6466450B2 (ja) 2013-08-27 2013-11-13 アレイ基板及びその製造方法並びに表示装置

Country Status (6)

Country Link
US (1) US9502447B2 (ja)
EP (1) EP3041048A4 (ja)
JP (1) JP6466450B2 (ja)
KR (1) KR101609963B1 (ja)
CN (1) CN103456742B (ja)
WO (1) WO2015027569A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019016659A (ja) * 2017-07-05 2019-01-31 三菱電機株式会社 薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタ基板の製造方法
JP2020017727A (ja) * 2018-07-26 2020-01-30 シャープ株式会社 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
JP7299834B2 (ja) 2019-12-26 2023-06-28 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板を備えたインセルタッチパネル型液晶表示装置、およびアクティブマトリクス基板の製造方法
JP7372832B2 (ja) 2019-12-26 2023-11-01 シャープ株式会社 液晶表示装置およびその製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681489B (zh) * 2013-12-23 2016-01-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103700628B (zh) * 2013-12-26 2016-05-04 京东方科技集团股份有限公司 阵列基板制作方法、阵列基板及显示装置
TW201606999A (zh) * 2014-08-01 2016-02-16 中華映管股份有限公司 畫素結構及其製造方法
KR20160043576A (ko) * 2014-10-13 2016-04-22 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
EP3041948B1 (en) 2014-11-10 2019-01-09 Modernatx, Inc. Alternative nucleic acid molecules containing reduced uracil content and uses thereof
CN104749848B (zh) * 2015-04-21 2018-11-02 京东方科技集团股份有限公司 一种阵列基板、显示装置及制作方法
CN104810375B (zh) * 2015-04-28 2018-09-04 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法和一种显示装置
JP6478819B2 (ja) * 2015-06-04 2019-03-06 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
CN106298799B (zh) * 2015-06-10 2020-03-13 南京瀚宇彩欣科技有限责任公司 像素结构及其制造方法
CN106298800A (zh) * 2015-06-10 2017-01-04 南京瀚宇彩欣科技有限责任公司 像素结构及其制造方法
WO2016201609A1 (zh) * 2015-06-15 2016-12-22 北京大学深圳研究生院 金属氧化物薄膜晶体管、显示面板及两者的制备方法
US10153302B2 (en) * 2015-08-18 2018-12-11 Chunghwa Picture Tubes, Ltd. Pixel structure
CN105070765B (zh) * 2015-09-09 2018-11-16 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置及制造方法
CN107546235A (zh) * 2017-08-24 2018-01-05 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN107946245A (zh) * 2017-11-22 2018-04-20 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN109659238B (zh) * 2019-03-12 2019-05-31 南京中电熊猫平板显示科技有限公司 一种薄膜晶体管及其制造方法
CN109901336A (zh) * 2019-04-02 2019-06-18 深圳市华星光电技术有限公司 阵列基板及其制造方法
CN113728442A (zh) * 2020-03-13 2021-11-30 京东方科技集团股份有限公司 阵列基板及其制作方法
CN113314547A (zh) * 2021-06-25 2021-08-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
WO2023115471A1 (zh) * 2021-12-23 2023-06-29 昆山龙腾光电股份有限公司 阵列基板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
CN102629577A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
CN103021939A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0242761A (ja) * 1988-04-20 1990-02-13 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR20080041018A (ko) 2006-11-06 2008-05-09 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
CN101539697B (zh) * 2008-03-21 2012-04-04 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN101894807B (zh) * 2009-05-22 2012-11-21 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN203445120U (zh) * 2013-08-27 2014-02-19 京东方科技集团股份有限公司 一种阵列基板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
CN102629577A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
US9159805B2 (en) * 2011-09-29 2015-10-13 Boe Technology Group Co., Ltd. TFT array substrate and a method for manufacturing the same graphene based display device
CN103021939A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019016659A (ja) * 2017-07-05 2019-01-31 三菱電機株式会社 薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタ基板の製造方法
JP2021157195A (ja) * 2017-07-05 2021-10-07 三菱電機株式会社 表示装置
JP7245871B2 (ja) 2017-07-05 2023-03-24 トライベイル テクノロジーズ， エルエルシー 表示装置
JP2020017727A (ja) * 2018-07-26 2020-01-30 シャープ株式会社 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
JP7299834B2 (ja) 2019-12-26 2023-06-28 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板を備えたインセルタッチパネル型液晶表示装置、およびアクティブマトリクス基板の製造方法
JP7372832B2 (ja) 2019-12-26 2023-11-01 シャープ株式会社 液晶表示装置およびその製造方法

Also Published As

Publication number Publication date
WO2015027569A1 (zh) 2015-03-05
CN103456742B (zh) 2017-02-15
EP3041048A1 (en) 2016-07-06
KR20150033593A (ko) 2015-04-01
EP3041048A4 (en) 2016-12-07
JP6466450B2 (ja) 2019-02-06
US9502447B2 (en) 2016-11-22
KR101609963B1 (ko) 2016-04-06
US20150221674A1 (en) 2015-08-06
CN103456742A (zh) 2013-12-18

Similar Documents

Publication Publication Date Title
JP6466450B2 (ja) アレイ基板及びその製造方法並びに表示装置
US11049975B2 (en) Dual-gate thin film transistor, manufacturing method thereof, array substrate and display device
US9373649B2 (en) Array substrate and method for manufacturing the same, and display device
US9881942B2 (en) Array substrate, manufacturing method thereof and display device
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
US9613986B2 (en) Array substrate and its manufacturing method, display device
US9588389B2 (en) Array substrate and method for manufacturing the same, and display device
US20160233250A1 (en) Array substrate, method for manufacturing the same and display device
EP3159734B1 (en) Array substrate and manufacturing method thereof, and display device
US20210167222A1 (en) Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display panel
US10381384B2 (en) Array substrate, method for manufacturing array substrate, display panel and display device
US20170200426A1 (en) Display panel and display apparatus
US9684217B2 (en) Array substrate, method for manufacturing the same and liquid crystal display device
CN107302061A (zh) Oled显示基板及其制作方法、显示装置
US9165954B2 (en) Array substrate and method for manufacturing the same, and display device
WO2017206697A1 (zh) 一种阵列基板、显示面板及显示装置
US10002889B2 (en) Low-temperature polysilicon thin film transistor array substrate and method of fabricating the same, and display device
US9685463B2 (en) Array substrate, its manufacturing method, display panel and display device
US9515101B2 (en) Array substrate and method for manufacturing the same, and display device
WO2014161349A1 (zh) 阵列基板及其制备方法、显示装置
WO2013174105A1 (zh) 阵列基板、其制造方法、显示面板及显示装置
CN203445120U (zh) 一种阵列基板及显示装置
KR102132412B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
JP2013073043A (ja) 液晶表示装置の製造方法
CN117337084A (zh) 一种显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190109

R150 Certificate of patent or registration of utility model

Ref document number: 6466450

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250