TW201606999A - 畫素結構及其製造方法 - Google Patents

畫素結構及其製造方法 Download PDF

Info

Publication number
TW201606999A
TW201606999A TW103126369A TW103126369A TW201606999A TW 201606999 A TW201606999 A TW 201606999A TW 103126369 A TW103126369 A TW 103126369A TW 103126369 A TW103126369 A TW 103126369A TW 201606999 A TW201606999 A TW 201606999A
Authority
TW
Taiwan
Prior art keywords
pattern
semiconductor pattern
semiconductor
drain
pixel structure
Prior art date
Application number
TW103126369A
Other languages
English (en)
Inventor
高金字
呂雅茹
吳國偉
蘇正芳
Original Assignee
中華映管股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中華映管股份有限公司 filed Critical 中華映管股份有限公司
Priority to TW103126369A priority Critical patent/TW201606999A/zh
Priority to US14/519,148 priority patent/US20160035893A1/en
Priority to CN201410704527.2A priority patent/CN105321964A/zh
Publication of TW201606999A publication Critical patent/TW201606999A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種畫素結構的製造方法，其包括下列步驟。於基板上形成閘極。於基板上形成閘絕緣層。於閘絕緣層上形成源極與汲極。於閘絕緣層上形成第一半導體圖案以及第二半導體圖案。第一半導體圖案位於閘極上方且第一半導體圖案與源極以及汲極接觸。第二半導體圖案與汲極接觸。於第一半導體圖案上形成罩幕，此罩幕暴露第一半導體圖案的兩側。進行處理程序，以於第一半導體圖案暴露的兩側形成第一導電區與第二導電區，且使第二半導體圖案形成畫素電極圖案。被罩幕遮蔽之第一半導體圖案形成通道區。

Description

畫素結構及其製造方法
本發明是有關於一種電子元件及其製造方法，且特別是有關於一種畫素結構及其製造方法。
金屬氧化物半導體材料具有高電子遷移率與高透明性，故適合將其應用於畫素結構的製造。在習知的使用金屬氧化物半導體之畫素結構的製造方法中，依序在基板上形成閘極、閘絕緣層與通道後，通常會在通道上額外形成蝕刻停止層(etch stopper)。然後，再利用額外的光罩圖案化蝕刻停止層，以形成覆蓋部份通道的通道保護圖案。接著，於形成薄膜電晶體之源極與汲極之後，再形成畫素電極。然而，如此一來，需使用多道光罩製程次數，而不利於降低製造成本與提升產能。
本發明提供一種畫素結構的製造方法，其具有較少次數 的光罩製程。
本發明提供一種畫素結構，其是由較少次數的光罩製程所製得。
本發明提出一種畫素結構的製造方法，其包括下列步驟。於基板上形成閘極。於基板上形成閘絕緣層，以覆蓋閘極。於閘絕緣層上形成源極與汲極。於閘絕緣層上形成第一半導體圖案以及第二半導體圖案。第一半導體圖案位於閘極上方且第一半導體圖案與源極以及汲極接觸。第二半導體圖案與汲極接觸。於第一半導體圖案上形成罩幕，此罩幕暴露第一半導體圖案的兩側。進行處理程序，以於第一半導體圖案暴露的兩側形成第一導電區與第二導電區，且使第二半導體圖案形成畫素電極圖案。被罩幕遮蔽之第一半導體圖案形成通道區，其中通道區位於第一導電區與第二導電區之間。第一導電區與源極電性連接。第二導電區與汲極電性連接。畫素電極圖案與汲極電性連接。
本發明提出一種畫素結構，其包括基板、閘極、閘絕緣層、源極與汲極、半導體圖案以及畫素電極圖案。閘極位於基板上。閘絕緣層覆蓋閘極。源極與汲極位於閘絕緣層上。半導體圖案位於閘極上方且與源極以及汲極接觸。半導體圖案包括第一導電區、第二導電區以及通道區。第一導電區位於半導體圖案之一側且與源極電性連接。第二導電區位於半導體圖案之另一側且與汲極電性連接。通道區位於閘極上方且在第一導電區與第二導電區之間。畫素電極圖案與汲極電性連接。
基於上述，在本發明之畫素結構的製造方法中，先同時形成第一半導體圖案與第二半導體圖案，再對上述半導體圖案進行處理程序，使暴露出的第一半導體圖案轉變為導電區，並使第二半導體圖案轉變為畫素電極圖案。如此一來，本發明之畫素結構的製造方法有助於減少光罩製程的次數，進而降低製造成本並提高產能。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、20、30、40‧‧‧畫素結構
100‧‧‧基板
120‧‧‧第一半導體圖案
120a、120b‧‧‧兩側的半導體圖案
122‧‧‧第二半導體圖案
140‧‧‧罩幕
160‧‧‧絕緣層
C1、C2‧‧‧導電區
CE‧‧‧共用電極圖案
D‧‧‧汲極
G‧‧‧閘極
GI‧‧‧閘絕緣層
PE‧‧‧畫素電極圖案
PR1、PR1’、PR2‧‧‧光阻圖案
R‧‧‧通道區
S‧‧‧源極
SE‧‧‧半導體層
圖1A至圖1H為本發明之第一實施例之畫素結構的製造方法的剖面示意圖。
圖2A至圖2I為本發明之第二實施例之畫素結構的製造方法的剖面示意圖。
圖3A至圖3H為本發明之第三實施例之畫素結構的製造方法的剖面示意圖。
圖4A至圖4I為本發明之第四實施例之畫素結構的製造方法的剖面示意圖。
請參照圖1A，首先，提供基板100。就光學特性而言， 基板100可為透光基板或不透光/反射基板。透光基板的材質可選自玻璃、石英、有機聚合物、其他適當材料或其組合。不透光/反射基板的材質可選自導電材料、金屬、晶圓、陶瓷、其他適當材料或其組合。需說明的是，基板100若選用導電材料時，則需在基板100搭載薄膜電晶體的構件之前，於基板100上形成一絕緣層(未繪示)，以免基板100與薄膜電晶體的構件之間發生短路的問題。
接著，於基板100上形成閘極G。舉例而言，在本實施例中，可先於基板100上形成一導電層，然後對此導電層進行微影及蝕刻製程，以形成閘極G。閘極G一般是金屬材料，然本發明不限於此。在其他實施例中，閘極G亦可以使用其他導電材料(例如合金、金屬氮化物、金屬氧化物、金屬氮氧化物等)或是金屬與其它導電材料的堆疊層。
接著，如圖1B所示，於閘極G上形成閘絕緣層GI，以覆蓋閘極G。閘絕緣層GI的材質可選自無機材料(例如氧化矽、氮化矽、氮氧化矽、其它合適的材料或上述至少二種材料的堆疊層)、有機材料或上述的組合。在本實施例中，閘絕緣層GI可全面性覆蓋閘極G與基板100，然本發明不限於此。
隨後，如圖1C所示，於閘絕緣層GI上形成源極S與汲極D。源極S與汲極D彼此分離且分別覆蓋閘極G上方之閘絕緣層GI的相對兩側。源極S與汲極D一般是金屬材料，然本發明不限於此。
如圖1D所示，於閘絕緣層GI上形成第一半導體圖案120以及第二半導體圖案122。第一半導體圖案120位於閘極G上方，且第一半導體圖案120與源極S以及汲極D接觸。第二半導體圖案122與汲極D接觸。在本實施例中，第一半導體圖案120覆蓋源極S與汲極D，且第二半導體圖案122覆蓋汲極D。然而，本發明不限定形成源極S與汲極D以及第一半導體圖案120與第二半導體圖案122的順序，可視需要調整上述步驟的順序。在本實施例中，第一半導體圖案120以及第二半導體圖案122的詳細形成方式法如下，然本發明不限於此。首先，於閘絕緣層GI上形成半導體層(未繪示)。半導體層可為單層或多層結構，其材質可選自非晶矽、多晶矽、微晶矽、單晶矽、金屬氧化物半導體材料、其它合適的材料或上述的組合。基於高透明性與高載子濃度調控性的觀點而言，在本實施例中，半導體層的材質較佳為金屬氧化物半導體材料，其例如選自氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)、氧化銦錫(Indium-Tin Oxide,ITO)或上述的組合，然本發明不限於此。接著，於半導體層上形成光阻材料層。本發明不限定光阻材料層的類型，其可選擇性地為負型光阻材料層或正型光阻材料層。接著，圖案化光阻材料層，形成光阻圖案(未繪示)。以此光阻圖案為罩幕來圖案化半導體層，以形成第一半導體圖案120與第二半導體圖案122(如圖1D所示)。在本實施例中，第一 半導體圖案120以及第二半導體圖案122與光阻圖案切齊。
請參照圖1E，於第一半導體圖案120上形成罩幕(mask)140。罩幕140覆蓋部分的第一半導體圖案120並暴露出第一半導體圖案120的相對兩側120a、120b。在本實施例中，罩幕140的材質可為任何適合的絕緣材料。罩幕140可保護上述被覆蓋的第一半導體圖案120部份，使其避免受到後續處理程序的影響，其更詳細的說明如下。
請參照圖1F，對第一半導體圖案120與第二半導體圖案122進行處理程序，以於第一半導體圖案120暴露的兩側120a、120b分別形成第一導電區C1與第二導電區C2，且使第二半導體圖案122形成畫素電極圖案PE。在本實施例中，上述處理程序為氫氣電漿摻雜(doping)，然本發明不限於此。在其他實施例中，上述處理程序也可為氮氣電漿摻雜、紫外光照射或加熱。更明確地說，由於本實施例之第一半導體圖案120與第二半導體圖案122的材質為金屬氧化物半導體材料，而此材料的載子濃度可藉由上述處理程序來調控。因此，可將暴露出的金屬氧化物半導體區轉變為上述之第一導電區C1與第二導電區C2。此外，由於金屬氧化物半導體材料還同時具有高透明性，故經上述處理程序後的第二半導體圖案122可形成用於顯示面板的畫素電極圖案PE。在本實施例中，第一導電區C1覆蓋源極S而與源極S電性連接，第二導電區C2覆蓋汲極D而與汲極D電性連接，且畫素電極圖案PE覆蓋汲極D，畫素電極圖案PE經由第二導電區C2而與汲極D電 性連接，然本發明不限於此。
相反地，被罩幕140遮蔽之金屬氧化物半導體區則可受到罩幕140的保護而不會受到上述處理程序的影響，進而可保留其半導體特性而形成通道(channel)區R。如圖1F所示，通道區R位於閘極G上方且於第一導電區C1與第二導電區C2之間。經過上述步驟後，於此便可完成本實施例之畫素結構10。
本實施例的畫素結構10可應用於例如液晶顯示面板(liquid crystal display,LCD)中，然本發明不限於此。當將畫素結構10應用於顯示面板時，請參照圖1G，可再於閘絕緣層GI上形成保護層160。在本實施例中，保護層160覆蓋罩幕140。接著，如圖1H所示，可於保護層160上形成共用電極(common electrode)圖案CE。共用電極圖案CE位於畫素電極圖案PE上方。當將畫素結構10應用於邊際電場切換式(Fringe Field Switching,FFS)液晶顯示面板時，畫素電極圖案PE以及共用電極圖案CE中至少一者可具有多個狹縫(slit)與多個分支(branch)電極圖案。在本實施例中，畫素電極圖案PE為塊狀電極圖案，而共用電極圖案CE具有多個分支電極圖案。然而，畫素電極圖案PE與共用電極圖案CE也可為其他形狀的電極圖案。
特別的是，在本實施例之畫素結構的製造方法中，先同時形成由金屬氧化物半導體構成的第一半導體圖案120以及第二半導體圖案122。接著，再藉由氫氣電漿摻雜等方式，將第一半導體圖案120暴露的兩側120a、120b轉變為第一導電區C1與第二 導電區C2，並將第二半導體圖案122轉變為畫素電極圖案PE。此外，通道區R也於此步驟中形成於被覆蓋的第一半導體圖案120。相較於習知的畫素結構的製造方法而言，本實施例之畫素結構的製造方法可同時形成通道區R與畫素電極圖案PE。如此一來，上述方法有助於減少畫素結構10的光罩製程的次數，進而降低製造成本並提高產能。
圖2A至圖2I為本發明之第二實施例之畫素結構的製造方法的剖面示意圖。圖2A至圖2I之畫素結構的製造方法與圖1A至圖1H之畫素結構的製造方法相似，因此相同或相似的元件以相同或相似的符號表示。兩者主要的差異在於，圖1A至圖1H之畫素結構的製造方法是藉由罩幕140來遮蔽要形成通道區R的第一半導體圖案120部份，使其避免受到後續處理程序的影響；而圖2A至圖2I之畫素結構的製造方法則是使用光阻材料來實現上述遮蔽的目的。以下主要就此差異處作說明，且其相同之處便不再重複說明。
請參照圖2A，提供基板100，並於基板100上形成閘極G。如圖2B所示，於閘極G上形成閘絕緣層GI，以覆蓋閘極G。隨後，如圖2C所示，於閘絕緣層GI上形成源極S與汲極D。源極S與汲極D彼此分離且分別覆蓋閘極G上方之閘絕緣層GI的相對兩側。
如圖2D所示，於閘絕緣層GI上形成半導體層SE。在本實施例中，半導體層SE可全面性覆蓋源極S、汲極D與閘絕緣層 GI，然本發明不限於此。基於高透明性與高載子濃度調控性的觀點而言，在本實施例中，半導體層SE的材質較佳為金屬氧化物半導體材料，其例如選自氧化銦鎵鋅(IGZO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)、氧化鋅錫(ZTO)、氧化銦錫(ITO)或上述的組合，然本發明不限於此。
接著，於半導體層SE上形成一層光阻材料層(未繪示)，以覆蓋半導體層SE。光阻材料層可選擇性地為正形光阻材料層或負形光阻材料層，本發明不限定光阻材料的種類。
請參照圖2E，接著，圖案化光阻材料層，以形成第一光阻圖案PR1與第二光阻圖案PR2。第一光阻圖案PR1與第二光阻圖案PR2的形成方式例如是使用半調式光罩(half tone mask)製程，然本發明不限於此。隨後，以第一光阻圖案PR1與第二光阻圖案PR2為罩幕圖案化半導體層SE，以分別於第一光阻圖案PR1與第二光阻圖案PR2下方形成第一半導體圖案120以及第二半導體圖案122。第一半導體圖案120與第一光阻圖案PR1切齊，且第二半導體圖案122與第二光阻圖案PR2切齊。第一半導體圖案120位於閘極G上方，且第一半導體圖案120與源極S以及汲極D接觸。第二半導體圖案122與汲極D接觸。
請參照圖2F，接著，移除部分的第一光阻圖案PR1並完全移除第二光阻圖案PR2，以於第一半導體圖案120上形成光阻圖案PR1’，並暴露出完整的第二半導體圖案122。光阻圖案PR1’的形成方式例如是進行灰化(ashing)處理或蝕刻(etching)製程移除 光阻材料，然本發明不限於此。光阻圖案PR1’覆蓋部分的第一半導體圖案120並暴露出第一半導體圖案120的相對兩側120a、120b。值得注意的是，在本實施例中，藉由光阻圖案PR1’的遮蔽，可保護被覆蓋的第一半導體圖案120部份，使其避免受到後續處理程序的影響。
請參照圖2G，接著，對第一半導體圖案120與第二半導體圖案122進行處理程序，以於第一半導體圖案120暴露的兩側120a、120b分別形成第一導電區C1與第二導電區C2，且使第二半導體圖案122形成畫素電極圖案PE。在本實施例中，上述處理為氫氣電漿摻雜，然本發明不限於此。在其他實施例中，上述處理程序也可為氮氣電漿摻雜、紫外光照射或加熱。類似地，在本實施例中，第一導電區C1覆蓋源極S而與源極S電性連接，第二導電區C2覆蓋汲極D而與汲極D電性連接，且畫素電極圖案PE覆蓋汲極D而與汲極D電性連接，然本發明不限於此。被光阻圖案PR1’遮蔽之金屬氧化物半導體區則可受到光阻圖案PR1’的保護而可保留其半導體特性而形成通道區R。如圖2G所示，通道區R位於閘極G上方且於第一導電區C1與第二導電區C2之間。最後，移除光阻圖案PR1’後，於此便可完成本實施例之畫素結構20。
此外，請參照圖2H，可再於閘絕緣層GI上形成保護層160。在本實施例中，保護層160覆蓋通道區C。接著，如圖2I所示，可於保護層160上形成共用電極圖案CE。共用電極圖案CE位於畫素電極圖案PE上方。當將畫素結構20應用於FFS液晶 顯示面板時，畫素電極圖案PE以及共用電極圖案CE中至少一者可具有多個狹縫與多個分支電極圖案。在本實施例中，畫素電極圖案PE為塊狀電極圖案，而共用電極圖案CE具有多個分支電極圖案。
類似地，本實施例之畫素結構的製造方法可同時形成通道區R與畫素電極圖案PE。如此一來，上述方法有助於減少畫素結構20的光罩製程次數，進而降低製造成本並提高產能。
圖3A至圖3H為本發明之第三實施例之畫素結構的製造方法的剖面示意圖。圖3A至圖3H之畫素結構的製造方法與圖1A至圖1H之畫素結構的製造方法相似，因此相同或相似的元件以相同或相似的符號表示。兩者主要的差異在於，圖1A至圖1H之畫素結構的製造方法是先形成源極S與汲極D後，才形成第一半導體圖案120與第二半導體圖案122；相反地，圖3A至圖3H之畫素結構的製造方法則是先形成第一半導體圖案120與第二半導體圖案122後，才形成源極S與汲極D。
請參照圖3A，提供基板100，並於基板100上形成閘極G。如圖3B所示，於閘極G上形成閘絕緣層GI，以覆蓋閘極G。
隨後，如圖3C所示，於閘絕緣層GI上形成第一半導體圖案120以及第二半導體圖案122。第一半導體圖案120位於閘極G上方。基於高透明性與高載子濃度調控性的觀點而言，在本實施例中，第一半導體圖案120以及第二半導體圖案122的材質較佳為金屬氧化物半導體材料。
請參照圖3D，接著，於第一半導體圖案120上形成罩幕140。罩幕140覆蓋部分的第一半導體圖案120並暴露出第一半導體圖案120的相對兩側120a、120b。罩幕140可保護上述被覆蓋的第一半導體圖案120部份，使其避免受到後續處理程序的影響。
接著，如圖3E所示，對第一半導體圖案120與第二半導體圖案122進行處理程序，以於第一半導體圖案120暴露的兩側120a、120b分別形成第一導電區C1與第二導電區C2，且使第二半導體圖案122形成畫素電極圖案PE。在本實施例中，上述處理程序為氫氣電漿摻雜，然本發明不限於此。在其他實施例中，上述處理程序也可為氮氣電漿摻雜、紫外光照射或加熱。被罩幕140遮蔽之金屬氧化物半導體區則可受到罩幕140的保護而可保留其半導體特性而形成通道區R。
接著，如圖3F所示，於閘絕緣層GI上形成源極S與汲極D，於此便可完成本實施例之畫素結構30。在本實施例中，源極S覆蓋第一導電區C1而彼此電性連接，且汲極D覆蓋第二導電區C2而彼此電性連接。此外，汲極D還覆蓋畫素電極圖案PE而彼此電性連接。經過上述步驟後，於此便可完成本實施例之畫素結構30。
此外，請參照圖3G，可再於閘絕緣層GI上形成保護層160。保護層160覆蓋罩幕140。接著，如圖3H所示，可於保護層160上形成共用電極圖案CE。共用電極圖案CE位於畫素電極圖案PE上方。當將畫素結構30應用於FFS液晶顯示面板時，畫 素電極圖案PE以及共用電極圖案CE中至少一者可具有多個狹縫與多個分支電極圖案。在本實施例中，畫素電極圖案PE為塊狀電極圖案，而共用電極圖案CE具有多個分支電極圖案。相較於習知的畫素結構的製造方法，本實施例之畫素結構的製造方法可同時形成通道區R與畫素電極圖案PE。如此一來，上述方法有助於減少畫素結構30的光罩製程的次數，進而降低製造成本並提高產能。
圖4A至圖4I為本發明之第四實施例之畫素結構的製造方法的剖面示意圖。圖4A至圖4I之畫素結構的製造方法與圖3A至圖3H之畫素結構的製造方法相似，因此相同或相似的元件以相同或相似的符號表示。兩者主要的差異在於，圖3A至圖3H之畫素結構的製造方法是藉由罩幕140來遮蔽要形成通道區R的第一半導體圖案120部份；而圖4A至圖4I之畫素結構的製造方法則是使用光阻材料來實現上述遮蔽的目的。
請參照圖4A，提供基板100，並於基板100上形成閘極G。如圖4B所示，於閘極G上形成閘絕緣層GI，以覆蓋閘極G。
接著，如圖4C所示，於閘絕緣層GI上形成半導體層SE。在本實施例中，半導體層SE可全面性覆蓋閘絕緣層GI，然本發明不限於此。基於高透明性與高載子濃度調控性的觀點而言，在本實施例中，半導體層SE的材質較佳為金屬氧化物半導體材料。
接著，於半導體層SE上形成一層光阻材料層(未繪示)，以覆蓋半導體層SE。光阻材料層可選擇性地為正形光阻材料層或負形光阻材料層，本發明不限定光阻材料的種類。
請參照圖4D，接著，圖案化光阻材料層，以形成第一光阻圖案PR1與第二光阻圖案PR2。第一光阻圖案PR1與第二光阻圖案PR2的形成方式例如是使用半調式光罩製程，然本發明不限於此。隨後，以第一光阻圖案PR1與第二光阻圖案PR2為罩幕圖案化半導體層SE，以分別於第一光阻圖案PR1與第二光阻圖案PR2下方形成第一半導體圖案120以及第二半導體圖案122。第一半導體圖案120與第一光阻圖案PR1切齊，且第二半導體圖案122與第二光阻圖案PR2切齊。第一半導體圖案120位於閘極G上方。
接著，如圖4E所示，移除部分的第一光阻圖案PR1並完全移除第二光阻圖案PR2，以於第一半導體圖案120上形成光阻圖案PR1’，並暴露出完整的第二半導體圖案122。光阻圖案PR1’覆蓋部分的第一半導體圖案120並暴露出第一半導體圖案120的相對兩側120a、120b。值得注意的是，在本實施例中，藉由光阻圖案PR1’的遮蔽，可保護被覆蓋的第一半導體圖案120部份，使其避免受到後續處理程序的影響。
接著，如圖4F所示，對第一半導體圖案120與第二半導體圖案122進行處理程序，以於第一半導體圖案120暴露的兩側120a、120b分別形成第一導電區C1與第二導電區C2，且使第二半導體圖案122形成畫素電極圖案PE。在本實施例中，上述處理為氫氣電漿摻雜，然本發明不限於此。在其他實施例中，上述處理程序也可為氮氣電漿摻雜、紫外光照射或加熱。被光阻圖案PR遮蔽之金屬氧化物半導體區則可受到光阻圖案PR的保護而可保 留其半導體特性而形成通道區R。如圖3E所示，通道區R位於閘極G上方且於第一導電區C1與第二導電區C2之間。在進行完上述處理程序之後，將光阻圖案PR1’移除。
接著，如圖4G所示，於閘絕緣層GI上形成源極S與汲極D，於此便可完成本實施例之畫素結構40。在本實施例中，源極S覆蓋第一導電區C1而彼此電性連接，且汲極D覆蓋第二導電區C2而彼此電性連接。此外，汲極D還覆蓋畫素電極圖案PE而彼此電性連接。
此外，請參照圖4H，可再於閘絕緣層GI上形成保護層160。在本實施例中，保護層160覆蓋罩幕140。接著，如圖4I所示，可於保護層160上形成共用電極圖案CE。共用電極圖案CE位於畫素電極圖案PE上方。當將畫素結構40應用於FFS液晶顯示面板時，畫素電極圖案PE以及共用電極圖案CE中至少一者可為具有多個狹縫與多個分支的電極圖案。
類似地，相較於習知的畫素結構的製造方法而言，本實施例之畫素結構的製造方法可同時形成通道區R與畫素電極圖案PE。如此一來，上述方法有助於減少畫素結構40的光罩製程的次數，進而降低製造成本並提高產能。
綜上所述，在本發明之畫素結構的製造方法中，使用金屬氧化物半導體材料作為畫素結構的半導體層。金屬氧化物半導體材料具有高電子遷移率、高透明性以及可受到例如氫氣摻雜濃度的改變而調控其導電性等特性。基於上述，本發明之畫素結構 的製造方法可同時形成通道區以及畫素電極圖案，從而可有效縮減畫素結構的光罩製程次數，並進而降低製造成本與提升產能。
10‧‧‧畫素結構
100‧‧‧基板
140‧‧‧罩幕
C1、C2‧‧‧導電區
D‧‧‧汲極
G‧‧‧閘極
GI‧‧‧閘絕緣層
PE‧‧‧畫素電極圖案
R‧‧‧通道區
S‧‧‧源極

Claims (15)

  1. 一種畫素結構的製造方法，包括：於一基板上形成一閘極；於該基板上形成一閘絕緣層，以覆蓋該閘極；於該閘絕緣層上形成一源極與一汲極；於該閘絕緣層上形成一第一半導體圖案以及一第二半導體圖案，其中該第一半導體圖案位於該閘極上方且該第一半導體圖案與該源極以及該汲極接觸，且該第二半導體圖案與該汲極接觸；於該第一半導體圖案上形成一罩幕，該罩幕暴露該第一半導體圖案的兩側；以及進行一處理程序，以於該第一半導體圖案暴露的該兩側形成一第一導電區與一第二導電區，且使該第二半導體圖案形成一畫素電極圖案，且被該罩幕遮蔽之該第一半導體圖案形成一通道區，其中該通道區位於該第一導電區與該第二導電區之間，該第一導電區與該源極電性連接，該第二導電區與該汲極電性連接，且該畫素電極圖案與該汲極電性連接。
  2. 如申請專利範圍第1項所述的畫素結構的製造方法，其中在形成該源極與該汲極之後，才形成該第一半導體圖案與該第二半導體圖案。
  3. 如申請專利範圍第2項所述的畫素結構的製造方法，更包括：於該閘絕緣層上形成一保護層，該保護層覆蓋該罩幕；以及 於該保護層上形成一共用電極圖案，該共用電極圖案位於該畫素電極圖案上方。
  4. 如申請專利範圍第2項所述的畫素結構的製造方法，其中該罩幕為一光阻圖案，且在進行該處理程序之後，移除該罩幕。
  5. 如申請專利範圍第4項所述的畫素結構的製造方法，更包括：於該閘絕緣層上形成一保護層，該保護層覆蓋該通道區；以及於該保護層上形成一共用電極圖案，該共用電極圖案位於該畫素電極圖案上方。
  6. 如申請專利範圍第1項所述的畫素結構的製造方法，其中在形成該第一半導體圖案與該第二半導體圖案之後，才形成該源極與該汲極。
  7. 如申請專利範圍第6項所述的畫素結構的製造方法，更包括：於該閘絕緣層上形成一保護層，該保護層覆蓋該罩幕；以及於該保護層上形成一共用電極圖案，該共用電極圖案位於該畫素電極圖案上方。
  8. 如申請專利範圍第6項所述的畫素結構的製造方法，其中該罩幕為一光阻圖案，在進行該處理程序之後且形成該源極與該汲極之前，移除該罩幕。
  9. 如申請專利範圍第7項所述的畫素結構的製造方法，更包 括：於該閘絕緣層上形成一保護層；以及於該保護層上形成一共用電極圖案，該共用電極圖案位於該畫素電極圖案上方。
  10. 如申請專利範圍第1項所述的畫素結構的製造方法，其中該處理程序包括氫氣或氮氣電漿摻雜、紫外光照射或加熱。
  11. 如申請專利範圍第1項所述的畫素結構的製造方法，其中該第一半導體圖案的材質與該第二半導體圖案的材質相同，且該材質為金屬氧化物半導體。
  12. 一種畫素結構，包括：一基板；一閘極，位於該基板上；一閘絕緣層，覆蓋該閘極；一源極與一汲極，位於該閘絕緣層上；一半導體圖案，位於該閘極上方且與該源極以及該汲極接觸，其中該半導體圖案包括：一第一導電區，位於該半導體圖案之一側且與該源極電性連接；一第二導電區，位於該半導體圖案之另一側且與該汲極電性連接；以及一通道區，位於該閘極上方且在該第一導電區與該第二導電區之間；以及 一畫素電極圖案，與該半導體圖案之該第二導電區材質相同且同時形成，且該畫素電極圖案經由該第二導電區與該汲極電性連接。
  13. 如申請專利範圍第12項所述的畫素結構，其中該源極位於該半導體圖案之第一導電區的下方，且該汲極位於該半導體圖案之第二導電區的下方。
  14. 如申請專利範圍第12項所述的畫素結構，其中該源極位於該半導體圖案之第一導電區的上方，且該汲極位於該半導體圖案之第二導電區的上方。
  15. 如申請專利範圍第12項所述的畫素結構，更包括：一保護層，位於該閘絕緣層上；以及一共用電極圖案，位於該保護層上且位於該畫素電極圖案上方。
TW103126369A 2014-08-01 2014-08-01 畫素結構及其製造方法 TW201606999A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103126369A TW201606999A (zh) 2014-08-01 2014-08-01 畫素結構及其製造方法
US14/519,148 US20160035893A1 (en) 2014-08-01 2014-10-21 Pixel structure and manufacturing method thereof
CN201410704527.2A CN105321964A (zh) 2014-08-01 2014-11-27 像素结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103126369A TW201606999A (zh) 2014-08-01 2014-08-01 畫素結構及其製造方法

Publications (1)

Publication Number Publication Date
TW201606999A true TW201606999A (zh) 2016-02-16

Family

ID=55180896

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103126369A TW201606999A (zh) 2014-08-01 2014-08-01 畫素結構及其製造方法

Country Status (3)

Country Link
US (1) US20160035893A1 (zh)
CN (1) CN105321964A (zh)
TW (1) TW201606999A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413784B (zh) * 2013-08-12 2015-07-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法及显示装置
US10475822B2 (en) * 2016-11-02 2019-11-12 Boe Technology Group Co., Ltd. Array substrate, display panel and display apparatus having the same, and fabricating method thereof
JP2018157069A (ja) * 2017-03-17 2018-10-04 東芝メモリ株式会社 半導体記憶装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847904B2 (en) * 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
CN103456742B (zh) * 2013-08-27 2017-02-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103700707B (zh) * 2013-12-18 2018-12-11 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN105321964A (zh) 2016-02-10
US20160035893A1 (en) 2016-02-04

Similar Documents

Publication Publication Date Title
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
KR102105485B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US9437627B2 (en) Thin film transistor and manufacturing method thereof
US9117915B2 (en) Thin film transistor, pixel structure and method for fabricating the same
JP2014053590A (ja) 薄膜トランジスタ基板及びその製造方法
US20160035753A1 (en) Complementary Thin Film Transistor and Manufacturing Method Thereof, Array Substrate, Display Apparatus
KR20150009319A (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
WO2017092172A1 (zh) Tft基板的制作方法
WO2018077065A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示面板
WO2017117974A1 (zh) 一种阵列基板的制作方法、阵列基板和显示面板
EP3001460B1 (en) Thin film transistor and preparation method therefor, display substrate, and display apparatus
KR102224457B1 (ko) 표시장치와 그 제조 방법
CN108711548B (zh) 金属氧化物薄膜晶体管及其制作方法、显示器
TW201606999A (zh) 畫素結構及其製造方法
KR101200237B1 (ko) 디스플레이용 박막 트랜지스터 및 이의 제조방법
US9893097B2 (en) LTPS array substrate and method for producing the same
JP5558222B2 (ja) 薄膜トランジスタ基板の製造方法
WO2017166337A1 (zh) 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
CN106373888A (zh) 薄膜晶体管的制造方法
TW201342628A (zh) 主動元件及其製造方法
TWI569456B (zh) 薄膜電晶體及其製造方法
KR101475411B1 (ko) 폴리 실리콘 박막 트랜지스터 및 그 제조방법
CN104282767B (zh) 薄膜晶体管及其制造方法
TW201814795A (zh) 薄膜電晶體及其製造方法
US10141433B2 (en) Method of manufacturing thin film transistor