JP2010199556A - 多層膜の形成方法及び表示パネルの製造方法 - Google Patents
多層膜の形成方法及び表示パネルの製造方法 Download PDFInfo
- Publication number
- JP2010199556A JP2010199556A JP2009286291A JP2009286291A JP2010199556A JP 2010199556 A JP2010199556 A JP 2010199556A JP 2009286291 A JP2009286291 A JP 2009286291A JP 2009286291 A JP2009286291 A JP 2009286291A JP 2010199556 A JP2010199556 A JP 2010199556A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- forming
- layer
- conductive layer
- multilayer film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000005530 etching Methods 0.000 claims abstract description 38
- 239000007789 gas Substances 0.000 claims description 56
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 36
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 36
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 33
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 28
- 229910021529 ammonia Inorganic materials 0.000 claims description 14
- 229910052757 nitrogen Inorganic materials 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 12
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 8
- 229910000077 silane Inorganic materials 0.000 claims description 8
- 239000003085 diluting agent Substances 0.000 claims description 4
- 229910010272 inorganic material Inorganic materials 0.000 claims description 4
- 239000011147 inorganic material Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 description 72
- 239000010409 thin film Substances 0.000 description 33
- 229920002120 photoresistant polymer Polymers 0.000 description 27
- 230000015572 biosynthetic process Effects 0.000 description 24
- 239000004065 semiconductor Substances 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 230000002265 prevention Effects 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 230000005611 electricity Effects 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 230000003068 static effect Effects 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
【解決手段】基板2上に成膜された第1導電層40上に第1絶縁層20を成膜し、前記第1絶縁層20上に第2導電層41を成膜し、前記成膜した第2導電層41をパターニングし、パターニングされた前記第2導電層41を覆うように前記基板2上に第2絶縁層25を成膜し、前記第2絶縁層25上に該第2絶縁層25よりもエッチング速度が速い第3絶縁層26を成膜し、前記第1絶縁層20、前記第2絶縁層25及び前記第3絶縁層26に対して前記第1導電層40の少なくとも一部を露出させるコンタクトホールを一括形成する。
【選択図】 図3
Description
また、請求項2に記載の多層膜の形成方法は、請求項1に記載の多層膜の形成方法において、前記第1の絶縁層、前記第2の絶縁層及び前記第3の絶縁層は、ともに無機材料で形成することを特徴とする。
また、請求項3に記載の多層膜の形成方法は、請求項2に記載の多層膜の形成方法において、前記第1の絶縁層、前記第2の絶縁層及び前記第3の絶縁層は、ともに窒化シリコンで形成することを特徴とする。
また、請求項4に記載の多層膜の形成方法は、請求項3に記載の多層膜の形成方法において、前記第3の絶縁層は、前記第2の絶縁層よりも窒素が多く含まれるように形成することを特徴とする。
また、請求項5に記載の多層膜の形成方法は、請求項4に記載の多層膜の形成方法において、前記コンタクトホールは、CF4またはSF6が含まれるエッチングガスにより形成し、前記エッチング速度は、CF4またはSF6が含まれるエッチングガスによりエッチングされる速度であることを特徴とする。
また、請求項6に記載の多層膜の形成方法は、請求項1から5の何れかに記載の多層膜の形成方法において、前記コンタクトホールを形成した後に前記コンタクトホールが形成された領域に第3の導電層を成膜する工程を有することを特徴とする。
また、請求項7に記載の多層膜の形成方法は、請求項1から6の何れかに記載の多層膜の形成方法において、前記第2の絶縁層の層厚が1500Å以上であり、前記第3の絶縁層の層厚が20〜300Åであることを特徴とする。
また、請求項10に記載の多層膜の形成方法は、請求項9に記載の多層膜の形成方法において、前記主原料ガスがシランであり、前記副原料ガスがアンモニアであることを特徴とする。
また、請求項11に記載の多層膜の形成方法は、請求項10に記載の多層膜の形成方法において、前記第1のプロセスガス及び前記第2のプロセスガスは希釈ガスとして窒素を含むことを特徴とする。
また、請求項12に記載の多層膜の形成方法は、請求項10または11に記載の多層膜の形成方法において、前記前記第3の絶縁層は、前記第2の絶縁層よりも窒素が多くふくまれるように成膜することを特徴とする。
また、請求項13に記載の多層膜の形成方法は、請求項9から12の何れかに記載の多層膜の形成方法において、前記第1のプロセスガスと前記第2のプロセスガスは、主原料ガスの流量が等しいことを特徴とする。
また、請求項14に記載の多層膜の形成方法は、請求項9から13の何れかに記載の多層膜の形成方法において、前記第1の絶縁膜は、前記第1のプロセスガスを用いたCVDにより成膜することを特徴とする。
また、請求項15に記載の多層膜の形成方法は、請求項9から14の何れかに記載の多層膜の形成方法において、前記コンタクトホールを形成した後に前記コンタクトホールが形成された領域に第3の導電層を成膜する工程を有することを特徴とする。
また、請求項16に記載の多層膜の形成方法は、請求項9から15の何れかに記載の多層膜の形成方法において、前記第2の絶縁層の層厚が1500Å以上であり、前記第3の絶縁層の層厚が20〜300Åであることを特徴とする。
また、請求項18に記載の表示パネルの製造方法は、請求項17に記載の表示パネルの製造方法において、前記第1の絶縁層、前記第2の絶縁層及び前記第3の絶縁層は、ともに窒化シリコンで形成することを特徴とする。
また、請求項19に記載の表示パネルの製造方法は、請求項18に記載の表示パネルの製造方法において、前記第3の絶縁層は、前記第2の絶縁層よりも窒素が多くふくまれるように形成することを特徴とする。
また、請求項20に記載の表示パネルの製造方法は、請求項19に記載の表示パネルの製造方法において、前記コンタクトホールは、CF4またはSF6が含まれるエッチングガスにより形成し、前記エッチング速度は、CF4またはSF6が含まれるエッチングガスによりエッチングされる速度であることを特徴とする。
また、請求項21に記載の表示パネルの製造方法は、請求項17から20の何れかに記載の表示パネルの製造方法において、前記コンタクトホールを形成した後に前記コンタクトホールが形成された領域に第3の導電層を成膜する工程を有することを特徴とする。
図1(a)及び図1(b)に示すように、アクティブマトリクス型の液晶表示パネル1は、第1の基板2と第2の基板3とが互いに対向するように配置されている。第1の基板2と第2の基板3は、枠形状に形成されたシール材4により貼りあわされている。また、第1の基板2と第2の基板3との間には、シール材4に囲まれた領域に液晶が充填されることにより、液晶層5が形成されている。そして、液晶表示パネル1は、表示領域6に、複数の表示画素がマトリクス状に配列されている。
第1の絶縁層20は、上述したように第1の絶縁層20の上に第2の絶縁層25が成膜されるまでの間に、外部から種々の影響を受けて表面が変質する。このため、第1の絶縁層20及び第2の絶縁層25は、コンタクトホールが形成される際に、第1の絶縁層20と第2の絶縁層25との界面K1に近づくほどサイドエッチングされる速度が速くなっている。このため、通常であれば、第2の絶縁層25におけるコンタクトホールの断面形状が逆テーパ形状になってしまうおそれがある。そこで、本実施の形態では、第3の絶縁層26のサイドエッチングの速度がこの界面K1でのエッチング速度に対して同等以上の速度になるように成膜することで、第2の絶縁層25と第3の絶縁層26との界面K2付近において、この界面K2に近づくほど第2の絶縁層25のエッチング速度が速くなるように制御して、逆テーパ形状を緩和させる。
2、3 基板
5 液晶層
7 画素電極
8 薄膜トランジスタ
9 走査線
10 信号線
11 静電気保護用リング
13、15 静電気保護素子
20、25、26 絶縁層
29、30、31、32、33 コンタクト領域
40、41、42 導電層
G1、G2、G3 ゲート電極
D1、D2、D3 ドレイン電極
S1、S2、S3 ソース電極
Claims (21)
- 基板上に第1の導電層を成膜する工程と、
前記第1の導電層上に第1の絶縁層を成膜する工程と、
前記第1の絶縁層上に第2の導電層を成膜し、前記成膜した第2の導電層をパターニングする工程と、
パターニングされた前記第2の導電層を覆うように前記基板上に第2の絶縁層を成膜する工程と、
前記第2の絶縁層上に該第2の絶縁層よりもエッチング速度が速い第3の絶縁層を成膜する工程と、
前記第1の絶縁層、前記第2の絶縁層及び前記第3の絶縁層に対して前記第1の導電層の少なくとも一部を露出させるコンタクトホールを一括形成する工程と、
を有することを特徴とする多層膜の形成方法。 - 前記第1の絶縁層、前記第2の絶縁層及び前記第3の絶縁層は、ともに無機材料で形成することを特徴とする請求項1に記載の多層膜の形成方法。
- 前記第1の絶縁層、前記第2の絶縁層及び前記第3の絶縁層は、ともに窒化シリコンで形成することを特徴とする請求項2に記載の多層膜の形成方法。
- 前記第3の絶縁層は、前記第2の絶縁層よりも窒素が多く含まれるように形成することを特徴とする請求項3に記載の多層膜の形成方法。
- 前記コンタクトホールは、CF4またはSF6が含まれるエッチングガスにより形成し、
前記エッチング速度は、CF4またはSF6が含まれるエッチングガスによりエッチングされる速度であることを特徴とする請求項4に記載の多層膜の形成方法。 - 前記コンタクトホールを形成した後に前記コンタクトホールが形成された領域に第3の導電層を成膜する工程を有することを特徴とする請求項1から5の何れかに記載の多層膜の形成方法。
- 前記第2の絶縁層の層厚が1500Å以上であり、前記第3の絶縁層の層厚が20〜300Åであることを特徴とする請求項1から6の何れかに記載の多層膜の形成方法。
- 基板上に第1の導電層を成膜する工程と、
前記第1の導電層上に第1の窒化シリコン層を成膜する工程と、
前記第1の窒化シリコン層上に第2の導電層を成膜し、前記成膜した第2の導電層をパターニングする工程と、
パターニングされた前記第2の導電層を覆うように前記基板上に第2の窒化シリコン層を成膜する工程と、
前記第2の窒化シリコン層上に該第2の窒化シリコン層よりも窒素が多く含まれる第3の窒化シリコン層を成膜する工程と、
前記第1の窒化シリコン層、前記第2の窒化シリコン層及び前記第3の窒化シリコン層に対して前記第1の導電層の少なくとも一部を露出させるコンタクトホールを一括形成する工程と、
を有することを特徴とする多層膜の形成方法。 - 基板上に第1の導電層を成膜する工程と、
前記第1の導電層上に第1の絶縁層を成膜する工程と、
前記第1の絶縁層上に第2の導電層を成膜し、前記成膜した第2の導電層をパターニングする工程と、
主原料ガスと副原料ガスとを少なくとも含む第1のプロセスガスを用いたCVDにより、パターニングされた前記第2の導電層を覆うように前記基板上に第2の絶縁層を成膜する工程と、
前記主原料ガスの流量に対する前記副原料ガスの流量が前記第1のプロセスガスよりも大きい第2のプロセスガスを用いたCVDにより、前記第2の絶縁層上に第3の絶縁層を成膜する工程と、
前記第1の絶縁層、前記第2の絶縁層及び前記第3の絶縁層に対して前記第1の導電層の少なくとも一部を露出させるコンタクトホールを一括形成する工程と、
を有することを特徴とする多層膜の形成方法。 - 前記主原料ガスがシランであり、前記副原料ガスがアンモニアであることを特徴とする請求項9に記載の多層膜の形成方法。
- 前記第1のプロセスガス及び前記第2のプロセスガスは希釈ガスとして窒素を含むことを特徴とする請求項10に記載の多層膜の形成方法。
- 前記前記第3の絶縁層は、前記第2の絶縁層よりも窒素が多くふくまれるように成膜することを特徴とする請求項10または11に記載の多層膜の形成方法。
- 前記第1のプロセスガスと前記第2のプロセスガスは、主原料ガスの流量が等しいことを特徴とする請求項9から12の何れかに記載の多層膜の形成方法。
- 前記第1の絶縁膜は、前記第1のプロセスガスを用いたCVDにより成膜することを特徴とする請求項9から13の何れかに記載の多層膜の形成方法。
- 前記コンタクトホールを形成した後に前記コンタクトホールが形成された領域に第3の導電層を成膜する工程を有することを特徴とする請求項9から14の何れかに記載の多層膜の形成方法。
- 前記第2の絶縁層の層厚が1500Å以上であり、前記第3の絶縁層の層厚が20〜300Åであることを特徴とする請求項9から15の何れかに記載の多層膜の形成方法。
- 基板上に第1の導電層を成膜する工程と、
前記第1の導電層をパターニングすることにより少なくとも走査線及びゲート電極を形成する工程と、
前記ゲート電極及び前記走査線を覆うように前記基板上に第1の絶縁層を成膜する工程と、
前記第1の絶縁層上に第2の導電層を成膜する工程と、
前記第2の導電層をパターニングすることにより、少なくとも信号線、ドレイン電極及びソース電極を形成する工程と、
前記信号線、前記ドレイン電極及び前記ソース電極を覆うように前記基板上に第2の絶縁層を成膜する工程と、
前記第2の絶縁層上に該第2の絶縁層よりもエッチング速度が速い第3の絶縁層を成膜する工程と、
前記第1の絶縁層、前記第2の絶縁層及び前記第3の絶縁層に対して前記走査線の一部を露出させるコンタクトホールを一括形成する工程と、
を有することを特徴とする表示パネルの製造方法。 - 前記第1の絶縁層、前記第2の絶縁層及び前記第3の絶縁層は、ともに窒化シリコンで形成することを特徴とする請求項17に記載の表示パネルの製造方法。
- 前記第3の絶縁層は、前記第2の絶縁層よりも窒素が多くふくまれるように形成することを特徴とする請求項18に記載の表示パネルの製造方法。
- 前記コンタクトホールは、CF4またはSF6が含まれるエッチングガスにより形成し、
前記エッチング速度は、CF4またはSF6が含まれるエッチングガスによりエッチングされる速度であることを特徴とする請求項19に記載の表示パネルの製造方法。 - 前記コンタクトホールを形成した後に前記コンタクトホールが形成された領域に第3の導電層を成膜する工程を有することを特徴とする請求項17から20の何れかに記載の表示パネルの製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009286291A JP4752967B2 (ja) | 2009-01-27 | 2009-12-17 | 多層膜の形成方法及び表示パネルの製造方法 |
US12/690,707 US8610871B2 (en) | 2009-01-27 | 2010-01-20 | Method for forming multilayer structure, method for manufacturing display panel, and display panel |
KR1020100005815A KR101162837B1 (ko) | 2009-01-27 | 2010-01-22 | 다층막의 형성방법 및 표시패널의 제조방법 |
TW099102008A TWI495008B (zh) | 2009-01-27 | 2010-01-26 | 多層膜的形成方法、顯示面板之製法及顯示面板 |
CN201010104066.7A CN101789402B (zh) | 2009-01-27 | 2010-01-27 | 多层膜的形成方法、显示面板的制造方法及显示面板 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009015154 | 2009-01-27 | ||
JP2009015154 | 2009-01-27 | ||
JP2009286291A JP4752967B2 (ja) | 2009-01-27 | 2009-12-17 | 多層膜の形成方法及び表示パネルの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010199556A true JP2010199556A (ja) | 2010-09-09 |
JP4752967B2 JP4752967B2 (ja) | 2011-08-17 |
Family
ID=42353910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009286291A Active JP4752967B2 (ja) | 2009-01-27 | 2009-12-17 | 多層膜の形成方法及び表示パネルの製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8610871B2 (ja) |
JP (1) | JP4752967B2 (ja) |
KR (1) | KR101162837B1 (ja) |
CN (1) | CN101789402B (ja) |
TW (1) | TWI495008B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011082280A1 (de) | 2010-09-07 | 2012-03-29 | Mitutoyo Corp. | Bildmessvorrichtung und Bildmessverfahren |
JP2014145832A (ja) * | 2013-01-28 | 2014-08-14 | Toppan Printing Co Ltd | 薄膜トランジスタアレイ及び保護素子並びに画像表示装置 |
WO2016208414A1 (ja) * | 2015-06-23 | 2016-12-29 | ソニー株式会社 | 素子基板および素子基板の製造方法ならびに表示装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI489171B (zh) * | 2012-05-28 | 2015-06-21 | Au Optronics Corp | 畫素陣列基板、顯示面板、接觸窗結構及其製造方法 |
CN104395991B (zh) * | 2012-06-29 | 2017-06-20 | 株式会社半导体能源研究所 | 半导体装置 |
KR102046996B1 (ko) * | 2012-10-16 | 2019-11-21 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
JP6135427B2 (ja) * | 2013-09-27 | 2017-05-31 | 凸版印刷株式会社 | 薄膜トランジスタアレイおよびその製造方法 |
CN104698710A (zh) * | 2015-04-01 | 2015-06-10 | 上海天马微电子有限公司 | 一种阵列基板以及液晶显示装置 |
CN105552091A (zh) * | 2016-03-09 | 2016-05-04 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板 |
CN205539837U (zh) * | 2016-04-15 | 2016-08-31 | 京东方科技集团股份有限公司 | 一种液晶显示面板及显示装置 |
TWI667780B (zh) * | 2018-08-02 | 2019-08-01 | 友達光電股份有限公司 | 顯示面板 |
CN109935583B (zh) * | 2019-03-28 | 2021-03-02 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及阵列基板的制造方法 |
CN113078172B (zh) * | 2021-03-29 | 2023-05-26 | 合肥鑫晟光电科技有限公司 | 显示基板及其制备方法和显示面板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09213968A (ja) * | 1995-11-27 | 1997-08-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2001077192A (ja) * | 1999-08-31 | 2001-03-23 | Sony Corp | 半導体装置およびその製造方法 |
JP2005242372A (ja) * | 1995-08-19 | 2005-09-08 | Lg Philips Lcd Co Ltd | 液晶表示装置および液晶表示装置の製造方法 |
JP2007103569A (ja) * | 2005-10-03 | 2007-04-19 | Nec Lcd Technologies Ltd | 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2530990B2 (ja) * | 1992-10-15 | 1996-09-04 | 富士通株式会社 | 薄膜トランジスタ・マトリクスの製造方法 |
US6396078B1 (en) * | 1995-06-20 | 2002-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with a tapered hole formed using multiple layers with different etching rates |
US5940732A (en) | 1995-11-27 | 1999-08-17 | Semiconductor Energy Laboratory Co., | Method of fabricating semiconductor device |
KR100286049B1 (ko) * | 1999-01-15 | 2001-03-15 | 윤종용 | 정전기 보호 회로를 가지는 액정 표시 장치 |
KR100650401B1 (ko) * | 2000-12-29 | 2006-11-27 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
JP4499481B2 (ja) * | 2004-06-03 | 2010-07-07 | 富士通株式会社 | 液晶表示装置及びその製造方法 |
JP5170985B2 (ja) * | 2006-06-09 | 2013-03-27 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
JP5062558B2 (ja) * | 2006-07-25 | 2012-10-31 | Nltテクノロジー株式会社 | アクティブマトリクス基板の製造方法 |
-
2009
- 2009-12-17 JP JP2009286291A patent/JP4752967B2/ja active Active
-
2010
- 2010-01-20 US US12/690,707 patent/US8610871B2/en active Active
- 2010-01-22 KR KR1020100005815A patent/KR101162837B1/ko active IP Right Grant
- 2010-01-26 TW TW099102008A patent/TWI495008B/zh active
- 2010-01-27 CN CN201010104066.7A patent/CN101789402B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005242372A (ja) * | 1995-08-19 | 2005-09-08 | Lg Philips Lcd Co Ltd | 液晶表示装置および液晶表示装置の製造方法 |
JPH09213968A (ja) * | 1995-11-27 | 1997-08-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2001077192A (ja) * | 1999-08-31 | 2001-03-23 | Sony Corp | 半導体装置およびその製造方法 |
JP2007103569A (ja) * | 2005-10-03 | 2007-04-19 | Nec Lcd Technologies Ltd | 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011082280A1 (de) | 2010-09-07 | 2012-03-29 | Mitutoyo Corp. | Bildmessvorrichtung und Bildmessverfahren |
JP2014145832A (ja) * | 2013-01-28 | 2014-08-14 | Toppan Printing Co Ltd | 薄膜トランジスタアレイ及び保護素子並びに画像表示装置 |
WO2016208414A1 (ja) * | 2015-06-23 | 2016-12-29 | ソニー株式会社 | 素子基板および素子基板の製造方法ならびに表示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101789402B (zh) | 2015-04-01 |
JP4752967B2 (ja) | 2011-08-17 |
CN101789402A (zh) | 2010-07-28 |
KR101162837B1 (ko) | 2012-07-06 |
US20100188592A1 (en) | 2010-07-29 |
TWI495008B (zh) | 2015-08-01 |
KR20100087642A (ko) | 2010-08-05 |
TW201034077A (en) | 2010-09-16 |
US8610871B2 (en) | 2013-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4752967B2 (ja) | 多層膜の形成方法及び表示パネルの製造方法 | |
JP5324111B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
US7666697B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
WO2019114834A1 (zh) | 阵列基板及其制造方法和显示装置 | |
JP2012089814A (ja) | 表示装置及びその製造方法 | |
CN100447643C (zh) | 薄膜晶体管基板及其制造方法 | |
KR101648806B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR20180019793A (ko) | 표시 장치용 백플레인 및 이의 제조 방법 | |
KR20070009329A (ko) | 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법 | |
WO2016026207A1 (zh) | 阵列基板及其制作方法和显示装置 | |
JP5679397B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
WO2018061851A1 (ja) | アクティブマトリクス基板およびその製造方法 | |
JP2000221542A (ja) | 薄膜トランジスタ基板 | |
JP2007121793A (ja) | 液晶表示装置及びその製造方法 | |
KR101085450B1 (ko) | 박막트랜지스터 기판과 그 제조방법 | |
JP2006235284A (ja) | 表示装置およびその製造方法 | |
JP5707725B2 (ja) | 薄膜のパターニング方法及び表示パネルの製造方法 | |
JPH11326941A (ja) | アクティブマトリクス表示装置 | |
KR100787805B1 (ko) | 화소 구조의 제조 방법 | |
US20080188042A1 (en) | Method of manufacturing thin film transistor panel | |
JP2007324534A (ja) | 薄膜トランジスタ基板、及びその製造方法 | |
KR20060088617A (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
KR100848102B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
KR100895309B1 (ko) | 박막 트랜지스터 어레이 기판 및 그의 제조 방법 | |
KR100848110B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110509 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4752967 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |