TWI495008B - 多層膜的形成方法、顯示面板之製法及顯示面板 - Google Patents

多層膜的形成方法、顯示面板之製法及顯示面板 Download PDF

Info

Publication number
TWI495008B
TWI495008B TW099102008A TW99102008A TWI495008B TW I495008 B TWI495008 B TW I495008B TW 099102008 A TW099102008 A TW 099102008A TW 99102008 A TW99102008 A TW 99102008A TW I495008 B TWI495008 B TW I495008B
Authority
TW
Taiwan
Prior art keywords
insulating layer
forming
layer
contact hole
gas
Prior art date
Application number
TW099102008A
Other languages
English (en)
Other versions
TW201034077A (en
Inventor
Yoshitaka Tanaka
Hiroyuki Chikamori
Original Assignee
Ortus Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ortus Technology Co Ltd filed Critical Ortus Technology Co Ltd
Publication of TW201034077A publication Critical patent/TW201034077A/zh
Application granted granted Critical
Publication of TWI495008B publication Critical patent/TWI495008B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Drying Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Description

多層膜的形成方法、顯示面板之製法及顯示面板
本發明係關於多層膜的形成方法、顯示面板之製法及顯示面板。
近年來，係開發出一種將薄膜電晶體(TFT：Thin Film Transistor)用作為開關元件之主動矩陣型液晶顯示面板。
主動矩陣型液晶顯示面板，係於顯示區域以矩陣狀排列配置有複數個顯示像素。亦即，在以互相對向之方式所配置之2片基板中的一方，以矩陣狀排列配置有複數個像素電極。複數個像素電極的各個，分別連接於對應各電極之薄膜電晶體之源極‧汲極中的一方。此外，薄膜電晶體之源極‧汲極中的另一方，係連接於沿著列方向延伸之訊號線。再者，薄膜電晶體的閘極，連接於沿著列方向延伸之掃描線。
在此，訊號線及掃描線，係在訊號線與掃描線之間介於第1絕緣層而作為互為不同的導電膜所形成。亦即，藉由將訊號線與掃描線形成為互為不同層的導電膜，於訊號線與掃描線交叉之區域上不會產生短路，使掃描線可往與訊號線之方向延伸而形成。
此外，薄膜電晶體已知為反交錯型及共平面型。例如，反交錯型薄膜電晶體，閘極係作為配置在較半導體薄膜更接近基板側之第1導電層所形成，同時源極‧汲極作為配置在較半導體薄膜更接近液晶層側之第2導電層所形成。因此，當使用反交錯型作為薄膜電晶體時，係將連接於閘極之掃描線，與閘極相同來形成為第1導電層，將訊號線與源極‧汲極相同來形成為第2導電層。
此外，薄膜電晶體及訊號線，係藉由形成於此等的更上層側(液晶層側)之作為第2絕緣層的平坦化層所覆蓋。因此，為了對第2絕緣層上所形成之第3導電層電性連接第1導電層，必須在第1絕緣層及第2絕緣層形成接觸孔而使第1導電層的一部分暴露出。此時，形成於第1絕緣層之接觸孔及形成於第2絕緣層之接觸孔，係以互相連通之方式，藉由同一微影技術總括地形成。
然而，即使是以同一材料來形成第1絕緣層及第2絕緣層，如第20圖所示，係確認到在接觸孔61中，第1絕緣層62的剖面形狀形成為錐形形狀，並且第2絕緣層63的剖面形狀形成為反錐形形狀(屋簷形狀)。此可考量為當將第2導電層64成膜於第1絕緣層62上時或是將第2導電層64進行圖案化時，第1絕緣層62的表面變質，當去除接觸孔61的第1絕緣層62及第2絕緣層63時，愈接近第1絕緣層62與第2絕緣層63之界面，從側方之蝕刻速度變得愈快之故。具體而言，可考量為第1絕緣層62之變質的層係從該端面開始先被蝕刻，伴隨於此，使第2絕緣層63之與第1絕緣層62之接觸面側的表面依序被暴露出，且第2絕緣層63從該暴露出的表面被蝕刻之故。然後，如此當第2絕緣層63形成為反錐形形狀時，在接觸孔61中，相對於第2絕緣層63之第3導電層65的覆蓋程度變差，容易於第1導電層66與第3導電層65之間產生導電不良。
因此，本發明之目的係提供一種即使將接觸孔形成於配置在經圖案化成預定形狀之導電層的上下方之絕緣層的各層，並經由此等接觸孔將形成為互相不同的層之兩層導電層互相地電性連接時，亦不易產生導電不良之多層膜的形成方法、顯示面板之製法及顯示面板。
本發明之多層膜的形成方法之型態之一，係包含：使第1導電層成膜於基板上之步驟；使第1絕緣層成膜於前述第1導電層上之步驟；使第2導電層成膜於前述第1絕緣層上，並將前述成膜之第2導電層進行圖案化之步驟；以覆蓋經圖案化之前述第2導電層之方式，使第2絕緣層成膜於前述基板上之步驟；使蝕刻速度較該第2絕緣層還快之第3絕緣層，成膜於前述第2絕緣層上之步驟；以及相對於前述第1絕緣層、前述第2絕緣層及前述第3絕緣層，總括地形成使前述第1導電層的至少一部分暴露出之接觸孔之步驟。
此外，本發明之多層膜的形成方法之其他型態之一，係包含：使第1導電層成膜於基板上之步驟；使第1氮化矽層成膜於前述第1導電層上之步驟；使第2導電層成膜於前述第1氮化矽層上，並將前述成膜之第2導電層進行圖案化之步驟；以覆蓋經圖案化之前述第2導電層之方式，使第2氮化矽層成膜於前述基板上之步驟；使含有較該第2氮化矽層還多的氮之第3氮化矽層，成膜於前述第2氮化矽層上之步驟；以及相對於前述第1氮化矽層、前述第2氮化矽層及前述第3氮化矽層，總括地形成使前述第1導電層的至少一部分暴露出之接觸孔之步驟。
此外，本發明之多層膜的形成方法之其他型態之一，係包含：使第1導電層成膜於基板上之步驟；使第1絕緣層成膜於前述第1導電層上之步驟；使第2導電層成膜於前述第1絕緣層上，並將前述成膜之第2導電層進行圖案化之步驟；藉由使用有至少含有主原料氣體與副原料氣體之第1處理氣體的CVD，以覆蓋經圖案化之前述第2導電層之方式，使第2絕緣層成膜於前述基板上之步驟；藉由使用有前述副原料氣體的流量相對於前述主原料氣體的流量較前述第1處理氣體還大之第2處理氣體的CVD，使第3絕緣層成膜於前述第2絕緣層上之步驟；以及相對於前述第1絕緣層、前述第2絕緣層及前述第3絕緣層，總括地形成使前述第1導電層的至少一部分暴露出之接觸孔之步驟。
此外，本發明之顯示面板之製法之型態之一，係包含：使第1導電層成膜於基板上之步驟；藉由將前述第1導電層進行圖案化而至少形成掃描線及閘極之步驟；以覆蓋前述閘極及前述掃描線之方式，使第1絕緣層成膜於前述基板上之步驟；使第2導電層成膜於前述第1絕緣層上之步驟；藉由將前述第2導電層進行圖案化而至少形成訊號線、汲極及源極之步驟；以覆蓋前述訊號線、前述汲極及前述源極之方式，使第2絕緣層成膜於前述基板上之步驟；使蝕刻速度較該第2絕緣層還快之第3絕緣層，成膜於前述第2絕緣層上之步驟；以及相對於前述第1絕緣層、前述第2絕緣層及前述第3絕緣層，總括地形成使前述掃描線的一部分暴露出之接觸孔之步驟。
此外，本發明之顯示面板之型態之一，係具備：第1基板；作為第1導電層形成於前述第1基板上之掃描線及閘極；成膜於前述第1導電層上，並形成有使前述第1導電層的至少一部分暴露出之接觸孔之第1絕緣層；作為第2導電層形成於前述第1絕緣層上之訊號線、汲極及源極；由氮化矽所形成，成膜於前述第2導電層上，並形成有連通於前述第1絕緣層的接觸孔之接觸孔，使前述第1導電層的至少一部分暴露出之第2絕緣層；以及由氮的含量較前述第2絕緣層還多之氮化矽所形成，成膜於前述第2絕緣層上，並形成有與前述第1絕緣層的接觸孔及前述第2絕緣層的接觸孔連通之接觸孔，使前述第1導電層的至少一部分暴露出之第3絕緣層。
根據本發明，即使將接觸孔形成於配置在經圖案化成預定形狀之導電層的上下方之絕緣層的各層，並經由此等接觸孔將形成為互相不同的層之兩層導電層互相地電性連接時，亦可製得不易產生導電不良之多層膜。
本發明之其他目的及優點闡明於下列說明，且在某種程度上從說明可顯而易知，或可藉由本發明之實施來得知。本發明之目標及優點藉由之後特別指出的機構與組合可明瞭並獲得。
附加的圖式合併且構成說明書，本發明之具體實施例及上述的一般說明與下述的詳細說明之部份，其係用來解釋本發明之原則。
以下係參照圖面說明用以實施本發明之形態。
如第1A圖及第1B圖所示，主動矩陣型液晶顯示面板1，係以使第1基板2與第2基板3相對向之方式所配置。第1基板2及第2基板3藉由形成為框形狀的密封材4所貼合。此外，於第1基板2與第2基板3之間，藉由將液晶填入於密封材4所包圍之區域而形成液晶層5。液晶顯示面板1，係在顯示區域6以矩陣狀排列配置有複數個顯示像素。
第2圖為形成於第1基板2之薄膜電晶體陣列的等效電路俯視圖。於第1基板2，係以使1個像素電極7對應於1個顯示電極之方式，在顯示區域6以矩陣狀排列配置有複數個像素電極7。此外，複數個像素電極7的各個，分別連接於對應各電極7之薄膜電晶體8之源極‧汲極中的一方，例如連接於源極S1。此外，薄膜電晶體8之源極‧汲極中的另一方，例如汲極D1，係連接於沿著列方向延伸之訊號線10。再者，薄膜電晶體8的閘極G1，連接於沿著列方向延伸之掃描線9。其中，薄膜電晶體8具有開關元件之功能，例如可採用nMOS型薄膜電晶體。掃描線9，係將用以控制薄膜電晶體8的導通/關閉之掃描訊號供給至薄膜電晶體8的閘極G1者。訊號線10，係將資料訊號經由薄膜電晶體8供給至像素電極7者。詳細內容將於後述，但掃描線9及訊號線10係在掃描線9與訊號線10之間介於絕緣層而作為互為不同的導電層所形成。
此外，於顯示區域6的周圍，用以保護薄膜電晶體8等免受靜電影響之靜電保護用環11，係包圍顯示區域6而形成。靜電保護用環11係具有：平行地沿著掃描線9所延伸之第1配線區域11a，以及平行地沿著訊號線10所延伸之第2配線區域11b。此外，第1配線區域11a係作為與掃描線9為同一導電層所形成，第2配線區域11b作為與訊號線10為同一導電層所形成。詳細內容如後述般，第1配線區域11a與第2配線區域11b電性連接。
掃描線9及訊號線10，係延伸至以靜電保護用環11所包圍之區域的外圍區域11c。此外，掃描線9連接於設置在外圍區域11c之第1外部連接端子12，同時連接於與配置在靜電保護用環11之間之第1靜電保護元件13。此外，訊號線10連接於設置在外圍區域11c之第2外部連接端子14，同時連接於與配置在靜電保護用環11之間之第2靜電保護元件15。
第1外部連接端子12及第2外部連接端子14，藉由連接撓性配線基板等，而與外部電路電性連接。
第1靜電保護元件13，其源極S2連接於靜電保護用環11的第2配線區域11b，閘極G2與汲極D2作為連接於掃描線9之雙端子型薄膜電晶體而形成。此外，第1靜電保護元件13，藉由在極高電壓的靜電轉移至掃描線9時從關閉狀態切換至導通狀態，使掃描線9與靜電保護用環11形成導通狀態，而將轉移至掃描線9之靜電介於靜電保護用環11而分散。
此外，第2靜電保護元件15，其源極S3連接於靜電保護用環11的第1配線區域11a，閘極G3與汲極D3作為連接於掃描線9之雙端子型薄膜電晶體而形成。此外，第2靜電保護元件15，藉由在極高電壓的靜電轉移至訊號線10時從關閉狀態切換至導通狀態，使訊號線10與靜電保護用環11形成導通狀態，而將轉移至訊號線10之靜電介於靜電保護用環11而分散。
又，於第2基板3，如第1B圖所示，形成有在各顯示像素間設定為相等電位之共通電極18。並且以於共通電極18與像素電極7之間形成有液晶層5之方式，將液晶填入於密封材4所包圍之區域。
接著說明成膜於第1基板2之各薄膜的層構成。第3圖為對於形成有薄膜電晶體8之區域R1、形成有第1靜電保護元件13之區域R2、以及連接有靜電保護用環11的第1配線區域11a及第2配線區域11b之區域R3，顯示出成膜於第1基板2之各薄膜的層構成之剖面圖。第2靜電保護元件15的剖面構造或形成方法，大致上與第1靜電保護元件13相同，往後係省略其說明。
在由玻璃等透明構件所形成之第1基板2上，形成有閘極G1、G2、掃描線9及靜電保護用環11的第1配線區域11a作為第1導電層。第1導電層例如以鉻、鋁、鉬、鈦等遮光性金屬作為材料所形成。且第1導電層係被由絕緣性材料所形成之第1絕緣層20所覆蓋。第1絕緣層20亦具有閘極絕緣膜之功能，例如由氮化矽(SiN或Si3 N3 )或是氧化矽(SiO2 )等無機材料所形成。
於第1絕緣層20，形成有源極S1、S2、汲極D1、D2、訊號線10及靜電保護用環11的第2配線區域11b作為第2導電層。第2導電層係形成為依序積層有半導體層21、歐姆接觸層22及金屬層23之多層構造。此外，半導體層21係藉由非晶矽或多晶矽等之半導體所形成。歐姆接觸層22，係藉由在非晶矽或多晶矽摻雜有雜質之相對低電阻的半導體所形成。金屬層23例如以鉻、鋁、鉬、鈦等遮光性金屬作為材料所形成。
又，在薄膜電晶體8或第1靜電保護元件13之對應於通道的區域中，作為半導體層21與歐姆接觸層22之間的層，係設置有由絕緣性材料所形成之防蝕刻層24。
第2導電層係被由絕緣性材料所形成之第2絕緣層25所覆蓋。第2絕緣層25亦具有將薄膜電晶體8或第1靜電保護元件13所產生之階差平坦化之平坦化層的功能，例如由氮化矽(SiN或Si3 N3 )或是氧化矽(SiO2 )等無機材料所形成。
於第2絕緣層25，係以較第2絕緣層25還薄的厚度形成有由絕緣性材料所形成之第3絕緣層26。例如，當將第2絕緣層25的厚度設為1500時，第3絕緣層26的厚度設為未達1000Å，較佳為20~300Å。
於第3絕緣層26，形成有像素電極7及連接用配線27、28作為第3導電層。第3導電層例如由ITO(Indium Tin Oxide：氧化銦錫)等透明導電性材料所形成。
連接用配線27，係用以將掃描線9與第1靜電保護元件13的閘極G2電性連接於第1靜電保護元件13的汲極D2者，係以在第1接觸區域29上接觸於汲極D2且在第2接觸區域30上接觸於掃描線9之方式來配置。亦即，在第1接觸區域29，以第1靜電保護元件13之汲極D2的一部分從第2絕緣層25及第3絕緣層26中暴露出之方式所形成之第1接觸孔29a、29b，係形成於第2絕緣層25及第3絕緣層26。在第2接觸區域30，以掃描線9的一部分從第1絕緣層20、第2絕緣層25及第3絕緣層26中暴露出之方式所形成之第2接觸孔30a、30b、30c，係形成於第1絕緣層20、第2絕緣層25及第3絕緣層26。然後，連接用配線27係以覆蓋第1接觸孔29a、29b及第2接觸孔30a、30b、30c之方式，配置於第1接觸孔29a、29b與第2接觸孔30a、30b、30c之間。
連接用配線28，係用以電性連接靜電保護用環11的第1配線區域11a與第2配線區域11b者，以在第3接觸區域31上接觸於第1配線區域11a且在第4接觸區域32上接觸於第2配線區域11b之方式來配置。亦即，在第3接觸區域31，以配線區域11a的一部分從第1絕緣層20、第2絕緣層25及第3絕緣層26中暴露出之方式所形成之第3接觸孔31a、31b、31c，係形成於第1絕緣層20、第2絕緣層25及第3絕緣層26。此外，在第4接觸區域32，以第2配線區域11b的一部分從第2絕緣層25及第3絕緣層26中暴露出之方式所形成之第4接觸孔32a、32b，係形成於第2絕緣層25及第3絕緣層26。
又，第2絕緣層25及第3絕緣層26，係在對應於薄膜電晶體8的源極S1之區域33，形成有第5接觸孔33a、33b。像素電極7，藉由以覆蓋第5接觸孔33a、33b之方式來配置，可與薄膜電晶體8的源極S1接觸而與該源極S1電性連接。
接著根據第3圖至第12圖，說明如上述般形成於第1基板2上之多層膜的形成方法。首先準備由玻璃等透明構件所形成之第1基板2，如第4圖所示，於第1基板2的一面上，藉由濺鍍法或CVD(Chemical Vapor Deposition：化學氣相沉積)法，將鉻、鋁、鉬、鈦等遮光性金屬成膜作為第1導電層40。又，第1導電層並不限於遮光性金屬，例如可為ITO等透明導電性材料。
接著於第1導電層40上塗布光阻，並藉由曝光及顯影將此塗布的光阻圖案化。然後以經圖案化的光阻作為遮罩，將從該光阻中暴露出之部分的第1導電層40進行蝕刻，然後經由剝離光阻，如第5圖所示，藉此可形成閘極G1、G2、掃描線9及靜電保護用環11的第1配線區域11a作為經圖案化的第1導電層40。
接著以覆蓋經圖案化的第1導電層40之方式，藉由電漿CVD法等，將由氮化矽(SiN或Si3 N3 )或是氧化矽(SiO2 )等無機絕緣膜成膜於第1基板2上作為第1絕緣層20。在此，例如當藉由氮化矽來形成第1絕緣層20時，處理氣體可使用矽烷作為(SiH4 )作為主原料氣體，氨(NH3 )作為副原料氣體，氮氣(N2 )作為稀釋氣體。
然後如第6圖所示，藉由電漿CVD法等，將由非晶矽或多晶矽所形成之半導體層21成膜於第1絕緣層20上，之後藉由電漿CVD法等，將由氮化矽(SiN或Si3 N3 )等無機絕緣膜成膜於半導體層21上作為防蝕刻層24。第1絕緣層20、半導體層21及防蝕刻層24，較佳係連續成膜。
接著於防蝕刻層24上塗布光阻，同時藉由曝光及顯影將此塗布的光阻圖案化。然後以經圖案化的光阻作為遮罩，將從該光阻中暴露出之部分的防蝕刻層24進行蝕刻，然後剝離光阻，藉此以殘存在對應於通道之區域之方式，形成經圖案化的防蝕刻層24(第7圖)。
接著以覆蓋經圖案化的防蝕刻層24之方式，在第1基板2上，將由在非晶矽或多晶矽摻雜有雜質之相對低電阻的半導體成膜以作為歐姆接觸層22，之後藉由濺鍍法或CVD法，將例如由鉻、鋁、鉬、鈦等遮光性金屬所形成之金屬層23成膜於歐姆接觸層22上(第8圖)。又，金屬層23並不限於遮光性金屬，例如可為ITO等透明導電性材料。
在此，如上述般，藉由依序成膜半導體層21、歐姆接觸層22及金屬層23，來形成作為半導體層21、歐姆接觸層22及金屬層23的積層膜之第2導電層41。
接著於金屬層23上塗布光阻，同時藉由曝光及顯影將此塗布的光阻圖案化。然後以經圖案化的光阻作為遮罩，將從該光阻中暴露出之部分的半導體層21、歐姆接觸層22及金屬層23，總括地進行蝕刻，然後經由剝離光阻，藉此可形成源極S1、S2、汲極D1、D2、訊號線10及靜電保護用環11的第2配線區域11b作為經圖案化的第2導電層41(第9圖)。由防蝕刻層24所覆蓋之區域的半導體層21，係藉由防蝕刻層24的保護，不被蝕刻而殘存。
接著以覆蓋經圖案化的第2導電層41之方式，藉由電漿CVD法等，將由氮化矽(SiN或Si3 N3 )或是氧化矽(SiO2 )等無機絕緣膜成膜於第1基板2上作為第2絕緣層25，接著藉由電漿CVD法等，將由氮化矽(SiN或Si3 N3 )或是氧化矽(SiO2 )等無機絕緣膜成膜於第2絕緣層25上作為第3絕緣層26。在此，第2絕緣層25及第3絕緣層26可藉由與第1絕緣層20為同一材料來形成。
在此，例如當藉由氮化矽來形成第1絕緣層20時，第2絕緣層25及第3絕緣層26中，亦可藉由氮化矽來形成。處理氣體，與第1絕緣層20的成膜時相同，可使用矽烷作為(SiH4 )作為主原料氣體，氨(NH3 )作為副原料氣體，氮氣(N2 )作為稀釋氣體。此時各氣體的流量，在第2絕緣層25的成膜時，係設定為與第1絕緣層20的成膜時為相等之流量，但在第3絕緣層26的成膜時，係設定為與第2絕緣層25的成膜時為部分不同之流量。第2絕緣層25及第3絕緣層26的成膜條件，將於之後詳述。
接著於第3絕緣層26上塗布光阻，並藉由曝光及顯影將此塗布的光阻圖案化。此時如第10圖所示，經圖案化的光阻50，係以使對應於第1接觸區域29、第2接觸區域30、第3接觸區域31、第4接觸區域32、第5接觸區域33之部分的第3絕緣層26暴露出之方式所形成。
然後以光阻50作為遮罩，藉由乾式蝕刻，總括地將從光阻50中暴露出之部分的第1絕緣層20、第2絕緣層25及第3絕緣層26進行蝕刻，如第11圖所示，藉此於第1絕緣層20、第2絕緣層25及第3絕緣層26的各接觸區域29、30、31、32、33，形成上述接觸孔。蝕刻氣體，例如可使用CF4 、SF6 、O2 、He等之混合氣體。在此乾式蝕刻中，由於金屬層23未被蝕刻，所以，如第1接觸區域29般由第2導電層所覆蓋之部分的第1絕緣層20，即使從光阻50中暴露出，亦不被蝕刻而殘存。
接著剝離光阻50，以覆蓋形成有接觸孔之第3絕緣層26之方式，藉由濺鍍法等，將ITO等透明導電性材料成膜於第1基板2上作為第3導電層42(第12圖)。
接著於第3導電層42上塗布光阻，並藉由曝光及顯影將此塗布的光阻圖案化。然後以經圖案化的光阻作為遮罩，將從該光阻中暴露出之部分的第3導電層42進行蝕刻，然後剝離光阻，藉此可形成像素電極7、第1連接用配線27及第2連接用配線28作為經圖案化的第3導電層42，而製得第3圖所示之多層膜。
如上述般藉由形成多層膜，可電性連接作為第3導電層42的像素電極7與作為第2導電層41的源極S1，同時可電性連接第1導電層40與第2導電層41。亦即，在將第2導電層41形成於第1絕緣層20前，不需於絕緣層20上預先形成用以電性連接第1導電層40與第2導電層41之接觸孔，而能夠電性連接第1導電層40與第2導電層41，所以可減少製造步驟數。
以下說明第2絕緣層25及第3絕緣層26的成膜條件。
第1絕緣層20，如上述般在第2絕緣層25成膜於第1絕緣層20上為止之間，會受到外部的種種影響使其表面變質。因此，第1絕緣層20及第2絕緣層25，當形成接觸孔時，愈接近第1絕緣層20及第2絕緣層25之界面K1，其被側蝕之速度愈快。所以通常會有第2絕緣層25之接觸孔的剖面形狀呈反錐形形狀之疑慮。因此，本實施形態中，係以使第3絕緣層26的側蝕速度相對於此界面K1上的速度為銅等以上之速度之方式來成膜，藉此，可在第2絕緣層25與第3絕緣層26之界面K2附近，控制為愈接近界面K2，第2絕緣層25的蝕刻速度愈快，以緩和反錐形形狀。
具體而言，當絕緣層為氮化矽時，氮化矽中含有愈多的氮，愈可增快從側方之蝕刻速度。氮化矽中的氮，例如於成膜時可提高作為副原料氣體之氨的流量來增加。
第13圖至第16圖，為均藉由氮化矽來形成第1絕緣層20、第2絕緣層25及第3絕緣層26，並且將接觸孔形成於此等第1絕緣層20、第2絕緣層25及第3絕緣層26時之SEM照片。
在此，第1絕緣層20的成膜條件於各圖間為共通，矽烷(SiH4 )的流量為0.17[L/min]，氨(NH3 )的流量為0.17[L/min]，氮氣(N2 )的流量為2.5[L/min]。
此外，在此，第2絕緣層25的成膜條件於各圖間為共通，矽烷(SiH4 )的流量為0.17[L/min]，氨(NH3 )的流量為0.17[L/min]，氮氣(N2 )的流量為2.5[L/min]。藉此製得之第2絕緣層的層厚為1700。
此外，第3絕緣層26的成膜條件，氨(NH3 )的流量於各圖間為不同。亦即，氨(NH3 )的流量，於第13圖中為與第1絕緣層20及第2絕緣層25相等之流量，為0.17[L/min]。此外，於第14圖中為0.19[L/min]，於第15圖中為0.22[L/min]，於第16圖中為0.34[L/min]。又，其他條件矽烷(SiH4 )的流量及氮(N2 )的流量於各圖間為共通，矽烷(SiH4 )的流量為0.17[L/min]，氮氣(N2 )的流量為2.5[L/min]。藉此製得之第3絕緣層的層厚於各圖間為共通，為300。
此外，第17圖為以第3絕緣層26的成膜時之氨(NH3 )的流量F26與第2絕緣層25的成膜時之氨(NH3 )的流量F25之比F26/F25作為橫軸，以根據上述SEM照片所導出之第2絕緣層25的錐角An[deg]作為縱軸時之圖面。由於將第3絕緣層26的成膜時之氨(NH3 )的流量F26較第2絕緣層25的成膜時之氨(NH3 )的流量F25多，可緩和第2絕緣層25的剖面形狀呈反錐形狀態者，並且更可控制為正錐形形狀。
此係由於第3絕緣層26的端面較第2絕緣層25的端面更快被蝕刻，伴隨於此，使第2絕緣層25之與第3絕緣層26之接觸面側的表面依序被暴露出，且第2絕緣層25從該暴露出的表面依序被蝕刻之故。
亦即，若控制為使第3絕緣層26的成膜時之副原料的流量較第2絕緣層25的成膜時之副原料的流量還多，來將第2絕緣層25及第3絕緣層26成膜，則能夠改善以覆蓋第2絕緣層25及第3絕緣層26之方式所成膜之第3導電層42，相對於第2絕緣層25之覆蓋程度。
第18圖為將第3絕緣層26的成膜時之氨(NH3 )的流量設為0.34[L/min]之情況，並且將第2絕緣層25的層厚設為較薄的1000，來取代將第3絕緣層26的層厚設為較厚的1000之情況。此時，亦可緩和第2絕緣層25的剖面形狀呈反錐形狀態者，並且更可控制為正錐形形狀。惟當在氮化矽中含有較多的氮時，絕緣性或耐壓性有降低之虞，所以較佳係將第2絕緣層25的層厚形成為例如1500以上之相對較厚者，將第3絕緣層26的層厚形成為例如20~300之相對較薄者。
此外，上述實施形態中，係說明第2絕緣層25及第3絕緣層26由相同材料所形成之情況，但只要是第3絕緣層26從側方之蝕刻速度較第2絕緣層25還快者，第2絕緣層25及第3絕緣層26亦可由不同材料所形成。然而，若第2絕緣層25及第3絕緣層26由相同材料所形成，則可使用同一反應室來連續地成膜，因而較佳。
此外，上述實施形態中，係說明第1絕緣層20及第2絕緣層25由相同材料所形成之情況，但第1絕緣層20及第2絕緣層25亦可由不同材料所形成。
此外，上述實施形態中，係說明對第1絕緣層20、第2絕緣層25及第3絕緣層26進行乾式蝕刻之情況，但就從側方之蝕刻速度之觀點來看亦可產生同樣作用，所以亦可將第1絕緣層20、第2絕緣層25及第3絕緣層26，運用在採用蝕刻液之濕式蝕刻。
此外，上述實施形態中，係說明液晶顯示面板之多層膜的形成方法，但亦可運用在有機電致發光顯示面板之多層膜的形成方法。
此外，上述實施形態中，係說明形成薄膜電晶體時之多層膜的形成方法，但亦可運用在形成多層膜作為不具有薄膜電晶體之配線電路之情況。
此外，上述實施形態中，係說明將接觸孔形成於第1絕緣層20、第2絕緣層25及第3絕緣層26之情況，但此接觸孔H0 亦可形成為其周圍由第1絕緣層20、第2絕緣層25及第3絕緣層26所完全包圍之形狀者，或是如第19圖所示，形成為使預定方向從第1絕緣層20、第2絕緣層25及第3絕緣層26開放之狀態者。
1．．．液晶顯示面板
2．．．第1基板
3．．．第2基板
4．．．密封材
5．．．液晶層
6．．．顯示區域
7．．．像素電極
8．．．薄膜電晶體
9．．．掃描線
10．．．訊號線
11．．．靜電保護用環
11a．．．第1配線區域
11b．．．第2配線區域
11c．．．外圍區域
12．．．第1外部連接端子
13．．．第1靜電保護元件
14．．．第2外部連接端子
15．．．第2靜電保護元件
18．．．共通電極
20、62．．．第1絕緣層
21．．．半導體層
22．．．歐姆接觸層
23．．．金屬層
24．．．防蝕刻層
25、63．．．第2絕緣層
26．．．第3絕緣層
27．．．連接用配線
28．．．連接用配線
29．．．第1接觸區域
29a、29b．．．第1接觸孔
30．．．第2接觸區域
30a、30b、30c．．．第2接觸孔
31．．．第3接觸區域
31a、31b、31c．．．第3接觸孔
32．．．第4接觸區域
32a、32b．．．第4接觸孔
33．．．第5接觸區域
33a、33b．．．第5接觸孔
40、66．．．第1導電層
41、64．．．第2導電層
42、65．．．第3導電層
50．．．光阻
61．．．接觸孔
D1、D2．．．汲極
G1、G2．．．閘極
K1、K2．．．界面
R1、R2、R3．．．區域
S1、S2．．．源極
第1A圖為液晶顯示面板之概略俯視圖。
第1B圖為液晶顯示面板之概略剖面圖。
第2圖為薄膜電晶體陣列之等效電路俯視圖。
第3圖為形成於第1基板之多層膜的剖面圖。
第4圖為形成於第1基板之多層膜的形成方法之說明圖，其係使第1導電層成膜於第1基板之狀態。
第5圖為形成於第1基板之多層膜的形成方法之說明圖，其係將第1導電層進行圖案化之狀態。
第6圖為形成於第1基板之多層膜的形成方法之說明圖，其係使第1絕緣層、半導體層及防蝕刻層成膜之狀態。
第7圖為形成於第1基板之多層膜的形成方法之說明圖，其係將防蝕刻層進行圖案化之狀態。
第8圖為形成於第1基板之多層膜的形成方法之說明圖，其係使歐姆接觸層及第2絕緣層成膜之狀態。
第9圓為形成於第1基板之多層膜的形成方法之說明圖，其係將第2導電膜進行圖案化之狀態。
第10圖為形成於第1基板之多層膜的形成方法之說明圖，其係將第3絕緣層上的光阻進行圖案化之狀態。
第11圖為形成於第1基板之多層膜的形成方法之說明圖，其係將接觸孔形成於第1絕緣層、第2絕緣層及第3絕緣層之狀態。
第12圖為形成於第1基板之多層膜的形成方法之說明圖，其係使第3導電膜成膜之狀態。
第13圖為接觸孔的剖面SEM照片，在第2絕緣層及第3絕緣層的成膜時，將副原料氣體的流量相等地設為0.17[L/min]之情況。
第14圖為接觸孔的剖面SEM照片，在第2絕緣層的成膜時將副原料氣體的流量設為0.17[L/min]，在第3絕緣層的成膜時設為0.19[L/min]之情況。
第15圖為接觸孔的剖面SEM照片，在第2絕緣層的成膜時將副原料氣體的流量設為0.17[L/min]，在第3絕緣層的成膜時設為0.22[L/min]之情況。
第16圖為接觸孔的剖面SEM照片，在第2絕緣層的成膜時將副原料氣體的流量設為0.17[L/min]，在第3絕緣層的成膜時設為0.34[L/min]之情況。
第17圖為副原料的流量比與第2絕緣層的錐角之關係的說明圖。
第18圖為接觸孔的剖面SEM照片，將第2絕緣層的層厚及第3絕緣層的層厚分別設為1000之情況。
第19圖為接觸孔之俯視形狀的變形例。
第20圖為覆蓋程度較差時之說明圖。
2．．．第1基板
7．．．像素電極
8．．．薄膜電晶體
9．．．掃描線
10．．．訊號線
11a．．．第1配線區域
11b．．．第2配線區域
13．．．第1靜電保護元件
20．．．第1絕緣層
21．．．半導體層
22．．．歐姆接觸層
23．．．金屬層
24．．．防蝕刻層
25．．．第2絕緣層
26．．．第3絕緣層
27．．．連接用配線
28．．．連接用配線
29．．．第1接觸區域
29a、29b．．．第1接觸孔
30．．．第2接觸區域
30a、30b、30c．．．第2接觸孔
31．．．第3接觸區域
31a、31b、31c．．．第3接觸孔
32．．．第4接觸區域
32a、32b．．．第4接觸孔
33．．．第5接觸區域
33a、33b．．．第5接觸孔
D1、D2．．．汲極
G1、G2．．．閘極
K1、K2．．．界面
R1、R2、R3．．．區域
S1、S2．．．源極

Claims (33)

  1. 一種多層膜的形成方法，其具有：使第1導電層成膜於基板上之步驟；使第1絕緣層成膜於前述第1導電層上之步驟；使第2導電層成膜於前述第1絕緣層上，並將前述成膜之第2導電層進行圖案化之步驟；以覆蓋經圖案化之前述第2導電層之方式，使第2絕緣層成膜於前述基板上之步驟；使蝕刻速度較該第2絕緣層還快之第3絕緣層，成膜於前述第2絕緣層上之步驟；以及相對於前述第1絕緣層、前述第2絕緣層及前述第3絕緣層，總括地形成使前述第1導電層的至少一部分暴露出之接觸孔之步驟；其中該第1絕緣層之成膜氣體的成分與該第2絕緣層之成膜氣體的成分相同，且該第1絕緣層之成膜氣體的流速與該第2絕緣層之成膜氣體的流速相同。
  2. 如申請專利範圍第1項之多層膜的形成方法，其中該第1絕緣層、該第2絕緣層及該第3絕緣層均由無機材料所形成。
  3. 如申請專利範圍第2項之多層膜的形成方法，其中該第1絕緣層、該第2絕緣層及該第3絕緣層均由氮化矽所形成。
  4. 如申請專利範圍第2項之多層膜的形成方法，其中該第3絕緣層係以含有較該第2絕緣層還多的氮之方式所形成。
  5. 如申請專利範圍第4項之多層膜的形成方法，其中該接 觸孔係藉由含有CF4 或SF6 之蝕刻氣體所形成；該蝕刻速度為藉由含有CF4 或SF6 之蝕刻氣體來進行蝕刻之速度。
  6. 如申請專利範圍第1項之多層膜的形成方法，其中含有在形成該接觸孔後，使第3導電層成膜於形成有該接觸孔之區域的步驟。
  7. 如申請專利範圍第1項之多層膜的形成方法，其中該第2絕緣層的層厚為1500Å以上；該第3絕緣層的層厚為20~300Å。
  8. 如申請專利範圍第1項之多層膜的形成方法，其中該第1絕緣層從該接觸孔暴露出的部分，具有相對於該基板之表面呈傾斜之第1表面、與相對於該基板之表面呈實質上平行之第2表面，且該第1絕緣層之該第2表面在與該第2絕緣層鄰接的交界具有實質上平坦之頂面。
  9. 如申請專利範圍第1項之多層膜的形成方法，其中該第1絕緣層為第1氮化矽層；該第2絕緣層為第2氮化矽層；且該第3絕緣層為含有較該第2氮化矽層還多的氮之第3氮化矽層。
  10. 如申請專利範圍第1項之多層膜的形成方法，其中使該第2絕緣層成膜之步驟，係藉由使用有至少含有主原料氣體與副原料氣體之第1處理氣體的CVD；使該第3絕緣層成膜之步驟，係藉由使用有前述副原料氣體的流量相對於前述主原料氣體的流量較前述第1處理氣體還大之第2處理氣體的CVD。
  11. 如申請專利範圍第10項之多層膜的形成方法，其中該主原料氣體為矽烷；該副原料氣體為氨。
  12. 如申請專利範圍第11項之多層膜的形成方法，其中該第1處理氣體及該第2處理氣體係含有氮作為稀釋氣體。
  13. 如申請專利範圍第11項之多層膜的形成方法，其中該第3絕緣層係以含有較該第2絕緣層還多的氮之方式所成膜。
  14. 如申請專利範圍第10項之多層膜的形成方法，其中該第1處理氣體與該第2處理氣體之主原料氣體的流量為相等。
  15. 如申請專利範圍第10項之多層膜的形成方法，其中該第1絕緣膜係藉由使用有該第1處理氣體之CVD所成膜。
  16. 如申請專利範圍第10項之多層膜的形成方法，其係含有在形成該接觸孔後，使第3導電層成膜於形成有該接觸孔之區域的步驟。
  17. 如申請專利範圍第10項之多層膜的形成方法，其中該第2絕緣層的層厚為1500Å以上；該第3絕緣層的層厚為20~300Å。
  18. 如申請專利範圍第1項之多層膜的形成方法，其中該第2絕緣層之成膜氣體的成分與該第3絕緣層之成膜氣體的成分相同，且該第3絕緣層之成膜氣體的流速與該第1絕緣層之成膜氣體的流速及該第2絕緣層之成膜氣體的流速不同。
  19. 一種顯示面板之製法，其具有：使第1導電層成膜於基板上之步驟；藉由將前述第1導電層進行圖案化而至少形成掃描線及閘極之步驟；以覆蓋前述閘極及前述掃描線之方式，使第1絕緣層成膜於前述基板上之步驟；使第2導電層成膜於前述第1絕緣層上之步驟；藉由將前述第2導電層進行圖案化而至少形成訊號線、汲極及源極之步驟；以覆蓋前述訊號線、前述汲極及前述源極之方式，使第2絕緣層成膜於前述基板上之步驟；使蝕刻速度較該第2絕緣層還快之第3絕緣層，成膜於前述第2絕緣層上之步驟；以及相對於前述第1絕緣層、前述第2絕緣層及前述第3絕緣層，總括地形成使前述掃描線的一部分暴露出之接觸孔之步驟；其中該第1絕緣層之成膜氣體的成分與該第2絕緣層之成膜氣體的成分相同，且該第1絕緣層之成膜氣體的流速與該第2絕緣層之成膜氣體的流速相同。
  20. 如申請專利範圍第19項之顯示面板之製法，其中該第1絕緣層、該第2絕緣層及該第3絕緣層均由氮化矽所形成。
  21. 如申請專利範圍第20項之顯示面板之製法，其中該第3絕緣層係以含有較該第2絕緣層還多的氮之方式所形成。
  22. 如申請專利範圍第21項之顯示面板之製法，其中該接觸孔係藉由含有CF4 或SF6 之蝕刻氣體所形成；該蝕刻速度為藉由含有CF4 或SF6 之蝕刻氣體來進行蝕刻之速度。
  23. 如申請專利範圍第19項之顯示面板之製法，其係含有在形成該接觸孔後，使第3導電層成膜於形成有該接觸孔之區域的步驟。
  24. 如申請專利範圍第19項之顯示面板之製法，其中該第1絕緣層從該接觸孔暴露出的部分，具有相對於該基板之表面呈傾斜之第1表面、與相對於該基板之表面呈實質上平行之第2表面，且該第1絕緣層之該第2表面在與該第2絕緣層鄰接的交界具有實質上平坦之頂面。
  25. 如申請專利範圍第19項之顯示面板之製法，其中該第2絕緣層之成膜氣體的成分與該第3絕緣層之成膜氣體的成分相同，且該第3絕緣層之成膜氣體的流速與該第1絕緣層之成膜氣體的流速及該第2絕緣層之成膜氣體的流速不同。
  26. 一種顯示面板，其具備：第1基板；作為第1導電層形成於前述第1基板上之掃描線及閘極；成膜於前述第1導電層上，並形成有使前述第1導電層的至少一部分暴露出之接觸孔之第1絕緣層；作為第2導電層形成於前述第1絕緣層上之訊號線、汲極及源極； 由氮化矽所形成，成膜於前述第2導電層上，並形成有連通於前述第1絕緣層的接觸孔之接觸孔，使前述第1導電層的至少一部分暴露出之第2絕緣層；以及由氮的含量較前述第2絕緣層還多之氮化矽所形成，成膜於前述第2絕緣層上，並形成有與前述第1絕緣層的接觸孔及前述第2絕緣層的接觸孔連通之接觸孔，使前述第1導電層的至少一部分暴露出之第3絕緣層；其中該第1絕緣層之成膜氣體的成分與該第2絕緣層之成膜氣體的成分相同，且該第1絕緣層之成膜氣體的流速與該第2絕緣層之成膜氣體的流速相同。
  27. 如申請專利範圍第26項之顯示面板，其係以接觸於從該接觸孔暴露出之區域的該第1導電層之方式，使第3導電層成膜於該第3絕緣層上。
  28. 如申請專利範圍第26項之顯示面板，其中該第1絕緣層係由氮化矽所形成。
  29. 如申請專利範圍第26項之顯示面板，其中該第2導電層係形成為多層構造。
  30. 如申請專利範圍第26項之顯示面板，其中以與該第1基板相對向之方式配置有第2基板；於該第1基板與該第2基板之間形成有液晶層。
  31. 如申請專利範圍第26項之顯示面板，其中該第1絕緣層從該接觸孔暴露出的部分，具有相對於該基板之表面呈傾斜之第1表面、與相對於該基板之表面呈實質上平行之第2表面，且該第1絕緣層之該第2表面在與該第2絕緣層鄰接的交界具有實質上平坦之頂面。
  32. 如申請專利範圍第26項之顯示面板，其中該第2絕緣層之成膜氣體的成分與該第3絕緣層之成膜氣體的成分相同，且該第3絕緣層之成膜氣體的流速與該第1絕緣層之成膜氣體的流速及該第2絕緣層之成膜氣體的流速不同。
  33. 一種顯示面板，其具備：第1基板；作為第1導電層形成於前述第1基板上之掃描線及閘極；成膜於前述第1導電層上，並形成有使前述第1導電層的至少一部分暴露出之接觸孔之第1絕緣層；作為第2導電層形成於前述第1絕緣層上之訊號線、汲極及源極；由氮化矽所形成，成膜於前述第2導電層上，並形成有連通於前述第1絕緣層的接觸孔之接觸孔，使前述第1導電層的至少一部分暴露出之第2絕緣層；以及由氮的含量較前述第2絕緣層還多之氮化矽所形成，成膜於前述第2絕緣層上，並形成有與前述第1絕緣層的接觸孔及前述第2絕緣層的接觸孔連通之接觸孔，使前述第1導電層的至少一部分暴露出之第3絕緣層；其中該第1絕緣層從該接觸孔暴露出的部分，具有相對於該基板之表面呈傾斜之第1表面、與相對於該基板之表面呈實質上平行之第2表面，且該第1絕緣層之該第2表面在與該第2絕緣層鄰接的交界具有實質上平坦之頂面。
TW099102008A 2009-01-27 2010-01-26 多層膜的形成方法、顯示面板之製法及顯示面板 TWI495008B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009015154 2009-01-27
JP2009286291A JP4752967B2 (ja) 2009-01-27 2009-12-17 多層膜の形成方法及び表示パネルの製造方法

Publications (2)

Publication Number Publication Date
TW201034077A TW201034077A (en) 2010-09-16
TWI495008B true TWI495008B (zh) 2015-08-01

Family

ID=42353910

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099102008A TWI495008B (zh) 2009-01-27 2010-01-26 多層膜的形成方法、顯示面板之製法及顯示面板

Country Status (5)

Country Link
US (1) US8610871B2 (zh)
JP (1) JP4752967B2 (zh)
KR (1) KR101162837B1 (zh)
CN (1) CN101789402B (zh)
TW (1) TWI495008B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012057996A (ja) 2010-09-07 2012-03-22 Mitsutoyo Corp 画像測定装置及び画像測定方法
TWI489171B (zh) * 2012-05-28 2015-06-21 Au Optronics Corp 畫素陣列基板、顯示面板、接觸窗結構及其製造方法
CN107123688B (zh) * 2012-06-29 2021-04-09 株式会社半导体能源研究所 半导体装置
KR102046996B1 (ko) * 2012-10-16 2019-11-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP6221243B2 (ja) * 2013-01-28 2017-11-01 凸版印刷株式会社 薄膜トランジスタアレイ及び画像表示装置
JP6135427B2 (ja) * 2013-09-27 2017-05-31 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
CN104698710A (zh) * 2015-04-01 2015-06-10 上海天马微电子有限公司 一种阵列基板以及液晶显示装置
WO2016208414A1 (ja) * 2015-06-23 2016-12-29 ソニー株式会社 素子基板および素子基板の製造方法ならびに表示装置
CN105552091A (zh) * 2016-03-09 2016-05-04 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN205539837U (zh) * 2016-04-15 2016-08-31 京东方科技集团股份有限公司 一种液晶显示面板及显示装置
TWI667780B (zh) * 2018-08-02 2019-08-01 友達光電股份有限公司 顯示面板
CN109935583B (zh) * 2019-03-28 2021-03-02 京东方科技集团股份有限公司 阵列基板、显示面板及阵列基板的制造方法
CN113078172B (zh) * 2021-03-29 2023-05-26 合肥鑫晟光电科技有限公司 显示基板及其制备方法和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5496749A (en) * 1992-10-15 1996-03-05 Fujitsu Limited Method of manufacturing thin film transistors in a liquid crystal display apparatus
US20050270447A1 (en) * 2004-06-03 2005-12-08 Fujitsu Limited Liquid crystal display device and method of manufacturing the same
US20070087486A1 (en) * 2005-10-03 2007-04-19 Nec Lcd Technologies, Ltd. Thin-film transistor, TFT-array substrate, liquid-crystal display device and method of fabricating the same
US20070298538A1 (en) * 2006-06-09 2007-12-27 Hitachi Displays, Ltd. Liquid crystal display device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396078B1 (en) * 1995-06-20 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a tapered hole formed using multiple layers with different etching rates
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JP3842852B2 (ja) * 1995-11-27 2006-11-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
KR100286049B1 (ko) * 1999-01-15 2001-03-15 윤종용 정전기 보호 회로를 가지는 액정 표시 장치
JP2001077192A (ja) * 1999-08-31 2001-03-23 Sony Corp 半導体装置およびその製造方法
KR100650401B1 (ko) * 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP5062558B2 (ja) * 2006-07-25 2012-10-31 Ｎｌｔテクノロジー株式会社 アクティブマトリクス基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5496749A (en) * 1992-10-15 1996-03-05 Fujitsu Limited Method of manufacturing thin film transistors in a liquid crystal display apparatus
US20050270447A1 (en) * 2004-06-03 2005-12-08 Fujitsu Limited Liquid crystal display device and method of manufacturing the same
US20070087486A1 (en) * 2005-10-03 2007-04-19 Nec Lcd Technologies, Ltd. Thin-film transistor, TFT-array substrate, liquid-crystal display device and method of fabricating the same
US20070298538A1 (en) * 2006-06-09 2007-12-27 Hitachi Displays, Ltd. Liquid crystal display device

Also Published As

Publication number Publication date
CN101789402A (zh) 2010-07-28
KR20100087642A (ko) 2010-08-05
CN101789402B (zh) 2015-04-01
TW201034077A (en) 2010-09-16
US8610871B2 (en) 2013-12-17
KR101162837B1 (ko) 2012-07-06
JP4752967B2 (ja) 2011-08-17
US20100188592A1 (en) 2010-07-29
JP2010199556A (ja) 2010-09-09

Similar Documents

Publication Publication Date Title
TWI495008B (zh) 多層膜的形成方法、顯示面板之製法及顯示面板
WO2011010415A1 (ja) 薄膜トランジスタ基板の製造方法
JP4947510B2 (ja) アクティブマトリクス型表示装置及びその製造方法
US11251257B2 (en) Manufacturing method of display panel having pad comprising embedded part and protruded part
JP2007041561A (ja) 平板ディスプレイ装置
JP5026019B2 (ja) 薄膜トランジスタ基板、薄膜トランジスタの製造方法、及び表示装置
KR20070009329A (ko) 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
JP2023518622A (ja) 表示基板及びその製造方法、表示マザーボード並びに表示装置
WO2015062265A1 (zh) 像素结构、阵列基板、显示装置及像素结构的制造方法
WO2016026207A1 (zh) 阵列基板及其制作方法和显示装置
US7656468B2 (en) Display device and manufacturing method of the display device
US8618538B2 (en) Thin film transistor array panel and manufacturing method thereof
WO2018061851A1 (ja) アクティブマトリクス基板およびその製造方法
JP2000221542A (ja) 薄膜トランジスタ基板
KR20150021689A (ko) 표시 기판 및 표시 기판의 제조 방법
US10459300B2 (en) Array substrate and a method for fabricating the same, a liquid crystal display panel
JPWO2013011601A1 (ja) 液晶表示装置およびその製造方法
JP2002189226A (ja) 液晶表示装置およびその製造方法
KR20060136217A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20070102384A (ko) 픽셀 구조체 제조방법
JP2004170724A (ja) 液晶表示装置の製造方法
US20080188042A1 (en) Method of manufacturing thin film transistor panel
JP2007324534A (ja) 薄膜トランジスタ基板、及びその製造方法
JP2009278049A (ja) 配線構造及び表示装置
KR20060102172A (ko) 박막 트랜지스터 표시판