CN101789402A - 多层膜的形成方法、显示面板的制造方法及显示面板 - Google Patents

多层膜的形成方法、显示面板的制造方法及显示面板 Download PDF

Info

Publication number
CN101789402A
CN101789402A CN201010104066A CN201010104066A CN101789402A CN 101789402 A CN101789402 A CN 101789402A CN 201010104066 A CN201010104066 A CN 201010104066A CN 201010104066 A CN201010104066 A CN 201010104066A CN 101789402 A CN101789402 A CN 101789402A
Authority
CN
China
Prior art keywords
mentioned
insulating barrier
conductive layer
contact hole
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010104066A
Other languages
English (en)
Other versions
CN101789402B (zh
Inventor
田中良孝
近森博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN101789402A publication Critical patent/CN101789402A/zh
Application granted granted Critical
Publication of CN101789402B publication Critical patent/CN101789402B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Drying Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种多层膜的形成方法、显示面板的制造方法及显示面板。多层膜的形成方法包括：在基板上形成第一导电层的工序；在上述第一导电层上形成第一绝缘层的工序；在上述第一绝缘层上形成第二导电层，并对上述形成的第二导电层进行构图的工序；在上述基板上形成第二绝缘层以覆盖被构图的上述第二导电层的工序；在上述第二绝缘层上形成蚀刻速度比该第二绝缘层快的第三绝缘层的工序；及对上述第一绝缘层、上述第二绝缘层及上述第三绝缘层一起形成使上述第一导电层的至少一部分露出的接触孔的工序。

Description

多层膜的形成方法、显示面板的制造方法及显示面板
相关申请的交叉引用
本申请基于2009年1月27日提交的在先日本专利申请2009-015154并享受其优先权，后者的全部内容以引用的方式并入于此。
技术领域
本发明涉及多层膜的形成方法、显示面板的制造方法及显示面板。
背景技术
近年来，正在开发将薄膜晶体管(TFT)用作开关元件的有源矩阵型的液晶显示面板。
有源矩阵型的液晶显示面板在显示区域以矩阵状排列有多个显示像素。即，在相互相对配置的2片基板之中的一方，以矩阵状排列有多个像素电极。另外，多个像素电极的各个像素电极连接至分别对应的薄膜晶体管的源电极、漏电极之中的一方。另外，薄膜晶体管的源电极、漏电极之中的另一方连接至沿列方向延伸的信号线。另外，薄膜晶体管的栅电极连接至沿行方向延伸的扫描线。
在此，信号线和扫描线作为在信号线与扫描线之间隔着第一绝缘层的相互不同层的导电膜来形成。即，通过将信号线和扫描线作为相互不同层的导电膜来形成，从而在信号线与扫描线交叉的区域中它们不短路，扫描线能够在相对于信号线垂直的方向上延伸来形成。
另外，薄膜晶体管已知逆交错(inversely staggered)型和共面(coplanar)型。例如，逆交错型的薄膜晶体管为：栅电极作为配置在比半导体薄膜靠基板侧的第一导电层来形成，而且源电极、漏电极作为配置在比半导体薄膜靠液晶层侧的第二导电层来形成。为此，在对于薄膜晶体管使用逆交错型的情况下，将与栅电极连接的扫描线作为与栅电极相同的第一导电层来形成，将信号线作为与源电极、漏电极相同的第二导电层来形成。
另外，薄膜晶体管和信号线通过作为在它们的更上层侧(液晶层侧)成膜的第二绝缘层的平坦化膜来覆盖。因此，为了将第一导电层电连接至形成在第二绝缘层上的第三导电层，需要在第一绝缘层和第二绝缘层中形成接触孔并使第一导电层的一部分露出。此时，在第一绝缘层中形成的接触孔和在第二绝缘层中形成的接触孔通过同一光刻工序一起形成为相互连通。
但是，即使在以相同的材料来形成第一绝缘层和第二绝缘层的情况下，如图20所示，确认为在接触孔61中第一绝缘层62的截面形状形成为锥形，而另一方面，第二绝缘层63的截面形状形成为倒锥形(屋檐形)。这可以想到是因为：在第一绝缘层62上形成第二导电层64时、和对于第二导电层64进行构图时，第一绝缘层62的表面变质，在除去接触孔61中的第一绝缘层62及第二绝缘层63时，越靠近第一绝缘层62与第二绝缘层63的界面处，从侧面的蚀刻速度越快。更具体地，第一绝缘层62的变质的层从其端面开始先被蚀刻，与此相伴，第二绝缘层63的与第一绝缘层62的接触面侧的表面依次露出，第二绝缘层63也被从该露出的表面蚀刻。那么，像这样，第二绝缘层63形成为倒锥形，存在以下问题：在接触孔61中，第三导电层65对于第二绝缘层63的覆盖变差，容易发生第一导电层66与第三导电层65之间的导电不良。
发明内容
因此，本发明的目的在于，提供一种多层膜的形成方法、显示面板的制造方法及显示面板，即使在构图为预定形状的导电层的上下配置的绝缘层的各自上形成接触孔，并经由这些接触孔将形成为相互不同的层的2个导电层相互电连接的情况下，也不容易发生导电不良。
本发明的多层膜的形成方法的方式之一包括以下工序：
在基板上形成第一导电层的工序；
在上述第一导电层上形成第一绝缘层的工序；
在上述第一绝缘层上形成第二导电层，并对上述形成的第二导电层进行构图的工序；
在上述基板上形成第二绝缘层以覆盖被构图的上述第二导电层的工序；
在上述第二绝缘层上形成蚀刻速度比该第二绝缘层快的第三绝缘层的工序；及
对上述第一绝缘层、上述第二绝缘层及上述第三绝缘层一起形成使上述第一导电层的至少一部分露出的接触孔的工序。
另外，本发明的多层膜的形成方法的其他方式之一包括以下工序：
在基板上形成第一导电层的工序；
在上述第一导电层上形成第一氮化硅层的工序；
在上述第一氮化硅层上形成第二导电层，并对上述形成的第二导电层进行构图的工序；
在上述基板上形成第二氮化硅层以覆盖被构图的上述第二导电层的工序；
在上述第二氮化硅层上形成所含的氮比该第二氮化硅层多的第三氮化硅层的工序；及
对上述第一氮化硅层、上述第二氮化硅层及上述第三氮化硅层一起形成使上述第一导电层的至少一部分露出的接触孔的工序。
另外，本发明的多层膜的形成方法的其他方式之一包括以下工序：
在基板上形成第一导电层的工序；
在上述第一导电层上形成第一绝缘层的工序；
在上述第一绝缘层上形成第二导电层，并对上述形成的第二导电层进行构图的工序；
通过利用了至少包含主原料气体和副原料气体的第一工艺气体的CVD，在上述基板上形成第二绝缘层以覆盖被构图的上述第二导电层的工序；
通过利用了第二工艺气体的CVD，在上述第二绝缘层上形成第三绝缘层的工序，其中，该第二工艺气体的相对于上述主原料气体的流量的上述副原料气体的流量比上述第一工艺气体大；及
对上述第一绝缘层、上述第二绝缘层及上述第三绝缘层一起形成使上述第一导电层的至少一部分露出的接触孔的工序。
本发明的显示面板的制造方法的方式之一包括以下工序：
在基板上形成第一导电层的工序；
通过对上述第一导电层进行构图来至少形成扫描线及栅电极的工序；
在上述基板上形成第一绝缘层以覆盖上述栅电极及上述扫描线的工序；
在上述第一绝缘层上形成第二导电层的工序；
通过对上述第二导电层进行构图来至少形成信号线、漏电极及源电极的工序；
在上述基板上形成第二绝缘层以覆盖上述信号线、上述漏电极及上述源电极的工序；
在上述第二绝缘层上形成蚀刻速度比该第二绝缘层快的第三绝缘层的工序；及
一起形成接触孔的工序，上述接触孔使上述扫描线的一部分相对于上述第一绝缘层、上述第二绝缘层及上述第三绝缘层露出。
另外，本发明的显示面板的方式之一具备：
第一基板；
扫描线及栅电极，在上述第一基板上作为第一导电层形成；
第一绝缘层，在上述第一导电层上形成，并且在该第一绝缘层上形成了使上述第一导电层的至少一部分露出的接触孔；
信号线、漏电极及源电极，在上述第一绝缘层上作为第二导电层形成；
第二绝缘层，由氮化硅形成，形成在上述第二导电层上，并且在该第二绝缘层上形成了与上述第一绝缘层的接触孔连通的接触孔，来使上述第一导电层的至少一部分露出；及
第三绝缘层，由含氮的含有量比上述第二绝缘层多的氮化硅形成，形成在上述第二绝缘层上，并且在该第三绝缘层上形成了与上述第一绝缘层的接触孔和上述第二绝缘层的接触孔连通的接触孔，来使上述第一导电层的至少一部分露出。
根据本发明，即使在构图为预定形状的导电层的上下配置的绝缘层的各自上形成接触孔，并经由这些接触孔将形成为相互不同的层的2个导电层相互电连接的情况下，也能够获得不容易发生导电不良的多层膜。
本发明其他的对象及其优点将通过以下的说明来阐明，一部分将通过说明来揭示或通过本发明的实施来获知。本发明的对象及其优点尤其将通过以下的具体实施方式及其组合来实现和获得。
附图说明
附图包含于此并作为说明书的一部分，用于阐明本发明的实施方式，并与上述总体说明及下述具体实施方式一起，来阐述本发明的主旨。
图1A是液晶显示面板的概略平面图。
图1B是液晶显示面板的概略截面图。
图2是薄膜晶体管阵列的等价电路的平面图。
图3是形成于第一基板的多层膜的截面图。
图4是形成于第一基板的多层膜的形成方法的说明图，是在第一基板形成了第一导电层的状态。
图5是形成于第一基板的多层膜的形成方法的说明图，是对于第一导电层进行了构图的状态。
图6是形成于第一基板的多层膜的形成方法的说明图，是形成了第一绝缘层、半导体层及蚀刻防止层的状态。
图7是形成于第一基板的多层膜的形成方法的说明图，是形成了蚀刻防止层的状态。
图8是形成于第一基板的多层膜的形成方法的说明图，是形成了欧姆接触层及第二绝缘层的状态。
图9是形成于第一基板的多层膜的形成方法的说明图，是对于第二导电层进行了构图的状态。
图10是形成于第一基板的多层膜的形成方法的说明图，是对于第三绝缘层上的光抗蚀剂进行了构图的状态。
图11是形成于第一基板的多层膜的形成方法的说明图，是在第一绝缘层、第二绝缘层及第三绝缘层中形成了接触孔的状态。
图12是形成于第一基板的多层膜的形成方法的说明图，是形成了第三导电层的状态。
图13是接触孔的截面SEM照片，是在第二绝缘层及第三绝缘层的成膜时使副原料气体的流量等于0.17[L/min]的情况。
图14是接触孔的截面SEM照片，是在第二绝缘层的成膜时将副原料气体的流量设为0.17[L/min]，并在第三绝缘层的成膜时将副原料气体的流量设为0.19[L/min]的情况。
图15是接触孔的截面SEM照片，是在第二绝缘层的成膜时将副原料气体的流量设为0.17[L/min]，并在第三绝缘层的成膜时将副原料气体的流量设为0.22[L/min]的情况。
图16是接触孔的截面SEM照片，是在第二绝缘层的成膜时将副原料气体的流量设为0.17[L/min]，并在第三绝缘层的成膜时将副原料气体的流量设为0.34[L/min]的情况。
图17是副原料的流量比与第二绝缘层的锥角的关系的说明图。
图18是接触孔的截面SEM照片，是将第二绝缘层的层厚及第三绝缘层的层厚分别设为
Figure GSA00000009233600061
的情况。
图19是接触孔的平面形状的变形例。
图20是覆盖恶化的情况的说明图。
具体实施方式
以下参照附图说明用于实施本发明的方式。
如图1A及图1B所示，有源矩阵型的液晶显示面板1配置为第一基板2与第二基板3相互相对。第一基板2和第二基板3通过形成为框状的密封件4被贴合。另外，在第一基板2与第二基板3之间，通过在由密封件4包围的区域中填充液晶，来形成液晶层5。另外，液晶显示面板1在显示区域6中，多个显示像素以矩阵状排列。
图2是形成于第一基板2的薄膜晶体管阵列的等价电路的平面图。在第一基板2上，使1个像素电极7对应于1个显示像素，在显示区域6中，多个像素电极7以矩阵状排列。然后，多个像素电极7的各个连接至分别对应的薄膜晶体管8的源电极、漏电极之中的一方，例如源电极S1。另外，薄膜晶体管8的源电极、漏电极之中的另一方，例如漏电极D1连接至沿列方向延伸的信号线10。进而，薄膜晶体管8的栅电极G1连接至沿行方向延伸的扫描线9。在此，薄膜晶体管8作为开关元件工作，例如可以使用nMOS型的薄膜晶体管。扫描线9用于向薄膜晶体管8的栅电极G1供给扫描信号，该扫描信号用来对于薄膜晶体管8进行导通(ON)/断开(OFF)控制。信号线10用于经由薄膜晶体管8向像素电极7供给数据信号。另外，虽然详情留待后述，但扫描线9和信号线10作为使绝缘层介于扫描线9与信号线10之间的相互不同的导电层来形成。
另外，在显示区域6的周围，用于保护薄膜晶体管8等不受静电的静电保护用环11形成为包围显示区域6。静电保护用环11具有：第一布线区域11a，平行地沿着扫描线10延伸；及第二布线区域11b，平行地沿着信号线9延伸。另外，第一布线区域11a作为与扫描线10相同的导电层来形成，第二布线区域11b作为与信号线9相同的导电层来形成。另外，如后详述，第一布线区域11a和第二布线区域11b电连接。
扫描线9及信号线10延伸直到由静电保护用环11包围的区域的外侧区域11c。另外，扫描线9连接至设于外侧区域11c的第一外部连接端子12，并且连接至配置在与静电保护用环11之间的第一静电保护元件13。另外，信号线10连接至设于外侧区域11c的第二外部连接端子14，并且连接至配置在与静电保护用环11之间的第二静电保护元件15。
第一外部连接端子12及第二外部连接端子14通过连接挠性布线基板等部件，与外部电路电连接。
第一静电保护元件13形成为源电极S2与静电保护用环11的第二布线区域11b连接、栅电极G2和漏电极D2与扫描线9连接的2端子型的薄膜晶体管。另外，第一静电保护元件13在扫描线9上传输极高电压的静电时，通过从断开状态切换为导通状态来使扫描线9与静电保护用环11之间成为导通状态，使扫描线9上传输的静电经由静电保护用环11分散。
第二静电保护元件15形成为源电极S3与静电保护用环11的第一布线区域11a连接、栅电极G3和漏电极D3与信号线9连接的2端子型的薄膜晶体管。另外，第二静电保护元件15在信号线10上传输极高电压的静电时，通过从断开状态切换为导通状态来使信号线10与静电保护用环11之间成为导通状态，使信号线10上传输的静电经由静电保护用环11分散。
另外，在第二基板3上，如图1B所示，形成了在各显示像素间设定为相等电位的共用电极18。然后，在由密封件4包围的区域中填充液晶，以便在共用电极18与像素电极7之间形成液晶层5。
接下来，说明在第一基板2上成膜的各薄膜的层结构。图3是对于形成了薄膜晶体管8的区域R1、形成了第一静电保护元件13的区域R2、静电保护用环11的第一布线区域11a与第二布线区域11b连接的区域R3，表示在第一基板2上成膜的各薄膜的层结构的截面图。其中，第二静电保护元件15的截面构造或形成方法与第一静电保护元件13大体相同，因此后面省略其说明。
在由玻璃等透明部件构成的第一基板2上，作为第一导电层，形成栅电极G1、G2、扫描线9及静电保护用环11的第一布线区域11a。第一导电层例如将铬、铝、钼、钛等遮光性金属作为材料来形成。另外，第一导电层通过由绝缘性的材料构成的第一绝缘层20覆盖。第一绝缘层20作为栅极绝缘膜发挥作用，例如由氮化硅(SiN或Si3N3)或氧化硅(SiO2)等无机材料形成。
在第一绝缘层20上，作为第二导电层，形成源电极S1、S2、漏电极D1、D2、信号线10及静电保护用环11的第二布线区域11b。第二导电层形成为半导体层21、欧姆接触层22及金属层23依次层叠的多层构造。另外，半导体层21由非晶硅或多晶硅等半导体形成。欧姆接触层22由在非晶硅或多晶硅中掺入了杂质的电阻较低的半导体形成。金属层23例如将铬、铝、钼、钛等遮光性金属作为材料来形成。
另外，在薄膜晶体管8和第一静电保护元件13中的与沟道对应的区域中，作为半导体层21与欧姆接触层22之间的层，设有由绝缘性材料构成的蚀刻防止层24。
第二导电层通过由绝缘性的材料构成的第二绝缘层25覆盖。第二绝缘层25作为使由于薄膜晶体管8和第一静电保护元件13产生的阶差平坦化的平坦化层来发挥作用，例如，由氮化硅(SiN或Si3N3)或氧化硅(SiO2)等无机材料形成。
在第二绝缘层25上，由绝缘性的材料构成的第三绝缘层26形成为厚度比第二绝缘层25薄。例如，在将第二绝缘层25的厚度设为
Figure GSA00000009233600081
的情况下，第三绝缘层26的厚度优选为小于
Figure GSA00000009233600082
尤其优选为
Figure GSA00000009233600083
在第三绝缘层26上，作为第三导电层，形成有像素电极7及连接用布线27、28。第三导电层例如由ITO(氧化铟锡：Indium Tin Oxide)等透明的导电性材料形成。
连接用布线27将扫描线9和第一静电保护元件13的栅电极G2电连接至第一静电保护元件13的漏电极D2，配置为在第一接触区域29与漏电极D2接触并且在第二接触区域30与扫描线9接触。即，在第一接触区域29，以第一静电保护元件13的漏电极D2的一部分从第二绝缘层25及第三绝缘层26露出的方式而形成的第一接触孔29a、29b，形成在第二绝缘层25及第三绝缘层26中。另外，在第二接触区域30，以扫描线9的一部分从第一绝缘层20、第二绝缘层25及第三绝缘层26露出的方式而形成的第二接触孔30a、30b、30c，形成在第一绝缘层20、第二绝缘层25及第三绝缘层26中。然后，使连接用布线27覆盖第一接触孔29a、29b及第二接触孔30a、30b、30c并配置在第一接触孔29a、29b与第二接触孔30a、30b、30c之间。
连接用布线28对于静电保护用环11的第一布线区域11a和第二布线区域11b进行电连接，配置为在第三接触区域31与第一布线区域11a接触并且在第四接触区域32与第二布线区域11b接触。即，在第三接触区域32，以布线区域11a的一部分从第一绝缘层20、第二绝缘层25及第三绝缘层26露出的方式来形成的第三接触孔31a、31b、31c，形成在第一绝缘层20、第二绝缘层25及第三绝缘层26中。另外，在第四接触区域32，以第二布线区域11b的一部分从第二绝缘层25及第三绝缘层26露出的方式来形成的第四接触孔32a、32b，形成在第二绝缘层25及第三绝缘层26中。
另外，第二绝缘层25及第三绝缘层26在与薄膜晶体管8的源电极S1对应的区域33中，形成有第五接触孔33a、33b。另外，像素电极7通过配置为覆盖第五接触孔33a、33b，从而与薄膜晶体管8的源电极S1接触，并与该源电极S1电连接。
接下来，根据图3～图12来说明如上所述在第一基板2上形成的多层膜的形成方法。首先，准备由玻璃等透明部件形成的第一基板2，如图4所示，在第一基板2的一个面，例如通过溅射法或CVD(化学气相沉积：ChemicalVapor Deposition)法来将铬、铝、钼、钛等遮光性金属作为第一导电层40成膜。另外，第一导电层不一定限定为遮光性的金属，例如也可以是ITO等透明性的导电材料。
接下来，在第一导电层40上涂敷光抗蚀剂，并且通过露光及显影来对该涂敷的光抗蚀剂进行构图。然后，将构图的光抗蚀剂作为掩膜，对于从该光抗蚀剂露出的部分的第一导电层40进行蚀刻，然后，通过剥离光抗蚀剂，从而如图5所示，作为构图的第一导电层40，形成栅电极G1、G2、扫描线9及静电保护用环11的第一布线区域11a。
接下来，以覆盖被构图的第一导电层40的方式，在第一基板2上，通过等离子体CVD法等将氮化硅(SiN或Si3N3)或氧化硅(SiO2)等的无机绝缘膜作为第一绝缘层20成膜。在此，例如在通过氮化硅形成第一绝缘层20的情况下，工艺气体利用硅烷(SiH4)作为主原料气体，利用氨气(NH3)作为副原料气体，利用氮(N2)作为稀释气体。
接下来，如图6所示，在第一绝缘层20上，通过等离子体CVD法等，形成(成膜)由非晶硅或多晶硅构成的半导体层21，然后，在半导体层21上，通过等离子体CVD法等，将氮化硅(SiN或Si3N3)等无机绝缘膜作为蚀刻防止层24成膜。其中，第一绝缘层20、半导体层21及蚀刻防止层24优选连续成膜。
接下来，在蚀刻防止层24上涂敷光抗蚀剂，并且通过曝光及显影来对于该涂敷的光抗蚀剂进行构图。然后，将构图的光抗蚀剂作为掩膜，对于从该光抗蚀剂露出的部分的蚀刻防止层24进行蚀刻，然后，通过剥离光抗蚀剂，以在与沟道对应的区域中残留的方式形成被构图的蚀刻防止层24(图7)。
接下来，以覆盖被构图的蚀刻防止层24的方式，在第一基板2上，将在非晶硅或多晶硅中掺入了杂质的电阻较低的半导体作为欧姆接触层22成膜，然后，在欧姆接触层22上，例如通过溅射法或CVD法将由铬、铝、钼、钛等遮光性金属构成的金属层23成膜(图8)。其中，金属层23不一定限定于遮光性的金属，例如也可以是ITO等透明性的导电材料。
在此，如上所述，半导体层21、欧姆接触层22及金属层23依次成膜，由此，形成了作为半导体层21、欧姆接触层22及金属层23的层叠膜的第二导电层41。
接下来，在金属层23上涂敷光抗蚀剂，并且通过曝光及显影对于该涂敷的光抗蚀剂进行构图。然后，将构图的光抗蚀剂作为掩膜，对于从该光抗蚀剂露出的部分的半导体层21、欧姆接触层22及金属层23一次进行蚀刻，然后，通过剥离光抗蚀剂，从而作为构图的第二导电层41，形成源电极S1、S2、漏电极D1、D2、信号线10及静电保护用环11的第二布线区域11b(图9)。其中，由蚀刻防止层24覆盖的区域中的半导体层21由于被蚀刻防止层24保护，没有被蚀刻而残留下来。
接下来，以覆盖被构图的第二导电层41的方式，在第一基板2上，通过等离子体CVD法等将氮化硅(SiN或Si3N3)或氧化硅(SiO2)等的无机绝缘膜作为第二绝缘层25成膜，接着，在第二绝缘层25上，通过等离子体CVD法等将氮化硅(SiN或Si3N3)或氧化硅(SiO2)等的无机绝缘膜作为第三绝缘层26成膜。在此，作为第二绝缘层25及第三绝缘层26由与第一绝缘层20相同的材料成膜来进行说明。
在此，例如，由氮化硅形成第一绝缘层20的情况下，在第二绝缘层25及第三绝缘层26，也由氮化硅形成。另外，工艺气体与第一绝缘层20的成膜时相同，利用硅烷(SiH4)作为主原料气体，利用氨气(NH3)作为副原料气体，利用氮(N2)作为稀释气体。此时的各气体的流量在第二绝缘层25的成膜时设定为与第一绝缘层20的成膜时相同的流量，但在第三绝缘层26的成膜时设定为与第二绝缘层25的成膜时部分不同的流量。其中，关于第二绝缘层25及第三绝缘层26的成膜条件的详情留待后述。
接下来，在第三绝缘层26上，涂敷光抗蚀剂，并且通过曝光及显影对于该涂敷的光抗蚀剂进行构图。此时，如图10所示，构图的光抗蚀剂50形成为使与第一接触区域29、第二接触区域30、第三接触区域31、第四接触区域32及第五接触区域33对应的部分的第三绝缘层26露出。
接下来，将光抗蚀剂50作为掩膜，通过干法蚀刻，对于从光抗蚀剂50露出的部分的第一绝缘层20、第二绝缘层25及第三绝缘层26一次进行蚀刻，由此，如图11所示，在第一绝缘层20、第二绝缘层25及第三绝缘层26中的各接触区域29、30、31、32、33，形成如上所述的接触孔。其中，对于蚀刻气体，可以使用CF4、SF6、O2、He等的混合气体。然后，在这样的干法蚀刻中，由于不蚀刻金属层23，所以例如像第一接触区域29那样，由第二导电层覆盖的部分的第一绝缘层20即使从光掩膜50露出，也不被蚀刻，而残留下来。
接下来，剥离光抗蚀剂50，以对于形成了接触孔的第三绝缘层26进行覆盖的方式，在第一基板2上，通过溅射法等，将ITO等透明性的导电材料作为第三导电层42进行成膜(图12)。
接下来，在第三导电层42上涂敷光抗蚀剂，并且通过曝光及显影对于该涂敷的光抗蚀剂进行构图。然后，将构图的光抗蚀剂作为掩膜，对于从该光抗蚀剂露出的部分的第三导电层42进行蚀刻，然后，通过剥离光抗蚀剂，从而作为构图的第三导电层42，获得形成了像素电极7、第一连接布线27及第二连接布线28的如图3所示的多层膜。
通过如上所述形成多层膜，从而能够对于作为第三导电层42的像素电极7和作为第二导电层41的源电极S1进行电连接，与此同时，对于第一导电层40和第二导电层41进行电连接。即，在将第二导电层41形成在第一绝缘层20上之前，没有预先在绝缘层20中形成用于将第一导电层40和第二导电层41电连接的接触孔的条件下，能够将第一导电层40和第二导电层41电连接，能够减少制造工序数。
以下，说明第二绝缘层25及第三绝缘层26的成膜条件。
第一绝缘层20如上所述，在第一绝缘层20之上形成(成膜)第二绝缘层25之前的期间，从外部受到各种影响而表面变质。因此，第一绝缘层20及第二绝缘层25在形成接触孔时，越接近第一绝缘层20与第二绝缘层25的界面K1，侧面蚀刻的速度越快。因此，如果是通常情况，第二绝缘层25的接触孔的截面形状有可能成为倒锥形。因此，在本实施方式中，以第三绝缘层26的侧面蚀刻的速度相对于该界面K1上的蚀刻速度为同等以上的速度的方式进行成膜，由此，控制为在第二绝缘层25与第三绝缘层26的界面K2附近，越接近该界面K2，第二绝缘层25的蚀刻速度越快，来缓和倒锥形。
具体地，在绝缘层为氮化硅的情况下，使氮化硅中含氮越多，就能够使从侧面的蚀刻速度越快。另外，氮化硅中的氮例如可以通过在成膜时增加作为副原料气体的氨气的流量来增加。
图13～图16是使第一绝缘层20、第二绝缘层25及第三绝缘层26都由氮化硅形成，并对于这些第一绝缘层20、第二绝缘层25及第三绝缘层26形成接触孔的情况下的SEM照片。
在此，第一绝缘层20的成膜条件在各图之间是相同的，硅烷(SiH4)的流量为0.17[L/min]，氨气(NH3)的流量为0.17[L/min]，氮(N2)的流量为2.5[L/min]。
另外，第二绝缘层25的成膜条件在各图之间是相同的，硅烷(SiH4)的流量为0.17[L/min]，氨气(NH3)的流量为0.17[L/min]，氮(N2)的流量为2.5[L/min]。另外，这样得到的第二绝缘层的层厚为
Figure GSA00000009233600131
另外，第三绝缘层26的成膜条件中氨气(NH3)的流量在各图之间不同。即，氨气(NH3)的流量在图13中是等于第一绝缘层20及第二绝缘层25的流量，即0.17[L/min]的情况。另外，在图14中是0.19[L/min]的情况，在图15中是0.22[L/min]的情况，在图16中是0.34[L/min]的情况。另外，作为其他条件，硅烷(SiH4)的流量及氮(N2)的流量在各图之间是相同的，硅烷(SiH4)的流量为0.17[L/min]，氮(N2)的流量为2.5[L/min]。另外，这样得到的第三绝缘层的层厚在各图之间是共同的，为
另外，图17为：将第三绝缘层26的成膜时的氨气(NH3)的流量F26与第二绝缘层25的成膜时的氨气(NH3)的流量F25之比F26/F25作为横轴，将根据如上所述的SEM照片导出的第二绝缘层25的锥角An[deg]作为纵轴。可知通过将第三绝缘层26的成膜时的氨气(NH3)的流量F26设为比第二绝缘层25的成膜时的氨气(NH3)的流量F25多，由此，第二绝缘层25的截面形状的倒锥状态缓和，进一步，能够控制为正锥形状。
这是因为：第三绝缘层26的端面比第二绝缘层25的端面蚀刻得更快，因此，与此相伴，第二绝缘层25的与第三绝缘层26的接触面侧的表面依次露出，从该露出的表面也依次蚀刻第二绝缘层25。
即，如果控制为第三绝缘层26的成膜时的副原料的流量比第二绝缘层25的成膜时的副原料的流量多，来形成(成膜)第二绝缘层25及第三绝缘层26，则以覆盖第二绝缘层25及第三绝缘层26的方式成膜的第三导电层42对于第二绝缘层25的覆盖能够得到改善。
另外，图18是将第三绝缘层26的成膜时的氨气(NH3)的流量设为0.34[L/min]的情况，是将第三绝缘层26的层厚形成为厚的
Figure GSA00000009233600133
并将第二绝缘层25的层厚形成为薄的的情况。这样，可知即使在这样的情况下，第二绝缘层25的截面形状的倒锥状态也得以缓和，进一步能够控制为正锥形状。但是，如果使氮化硅中含氮较多，则绝缘性和耐压性有可能变低，因此优选将第二绝缘层25的层厚较厚地确保为例如
Figure GSA00000009233600141
以上，同时将第三绝缘层26的层厚较薄地形成为例如
Figure GSA00000009233600142
另外，在上述实施方式中，说明了第二绝缘层25和第三绝缘层26由相同材料形成的情况，但如果第三绝缘层26从侧面的蚀刻速度比第二绝缘层25快，则也可以由相互不同的材料来形成第二绝缘层25和第三绝缘层26。但是，如果由相同的材料形成第二绝缘层25和第三绝缘层26，则能够利用相同的腔室来连续成膜，是优选的。
另外，在上述实施方式中，说明了第一绝缘层20和第二绝缘层25由相同材料形成的情况，但第一绝缘层20和第二绝缘层25也可以由相互不同的材料形成。
另外，在上述实施方式中，说明了对于第一绝缘层20、第二绝缘层25及第三绝缘层26进行干法蚀刻的情况，但因此基于从侧面的蚀刻速度这一观点产生相同作用，所以对于第一绝缘层20、第二绝缘层25及第三绝缘层26利用蚀刻液的湿法蚀刻也能够适用。
另外，在上述实施方式中，说明了液晶显示面板的多层膜的形成方法，但也可以适用于有机EL显示面板的多层膜的形成方法。
另外，在上述实施方式中，说明了形成薄膜晶体管时的多层膜的形成方法，但也可以适用于作为不具有薄膜晶体管的布线电路来形成多层膜的情况。
另外，在上述实施方式中，说明了在第一绝缘层20、第二绝缘层25及第三绝缘层26中形成接触孔的情况，但该接触孔Ho也可以形成为周围由第一绝缘层20、第二绝缘层25及第三绝缘层26完全包围的形状，也可以如图19所示，形成为预定的方向从第一绝缘层20、第二绝缘层25及第三绝缘层26开放的状态。

Claims (26)

1.一种多层膜的形成方法，包括：
在基板上形成第一导电层的工序；
在上述第一导电层上形成第一绝缘层的工序；
在上述第一绝缘层上形成第二导电层，并对上述形成的第二导电层进行构图的工序；
在上述基板上形成第二绝缘层以覆盖被构图的上述第二导电层的工序；
在上述第二绝缘层上形成蚀刻速度比该第二绝缘层快的第三绝缘层的工序；及
对上述第一绝缘层、上述第二绝缘层及上述第三绝缘层一起形成使上述第一导电层的至少一部分露出的接触孔的工序。
2.如权利要求1所述的多层膜的形成方法，其中，
上述第一绝缘层、上述第二绝缘层及上述第三绝缘层都由无机材料形成。
3.如权利要求2所述的多层膜的形成方法，其中，
上述第一绝缘层、上述第二绝缘层及上述第三绝缘层都由氮化硅形成。
4.如权利要求2所述的多层膜的形成方法，其中，
上述第三绝缘层形成为所含的氮多于上述第二绝缘层。
5.如权利要求4所述的多层膜的形成方法，其中，
上述接触孔通过含有CF4或SF6的蚀刻气体形成；
上述蚀刻速度是通过含有CF4或SF6的蚀刻气体进行蚀刻的速度。
6.如权利要求1所述的多层膜的形成方法，其中，
包括如下工序：在形成上述接触孔之后，在形成了上述接触孔的区域形成第三导电层。
7.如权利要求1所述的多层膜的形成方法，其中，上述第二绝缘层的层厚为
Figure FSA00000009233500021
以上；
上述第三绝缘层的层厚为
8.一种多层膜的形成方法，包括：
在基板上形成第一导电层的工序；
在上述第一导电层上形成第一氮化硅层的工序；
在上述第一氮化硅层上形成第二导电层，并对上述形成的第二导电层进行构图的工序；
在上述基板上形成第二氮化硅层以覆盖被构图的上述第二导电层的工序；
在上述第二氮化硅层上形成所含的氮比该第二氮化硅层多的第三氮化硅层的工序；及
对上述第一氮化硅层、上述第二氮化硅层及上述第三氮化硅层一起形成使上述第一导电层的至少一部分露出的接触孔的工序。
9.一种多层膜的形成方法，包括：
在基板上形成第一导电层的工序；
在上述第一导电层上形成第一绝缘层的工序；
在上述第一绝缘层上形成第二导电层，并对上述形成的第二导电层进行构图的工序；
通过利用了至少包含主原料气体和副原料气体的第一工艺气体的CVD，在上述基板上形成第二绝缘层以覆盖被构图的上述第二导电层的工序；
通过利用了第二工艺气体的CVD，在上述第二绝缘层上形成第三绝缘层的工序，其中，该第二工艺气体的相对于上述主原料气体的流量的上述副原料气体的流量比上述第一工艺气体大；及
对上述第一绝缘层、上述第二绝缘层及上述第三绝缘层一起形成使上述第一导电层的至少一部分露出的接触孔的工序。
10.如权利要求9所述的多层膜的形成方法，其中，
上述主原料气体为硅烷；
上述副原料气体为氨气。
11.如权利要求10所述的多层膜的形成方法，其中，
上述第一工艺气体及上述第二工艺气体含有氮作为稀释气体。
12.如权利要求10所述的多层膜的形成方法，其中，
上述第三绝缘层形成为所含的氮多于上述第二绝缘层。
13.如权利要求9所述的多层膜的形成方法，其中，
上述第一工艺气体与上述第二工艺气体的主原料气体的流量相等。
14.如权利要求9所述的多层膜的形成方法，其中，
上述第一绝缘层通过利用了上述第一工艺气体的CVD形成。
15.如权利要求9所述的多层膜的形成方法，其中，
包括如下工序：在形成上述接触孔之后，在形成了上述接触孔的区域形成第三导电层。
16.如权利要求9所述的多层膜的形成方法，其中，上述第二绝缘层的层厚为
Figure FSA00000009233500031
以上；
上述第三绝缘层的层厚为
17.一种显示面板的制造方法，包括：
在基板上形成第一导电层的工序；
通过对上述第一导电层进行构图来至少形成扫描线及栅电极的工序；
在上述基板上形成第一绝缘层以覆盖上述栅电极及上述扫描线的工序；
在上述第一绝缘层上形成第二导电层的工序；
通过对上述第二导电层进行构图来至少形成信号线、漏电极及源电极的工序；
在上述基板上形成第二绝缘层以覆盖上述信号线、上述漏电极及上述源电极的工序；
在上述第二绝缘层上形成蚀刻速度比该第二绝缘层快的第三绝缘层的工序；及
一起形成接触孔的工序，上述接触孔使上述扫描线的一部分相对于上述第一绝缘层、上述第二绝缘层及上述第三绝缘层露出。
18.如权利要求17所述的显示面板的形成方法，其中，
上述第一绝缘层、上述第二绝缘层及上述第三绝缘层都由氮化硅形成。
19.如权利要求18所述的显示面板的形成方法，其中，
上述第三绝缘层形成为所含的氮多于上述第二绝缘层。
20.如权利要求19所述的显示面板的形成方法，其中，
上述接触孔通过含有CF4或SF6的蚀刻气体形成；
上述蚀刻速度是通过含有CF4或SF6的蚀刻气体进行蚀刻的速度。
21.如权利要求17所述的显示面板的形成方法，其中，
包括如下工序：在形成上述接触孔之后，在形成了上述接触孔的区域形成第三导电层。
22.一种显示面板，具备：
第一基板；
扫描线及栅电极，在上述第一基板上作为第一导电层形成；
第一绝缘层，在上述第一导电层上形成，并且在该第一绝缘层上形成了使上述第一导电层的至少一部分露出的接触孔；
信号线、漏电极及源电极，在上述第一绝缘层上作为第二导电层形成；
第二绝缘层，由氮化硅形成，形成在上述第二导电层上，并且在该第二绝缘层上形成了与上述第一绝缘层的接触孔连通的接触孔，来使上述第一导电层的至少一部分露出；及
第三绝缘层，由含氮的含有量比上述第二绝缘层多的氮化硅形成，形成在上述第二绝缘层上，并且在该第三绝缘层上形成了与上述第一绝缘层的接触孔和上述第二绝缘层的接触孔连通的接触孔，来使上述第一导电层的至少一部分露出。
23.如权利要求22所述的显示面板，其中，
第三导电层以与从上述接触孔露出的区域中的上述第一导电层接触的方式形成在上述第三绝缘层上。
24.如权利要求22所述的显示面板，其中，
上述第一绝缘层为氮化硅。
25.如权利要求22所述的显示面板，其中，
上述第二导电层形成为多层构造。
26.如权利要求22所述的显示面板，其中，
第二基板配置为与上述第一基板相对；
在上述第一基板与上述第二基板之间形成有液晶层。
CN201010104066.7A 2009-01-27 2010-01-27 多层膜的形成方法、显示面板的制造方法及显示面板 Active CN101789402B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009015154 2009-01-27
JP015154/2009 2009-01-27
JP2009286291A JP4752967B2 (ja) 2009-01-27 2009-12-17 多層膜の形成方法及び表示パネルの製造方法
JP286291/2009 2009-12-17

Publications (2)

Publication Number Publication Date
CN101789402A true CN101789402A (zh) 2010-07-28
CN101789402B CN101789402B (zh) 2015-04-01

Family

ID=42353910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010104066.7A Active CN101789402B (zh) 2009-01-27 2010-01-27 多层膜的形成方法、显示面板的制造方法及显示面板

Country Status (5)

Country Link
US (1) US8610871B2 (zh)
JP (1) JP4752967B2 (zh)
KR (1) KR101162837B1 (zh)
CN (1) CN101789402B (zh)
TW (1) TWI495008B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102749779A (zh) * 2012-05-28 2012-10-24 友达光电股份有限公司 像素阵列基板、显示面板、接触窗结构及其制造方法
CN105552091A (zh) * 2016-03-09 2016-05-04 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN109256053A (zh) * 2018-08-02 2019-01-22 友达光电股份有限公司 显示面板
CN109935583A (zh) * 2019-03-28 2019-06-25 京东方科技集团股份有限公司 阵列基板、显示面板及阵列基板的制造方法
CN111742397A (zh) * 2018-03-02 2020-10-02 株式会社半导体能源研究所 半导体装置及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012057996A (ja) 2010-09-07 2012-03-22 Mitsutoyo Corp 画像測定装置及び画像測定方法
CN107123688B (zh) * 2012-06-29 2021-04-09 株式会社半导体能源研究所 半导体装置
KR102046996B1 (ko) * 2012-10-16 2019-11-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP6221243B2 (ja) * 2013-01-28 2017-11-01 凸版印刷株式会社 薄膜トランジスタアレイ及び画像表示装置
JP6135427B2 (ja) * 2013-09-27 2017-05-31 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
CN104698710A (zh) * 2015-04-01 2015-06-10 上海天马微电子有限公司 一种阵列基板以及液晶显示装置
WO2016208414A1 (ja) * 2015-06-23 2016-12-29 ソニー株式会社 素子基板および素子基板の製造方法ならびに表示装置
CN205539837U (zh) * 2016-04-15 2016-08-31 京东方科技集团股份有限公司 一种液晶显示面板及显示装置
CN113078172B (zh) * 2021-03-29 2023-05-26 合肥鑫晟光电科技有限公司 显示基板及其制备方法和显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
US6396078B1 (en) * 1995-06-20 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a tapered hole formed using multiple layers with different etching rates
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JP3842852B2 (ja) * 1995-11-27 2006-11-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
KR100286049B1 (ko) * 1999-01-15 2001-03-15 윤종용 정전기 보호 회로를 가지는 액정 표시 장치
JP2001077192A (ja) * 1999-08-31 2001-03-23 Sony Corp 半導体装置およびその製造方法
KR100650401B1 (ko) * 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP4499481B2 (ja) * 2004-06-03 2010-07-07 富士通株式会社 液晶表示装置及びその製造方法
JP5234301B2 (ja) * 2005-10-03 2013-07-10 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法
JP5170985B2 (ja) * 2006-06-09 2013-03-27 株式会社ジャパンディスプレイイースト 液晶表示装置
JP5062558B2 (ja) * 2006-07-25 2012-10-31 Ｎｌｔテクノロジー株式会社 アクティブマトリクス基板の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102749779A (zh) * 2012-05-28 2012-10-24 友达光电股份有限公司 像素阵列基板、显示面板、接触窗结构及其制造方法
CN102749779B (zh) * 2012-05-28 2015-06-24 友达光电股份有限公司 像素阵列基板、显示面板、接触窗结构及其制造方法
CN105552091A (zh) * 2016-03-09 2016-05-04 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
WO2017152502A1 (zh) * 2016-03-09 2017-09-14 京东方科技集团股份有限公司 阵列基板及其制备方法和显示面板
US10374062B2 (en) 2016-03-09 2019-08-06 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof and display panel
CN111742397A (zh) * 2018-03-02 2020-10-02 株式会社半导体能源研究所 半导体装置及其制造方法
CN109256053A (zh) * 2018-08-02 2019-01-22 友达光电股份有限公司 显示面板
CN109935583A (zh) * 2019-03-28 2019-06-25 京东方科技集团股份有限公司 阵列基板、显示面板及阵列基板的制造方法

Also Published As

Publication number Publication date
TWI495008B (zh) 2015-08-01
KR20100087642A (ko) 2010-08-05
CN101789402B (zh) 2015-04-01
TW201034077A (en) 2010-09-16
US8610871B2 (en) 2013-12-17
KR101162837B1 (ko) 2012-07-06
JP4752967B2 (ja) 2011-08-17
US20100188592A1 (en) 2010-07-29
JP2010199556A (ja) 2010-09-09

Similar Documents

Publication Publication Date Title
CN101789402B (zh) 多层膜的形成方法、显示面板的制造方法及显示面板
US8405161B2 (en) Driving device for unit pixel of organic light emitting display and method of manufacturing the same
EP1748680B1 (en) Flat panel display device and method of making the same
CN100562998C (zh) 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
CN100474621C (zh) 半导体器件及其制造方法
US7435629B2 (en) Thin film transistor array panel and a manufacturing method thereof
US20080044982A1 (en) Thin film transistor array panel for a display device and a method of manufacturing the same
CN101681931B (zh) 电路基板和显示装置
US20210057516A1 (en) Display panel having pad disposed on bottom surface of substrate and manufacturing method thereof
TWI406420B (zh) 主動矩陣基板、顯示裝置及主動矩陣基板之製造方法
KR20040018784A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
TW200929545A (en) Display device and manufacturing method therefor
US5995174A (en) Liquid crystal display apparatus with source/drain electrodes and pixel electrode formed by the same material
CN102289118A (zh) 液晶显示元件
US20110220897A1 (en) Array substrate of liquid crystal display and fabrication method thereof
US20180335676A1 (en) An array substrate and a method for fabricating the same, a liquid crystal display panel
US20090256151A1 (en) Display substrate and method of manufacturing the same
KR20070000247A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20060136217A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN114203730B (zh) 显示面板及其制作方法
KR100796796B1 (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
CN113488485B (zh) 阵列基板、阵列基板的制作方法及显示面板
KR20020017435A (ko) 액정표시장치 제조방법
JP2007324534A (ja) 薄膜トランジスタ基板、及びその製造方法
KR100895309B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ORTUS TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20150618

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150618

Address after: Tokyo, Japan, Japan

Patentee after: Ortus Technology Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: CASIO Computer Co., Ltd.