CN111430380A - 显示面板及其制作方法 - Google Patents

显示面板及其制作方法 Download PDF

Info

Publication number
CN111430380A
CN111430380A CN202010291699.7A CN202010291699A CN111430380A CN 111430380 A CN111430380 A CN 111430380A CN 202010291699 A CN202010291699 A CN 202010291699A CN 111430380 A CN111430380 A CN 111430380A
Authority
CN
China
Prior art keywords
layer
gate
auxiliary
display panel
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010291699.7A
Other languages
English (en)
Inventor
谭芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202010291699.7A priority Critical patent/CN111430380A/zh
Publication of CN111430380A publication Critical patent/CN111430380A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提出了一种显示面板及其制作方法。该显示面板包括衬底以及位于衬底上的驱动电路层。其中,驱动电路层包括位于衬底上的栅极层、位于栅极层上的源漏极层、及位于栅极层和源漏极层之间的辅助层,源漏极层与衬底平行。本申请通过辅助层的设置,使得位于辅助层上的膜层得以平坦化,防止了由于爬坡导致的断线问题的产生,提高了显示面板的产品良率。

Description

显示面板及其制作方法
技术领域
本申请涉及显示领域,尤其涉及一种显示面板及其制作方法。
背景技术
随着人们对显示面板需求量的提升,改善显示面板的工艺以及结构,以提升显示面板的产品良率是显示面板的一大重要的发展方向。
现有的显示面板的薄膜晶体管结构中,由于现有工艺的局限,使得位于栅极层上方的栅极绝缘层在栅极上存在爬坡,导致栅极绝缘层上的膜层,如源漏极层由于爬坡产生断线问题,影响显示面板的产品良率。
因此,亟需一种新的显示面板及其制作方法以解决上述技术问题。
发明内容
本申请提供了一种显示面板及其制作方法,用于解决现有的显示面板由于栅极层上方的膜层存在爬坡导致断线,影响显示面板的产品良率的问题。
为了解决上述技术问题,本申请提供的技术方案如下:
本申请提出了一种显示面板,包括衬底以及位于所述衬底上的驱动电路层;
所述驱动电路层包括位于所述衬底上的栅极层、位于所述栅极层上的源漏极层、及位于所述栅极层和所述源漏极层之间的辅助层;
其中,所述源漏极层与所述衬底平行。
本申请提供的显示面板中,所述栅极层至少包括栅极,所述栅极包括与所述衬底平行的第一部分以及位于所述第一部分两侧的第二部分;
其中,位于所述第一部分上的所述辅助层的厚度小于位于所述栅极层除所述栅极外其他部分上的所述辅助层的厚度;
位于所述第二部分上的所述辅助层沿靠近位于所述第一部分上的所述辅助层的方向厚度逐渐减小。
本申请提供的显示面板中,所述辅助层位于所述栅极层与所述源漏极层之间的任一膜层上;或者
所述辅助层与位于所述栅极层与所述源漏极层之间的任一膜层同层设置。
本申请提供的显示面板中,所述驱动电路层还包括位于所述栅极层上的栅极绝缘层;
所述辅助层与所述栅极绝缘层同层设置;
其中,所述辅助层靠近所述源漏极层的第一表面与所述栅极绝缘层靠近所述源漏极层的第二表面位于同一平面内。
本申请提供的显示面板中,位于所述第一部分上的所述辅助层的厚度为4000埃米至5000埃米;
位于所述栅极层除所述栅极外其他部分上的所述辅助层的厚度为6000埃米至13000埃米。
本申请提供的显示面板中,远离所述栅极的所述辅助层的厚度大于或等于所述栅极的厚度。
本申请提供的显示面板中,所述栅极的所述第二部分与所述衬底形成的夹角为80至110度。
本申请还提供了一种显示面板的制作方法,包括
S1、在衬底上形成栅极层;
S2、在所述栅极层上经第一预定工艺形成辅助层;
S3、在所述辅助层上形成源漏极层;
其中,所述源漏极层与所述衬底平行。
本申请提供的显示面板的制作方法中,步骤S2包括
S21、在所述栅极层上形成一非金属层;
S22、所述非金属层经第一图案化处理形成所述辅助层。
本申请提供的显示面板的制作方法中,步骤S22包括
S22a、在所述非金属层上形成一光阻层;
S22b、利用一掩膜版对所述光阻层曝光,使位于栅极上的所述非金属层裸露;
S22c、所述非金属层经第二预定工艺处理形成所述辅助层;
S22d、去除所述光阻层。
有益效果:本申请通过辅助层的设置,使得位于辅助层上的膜层得以平坦化,防止了由于爬坡导致的断线问题的产生,提高了显示面板的产品良率。
附图说明
下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。
图1为本申请的显示面板的第一种结构示意图。
图2为本申请的显示面板的第二种结构示意图。
图3为本申请的显示面板的第三种结构示意图。
图4为本申请的显示面板的制作方法的流程图。
图5为本申请的显示面板的制作方法的步骤S2的流程图。
图6为本申请的显示面板的制作方法的步骤S22的流程图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本申请提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
现有的显示面板薄膜晶体管结构中,由于形成工艺所限,栅极绝缘层在栅极上存在爬坡,导致栅极绝缘层上的膜层,如源漏极层,由于爬坡产生断线问题,影响了显示面板的产品良率。基于此,本申请提出了一种显示面板及其制作方法。
请参阅图1~3,所述显示面板100包括衬底101以及位于所述衬底101上的驱动电路层102。
其中,所述驱动电路层102包括位于所述衬底101上的栅极层103、位于所述栅极层103上的源漏极层104、及位于所述栅极层103和所述源漏极层104之间的辅助层105。
所述源漏极层104与所述衬底101平行。
本实施例中,所述衬底101为刚性衬底或柔性衬底中的一种。当所述衬底101为刚性衬底时,所述衬底101可以为玻璃、石英等材料制备。当所述衬底101为柔性衬底时,所述衬底101可以为聚酰亚胺等材料。
本实施例中,所述辅助层105可以位于所述栅极层103上。
本实施例中,所述驱动电路层102还包括位于所述栅极层103以及所述源漏极层104之间的多个膜层。
所述辅助层105既可以位于所述栅极层103以及所述源漏极层104之间的多个膜层上,也可以与多个膜层中的任一膜层同层设置。
本实施例中,所述辅助层105的层数可以大于或等于一层。
当所述辅助层105多于一层时,所述辅助层105可以位于所述栅极层103以及所述源漏极层104之间的多个膜层上,也可以与多个膜层中的不同膜层同层设置,或者所述辅助层105可以同时位于所述栅极层103以及所述源漏极层104之间的多个膜层上以及与所述多个膜层中的不同膜层同层设置。
所述辅助层105多于一层时有利于当设置一层所述辅助层105时的平坦度不够时,通过其他辅助层105的设置增加平坦度,使位于所述辅助层105上的平坦层的平坦化程度更高。
本申请通过辅助层105的设置,使得位于辅助层105上的膜层得以平坦化,防止了由于爬坡导致的断线问题的产生,提高了显示面板100的产品良率。
请参阅图1~3,所述栅极层103至少包括栅极106,所述栅极106包括与所述衬底101平行的第一部分107以及位于所述第一部分107两侧的第二部分108。
请参阅图1~3,位于所述第一部分107上的所述辅助层105的厚度小于位于所述栅极层103除所述栅极106外其他部分上的所述辅助层105的厚度。
位于所述第二部分108上的所述辅助层105沿靠近位于所述第一部分107上的所述辅助层105的方向厚度逐渐减小。
现结合具体实施例对本申请的技术方案进行描述。
实施例一
请参阅图1,所述辅助层105位于所述栅极层103以及所述源漏极层104之间的任一膜层上。
本实施例中,所述辅助层105靠近所述源漏极层104的一侧与所述衬底101平行。
本实施例中,位于所述第一部分107上的所述辅助层105的厚度大于或等于0。
本实施例中,位于所述栅极层103以及所述源漏极层104之间的任一膜层可以是位于所述栅极层103上的栅极绝缘层109、位于所述栅极绝缘层109上的有源层、或位于所述有源层和所述源漏极层104之间的层间绝缘层。
本实施例中,所述辅助层105的材料可以是有机绝缘材料也可以是无机绝缘材料。
本实施例通过在所述栅极层103以及所述源漏极层104之间的任一膜层上设置所述辅助层105,有利于位于所述辅助层105上的膜层的平坦化,避免由于爬坡造成的断线等问题的产生,提高了显示面板100的产品良率。
实施例二
请参阅图2,本实施例与实施例一相同或相似,不同之处在于:
所述辅助层105与所述栅极层103以及所述源漏极层104之间的任一膜层同层设置。
本实施例中,所述驱动电路层102还包括位于所述栅极层103上的栅极绝缘层109,所述辅助层105与所述栅极绝缘层109同层设置。
其中,所述辅助层105靠近所述源漏极层104的第一表面与所述栅极绝缘层109靠近所述源漏极层104的第二表面位于同一平面内。
远离所述栅极的所述辅助层105的厚度大于或等于所述栅极106的厚度。
本实施例中,所述辅助层105与所述栅极绝缘层109可以在同一工艺中,使用同种材料同时形成。
本实施例中,位于所述第一部分107上的所述辅助层105的厚度为4000至5000埃米。
位于所述栅极层103除所述栅极106外其他部分上的所述辅助层105的厚度为6000至13000埃米。
本实施例中,位于所述栅极层103除所述栅极106外其他部分上的所述辅助层105的厚度为位于所述第一部分107上的所述辅助层105的厚度与所述栅极106的厚度之和。
当位于所述第一部分107上的所述辅助层105的厚度小于4000埃米时,位于所述栅极106的所述第一部分107上的所述辅助层105厚度过薄,可能会造成所述栅极层103与所述源漏极层104之间的短路,甚至由于所述栅极层103与所述源漏极层104距离过近产生放电现象造成炸屏;当位于所述第一部分107上的所述辅助层105的厚度范围在4000至5000埃米时,足以防止所述栅极层103与所述源漏极层104之间的短路以及避免炸屏,因此不需要所述辅助层105的进一步增厚。
本实施例通过所述辅助层105与所述栅极绝缘层109的同层设置,使两者可以在一道工艺中同时形成,不需要单独增设形成辅助层105的工艺,简化了工艺步骤。
实施例三
请参阅图3,本实施例与上述实施例相同或相似,不同之处在于:
所述栅极106的所述第二部分108与所述衬底101形成的夹角为80至110度。
本实施例中,由于所述辅助层105的设置,位于所述辅助层105上的膜层,如所述源漏极层104不需要爬坡,因而不需要考虑爬坡时的坡度的大小是否会造成断线的问题。因此,所述栅极106的第二部分108与所述衬底形成的夹角可以设置为80至110度,优选为85至95度,最佳为90度。
当所述栅极106的第二部分108与所述衬底101形成的夹角小于80度或大于110度时,由于所述栅极106的第二部分108与所述衬底101形成的夹角的角度过小或过大,会造成显示面板100的信号传输产生延迟的问题,当所述栅极106的第二部分108与所述衬底101形成的夹角为85至95度时,尤其是达到90度时显示面板100的信号传输效果最好,能有效避免信号传输产生延迟的问题。
本实施例通过将所述栅极106的第二部分108与所述衬底101形成的夹角设置为80至110度,有效避免了由于所述栅极106的第二部分108与所述衬底101形成的夹角过大或过小造成的显示面板100的信号延迟问题。
上述实施例均通过所述辅助层105的设置,有利于位于辅助层105上的膜层的平坦化,避免由于爬坡造成的断线等问题的产生,提高了显示面板100的产品良率。
请参阅图4~6,本申请还提出了一种显示面板100的制作方法,包括:
S1、在衬底101上形成栅极层103。
S2、在所述栅极层103上经第一预定工艺形成辅助层105。
S3、在所述辅助层105上形成源漏极层104。
其中,所述源漏极层104与所述衬底101平行。
本实施例中,步骤S2包括
S21、在所述栅极层103上形成一非金属层。
S22、所述非金属层经第一图案化处理形成所述辅助层105。
本实施例中,步骤S22包括
S22a、在所述非金属层上形成一光阻层。
S22b、利用一掩膜版对所述光阻层曝光,使位于栅极106上的所述非金属层裸露。
S22c、所述非金属层经第二预定工艺处理形成所述辅助层105。
S22d、去除所述光阻层。
本实施例中,所述驱动电路层102还包括位于所述栅极层103以及所述源漏极层104之间的多个膜层。
所述辅助层105既可以位于所述栅极层103以及所述源漏极层104之间的多个膜层上,也可以与多个膜层中的任一膜层同层设置。
本实施例中,位于所述栅极层103以及所述源漏极层104之间的任一膜层可以是位于所述栅极层103上的栅极绝缘层109、位于所述栅极绝缘层109上的有源层、位于所述有源层和所述源漏极层104之间的层间绝缘层。
当所述辅助层105位于所述栅极层以及所述源漏极层104之间的多个膜层上时,所述辅助层105可以位于所述栅极绝缘层109、所述有源层或所述层间绝缘层上。
本实施例中,所述辅助层105的层数可以大于或等于一层。
当所述辅助层105多于一层时,所述辅助层105可以位于所述栅极层103以及所述源漏极层104之间的多个膜层上,也可以与多个膜层中的不同膜层同层设置,或者所述辅助层105可以同时位于所述栅极层103以及所述源漏极层104之间的多个膜层上以及与所述多个膜层中的不同膜层同层设置。
所述辅助层105多于一层时有利于当设置一层所述辅助层105时的平坦度不够时,通过其他辅助层105的设置增加平坦度,使位于所述辅助层105上的平坦层的平坦化程度更高。
本申请通过辅助层105的设置,使得位于辅助层105上的膜层得以平坦化,防止了由于爬坡导致的断线问题的产生,提高了显示面板100的产品良率。
现结合具体实施例对本申请的技术方案进行描述。
实施例四
请参阅图4~6,本实施例中,所述显示面板100的制作方法包括:
S1、在所述衬底101上形成所述栅极层103。
本实施例中,所述栅极层103的材料可以为钼、铝、铝镍合金、钼钨合金、铬、或铜等金属中的一种,也可以使用上述几种金属材料的组合物。
本实施例中,所述栅极层103可以通过化学气相沉积或物理气相沉积的方式形成于所述衬底101上。
本实施例中,所述栅极层103至少包括栅极106,所述栅极106包括与所述衬底101平行的第一部分107以及位于所述第一部分107两侧的第二部分108。
S2、在所述栅极层103上经第一预定工艺形成辅助层105。
本实施例中,所述辅助层105与所述栅极绝缘层109同层设置,并且在同一工艺中使用同材料形成。
本实施例中,所述辅助层105靠近所述源漏极层104的第一表面与所述栅极绝缘层109靠近所述源漏极层104的第二表面位于同一平面内。
本实施例中,步骤S2包括
S21、在所述栅极层103上形成一非金属层。
本实施例中,所述非金属层的材料可以是氮化硅、氧化硅或氮氧化硅等其他绝缘的无机材料中的一种或多种。
本实施例中,所述非金属层的厚度为6000至13000埃米。
本实施例中,所述非金属层的厚度为通常设置的栅极绝缘层109的厚度与通常设置的栅极的厚度之和。
S22、所述非金属层经第一图案化处理形成所述辅助层105。
本实施例中,步骤S22包括
S22a、在所述非金属层上形成一光阻层。
本实施例中,所述光阻层的材料可以为有机感光材料。
本实施例中,所述光阻层可以为正性光阻。
S22b、利用一掩膜版对所述光阻层曝光,使位于栅极106上的所述非金属层裸露。
本实施例中,所述掩膜版包括第一穿透区以及第二穿透区。
所述第一穿透区的光透过率为0%,所述第三穿透区的光透过率为100%。
其中,所述第一穿透区与位于所述栅极层103上除所述栅极106以外的其他区域上的所述绝缘物层对应。
所述第二穿透区与位于所述栅极106上的所述绝缘物层对应。
S22c、所述非金属层经第二预定工艺处理形成所述辅助层105。
本实施例中,所述第二预定工艺包括通过干法刻蚀将裸露出的位于栅极106上的所述非金属层除去一定厚度。
除去的厚度的大小由所述栅极106的厚度决定,通常为2000至8000埃米。
S22d、去除所述光阻层。
S3、在所述辅助层105上形成所述源漏极层104。
本实施例中,形成的所述辅助层105在所述栅极106的所述第一部分107上的厚度为4000至5000埃米,厚度选择的原因与实施例二相同或相似,在此不再赘述。
本实施例通过所述辅助层与所述栅极绝缘层109的同层设置,使两者可以在一道工艺中同时形成,在不需要单独增设形成辅助层105的工艺的情况下,通过所述辅助层的设置,使位于所述辅助层105上的膜层的平坦度得以提升,有效避免了爬坡断线的问题,提高了所述显示面板100的产品良率。
上述各实施例均通过所述辅助层105的设置,提高了位于所述辅助层105上的膜层的平坦度,有效避免了爬坡断线的问题,提高了所述显示面板100的产品良率。
本申请提出了一种显示面板及其制作方法。该显示面板包括衬底以及位于衬底上的驱动电路层。其中,驱动电路层包括位于衬底上的栅极层、位于栅极层上的源漏极层、及位于栅极层和源漏极层之间的辅助层,源漏极层与衬底平行。本申请通过辅助层的设置,使得位于辅助层上的膜层得以平坦化,防止了由于爬坡导致的断线问题的产生,提高了显示面板的产品良率。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种显示面板及其制作方法进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种显示面板,其特征在于,包括衬底以及位于所述衬底上的驱动电路层;
所述驱动电路层包括位于所述衬底上的栅极层、位于所述栅极层上的源漏极层、及位于所述栅极层和所述源漏极层之间的辅助层;
其中,所述源漏极层与所述衬底平行。
2.根据权利要求1所述的显示面板,其特征在于,
所述栅极层至少包括栅极,所述栅极包括与所述衬底平行的第一部分以及位于所述第一部分两侧的第二部分;
其中,位于所述第一部分上的所述辅助层的厚度小于位于所述栅极层除所述栅极外其他部分上的所述辅助层的厚度;
位于所述第二部分上的所述辅助层沿靠近位于所述第一部分上的所述辅助层的方向厚度逐渐减小。
3.根据权利要求2所述的显示面板,其特征在于,
所述辅助层位于所述栅极层与所述源漏极层之间的任一膜层上;或者
所述辅助层与位于所述栅极层与所述源漏极层之间的任一膜层同层设置。
4.根据权利要求3所述的显示面板,其特征在于,
所述驱动电路层还包括位于所述栅极层上的栅极绝缘层;
所述辅助层与所述栅极绝缘层同层设置;
其中,所述辅助层靠近所述源漏极层的第一表面与所述栅极绝缘层靠近所述源漏极层的第二表面位于同一平面内。
5.根据权利要求4所述的显示面板,其特征在于,
位于所述第一部分上的所述辅助层的厚度为4000埃米至5000埃米;
位于所述栅极层除所述栅极外其他部分上的所述辅助层的厚度为6000埃米至13000埃米。
6.根据权利要求4所述的显示面板,其特征在于,
远离所述栅极的所述辅助层的厚度大于或等于所述栅极的厚度。
7.根据权利要求2所述的显示面板,其特征在于,
所述栅极的所述第二部分与所述衬底形成的夹角为80至110度。
8.一种显示面板的制作方法,其特征在于,包括
S1、在衬底上形成栅极层;
S2、在所述栅极层上经第一预定工艺形成辅助层;
S3、在所述辅助层上形成源漏极层;
其中,所述源漏极层与所述衬底平行。
9.根据权利要求8所述的显示面板的制作方法,其特征在于,步骤S2包括:
S21、在所述栅极层上形成一非金属层;
S22、所述非金属层经第一图案化处理形成所述辅助层。
10.根据权利要求9所述的显示面板的制作方法,其特征在于,步骤S22包括:
S22a、在所述非金属层上形成一光阻层;
S22b、利用一掩膜版对所述光阻层曝光,使位于栅极上的所述非金属层裸露;
S22c、所述非金属层经第二预定工艺处理形成所述辅助层;
S22d、去除所述光阻层。
CN202010291699.7A 2020-04-14 2020-04-14 显示面板及其制作方法 Pending CN111430380A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010291699.7A CN111430380A (zh) 2020-04-14 2020-04-14 显示面板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010291699.7A CN111430380A (zh) 2020-04-14 2020-04-14 显示面板及其制作方法

Publications (1)

Publication Number Publication Date
CN111430380A true CN111430380A (zh) 2020-07-17

Family

ID=71556591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010291699.7A Pending CN111430380A (zh) 2020-04-14 2020-04-14 显示面板及其制作方法

Country Status (1)

Country Link
CN (1) CN111430380A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420740A (zh) * 2020-11-05 2021-02-26 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
WO2022156038A1 (zh) * 2021-01-19 2022-07-28 Tcl华星光电技术有限公司 显示面板以及显示面板的制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130037814A1 (en) * 2011-08-09 2013-02-14 Lg Display Co., Ltd., Thin film transistor, method fabricating thereof, liquid crystal display device and method for fabricating the same
CN103337479A (zh) * 2013-07-05 2013-10-02 合肥京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制作方法
CN103339714A (zh) * 2010-11-29 2013-10-02 株式会社理光 用于形成金属氧化物薄膜的涂布液、金属氧化物薄膜、场效应晶体管和制造场效应晶体管的方法
CN103824866A (zh) * 2014-03-03 2014-05-28 深圳市华星光电技术有限公司 一种阵列基板及其制备方法、液晶显示面板
CN104716196A (zh) * 2015-03-18 2015-06-17 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN105355664A (zh) * 2015-12-17 2016-02-24 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
CN105977305A (zh) * 2016-06-17 2016-09-28 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板
CN106783896A (zh) * 2017-03-31 2017-05-31 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
CN107768306A (zh) * 2017-10-12 2018-03-06 惠科股份有限公司 显示面板及其制造方法
CN109935551A (zh) * 2019-03-13 2019-06-25 惠科股份有限公司 一种阵列基板的制作方法及阵列基板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103339714A (zh) * 2010-11-29 2013-10-02 株式会社理光 用于形成金属氧化物薄膜的涂布液、金属氧化物薄膜、场效应晶体管和制造场效应晶体管的方法
US20130037814A1 (en) * 2011-08-09 2013-02-14 Lg Display Co., Ltd., Thin film transistor, method fabricating thereof, liquid crystal display device and method for fabricating the same
CN103337479A (zh) * 2013-07-05 2013-10-02 合肥京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制作方法
CN103824866A (zh) * 2014-03-03 2014-05-28 深圳市华星光电技术有限公司 一种阵列基板及其制备方法、液晶显示面板
CN104716196A (zh) * 2015-03-18 2015-06-17 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN105355664A (zh) * 2015-12-17 2016-02-24 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
CN105977305A (zh) * 2016-06-17 2016-09-28 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板
CN106783896A (zh) * 2017-03-31 2017-05-31 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
CN107768306A (zh) * 2017-10-12 2018-03-06 惠科股份有限公司 显示面板及其制造方法
CN109935551A (zh) * 2019-03-13 2019-06-25 惠科股份有限公司 一种阵列基板的制作方法及阵列基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420740A (zh) * 2020-11-05 2021-02-26 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
WO2022156038A1 (zh) * 2021-01-19 2022-07-28 Tcl华星光电技术有限公司 显示面板以及显示面板的制作方法

Similar Documents

Publication Publication Date Title
US6218221B1 (en) Thin film transistor with a multi-metal structure and a method of manufacturing the same
JP4903667B2 (ja) 表示装置用薄膜トランジスタ基板の製造方法
JP4169896B2 (ja) 薄膜トランジスタとその製造方法
JP5172178B2 (ja) 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法
JP4859469B2 (ja) エッチング液組成物及び薄膜トランジスタ表示板の製造方法
US20070092661A1 (en) Liquid crystal display device and dielectric film usable in the liquid crystal display device
US7686968B2 (en) Composition for removing conductive materials and manufacturing method of array substrate using the same
US20110013130A1 (en) Ffs type tft-lcd array substrate and manufacturing method thereof
TWI532186B (zh) 薄膜電晶體及其形成方法
JP2007157916A (ja) Tft基板及びtft基板の製造方法
US9117915B2 (en) Thin film transistor, pixel structure and method for fabricating the same
WO2012008080A1 (ja) 薄膜トランジスタ基板
KR102248837B1 (ko) 박막 트랜지스터 표시판의 제조 방법
JP5162050B2 (ja) 半導体素子、半導体素子の製造方法、アクティブマトリクス基板及び表示装置
US20120119232A1 (en) Array substrate and a manufacturing method thereof
WO2013127202A1 (zh) 阵列基板的制造方法及阵列基板、显示器
WO2009093410A1 (ja) 半導体素子およびその製造方法
KR20060133834A (ko) 산화아연을 박막트랜지스터의 액티브층으로 사용하는액정표시소자의 제조방법
CN111430380A (zh) 显示面板及其制作方法
CN110993564A (zh) 阵列基板的制作方法、阵列基板及显示装置
KR20100000643A (ko) 평판 표시장치용 어레이 기판 및 그의 제조방법
US6104042A (en) Thin film transistor with a multi-metal structure a method of manufacturing the same
JP4780986B2 (ja) 回路基板の製造方法
JP2008098642A (ja) 薄膜トランジスタ基板の製造方法
CN110714200A (zh) 含铜金属层的蚀刻方法、薄膜晶体管、显示装置及蚀刻剂

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination