CN108258021B - 薄膜晶体管、其制备方法、阵列基板及显示装置 - Google Patents
薄膜晶体管、其制备方法、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN108258021B CN108258021B CN201810058206.8A CN201810058206A CN108258021B CN 108258021 B CN108258021 B CN 108258021B CN 201810058206 A CN201810058206 A CN 201810058206A CN 108258021 B CN108258021 B CN 108258021B
- Authority
- CN
- China
- Prior art keywords
- active layer
- silicon dioxide
- layer
- doped
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 68
- 239000000758 substrate Substances 0.000 title claims abstract description 46
- 238000002360 preparation method Methods 0.000 title abstract description 39
- -1 oxygen ions Chemical class 0.000 claims abstract description 150
- 230000004888 barrier function Effects 0.000 claims abstract description 99
- 238000005530 etching Methods 0.000 claims abstract description 97
- 239000001301 oxygen Substances 0.000 claims abstract description 88
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 88
- 239000001257 hydrogen Substances 0.000 claims abstract description 73
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 73
- 239000000463 material Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 56
- 239000004065 semiconductor Substances 0.000 claims abstract description 56
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 55
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 55
- 230000008569 process Effects 0.000 claims abstract description 53
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 185
- 235000012239 silicon dioxide Nutrition 0.000 claims description 91
- 239000000377 silicon dioxide Substances 0.000 claims description 91
- 230000000149 penetrating effect Effects 0.000 claims description 51
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 34
- 238000000151 deposition Methods 0.000 claims description 32
- 230000008021 deposition Effects 0.000 claims description 32
- 239000007789 gas Substances 0.000 claims description 25
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 17
- 229910052733 gallium Inorganic materials 0.000 claims description 17
- 229910052738 indium Inorganic materials 0.000 claims description 17
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 17
- 239000011787 zinc oxide Substances 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims 7
- 230000001105 regulatory effect Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 316
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 230000001276 controlling effect Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
Abstract
本发明公开了一种薄膜晶体管、其制备方法、阵列基板及显示装置，通过在由金属氧化物半导体材料制备的有源层中掺入氧离子与氢离子，调控有源层的阈值电压。在制备薄膜晶体管时，各子刻蚀阻挡层是采用等离子体增强化学气相沉积工艺分步沉积得到的，以在沉积各子刻蚀阻挡层时选择性的使金属氧化物半导体材料掺入氧离子和氢离子，从而调控金属氧化物半导体材料中掺入氧离子的量和掺入氢离子的量。这样可以在不增加额外的掺杂工艺的情况下，使金属氧化物半导体材料掺入氧离子和氢离子，从而可以降低工艺制备难度，降低制备成本。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管、其制备方法、阵列基板及显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)显示器具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，已成为显示行业的研究热点之一。由于OLED属于电流驱动，需要稳定的电流来控制其发光。因此OLED显示器中一般设置像素电路以驱动OLED发光。一般像素电路由多个薄膜晶体管(Thin Film Transistor，TFT)组成，以产生驱动电流驱动OLED发光。而驱动电流与薄膜晶体管的阈值电压Vth相关，因此在实际应用中，一般是根据不同应用环境的需求，在制备薄膜晶体管时，对薄膜晶体管的有源层进行额外的掺杂工艺，以将薄膜晶体管的阈值电压Vth进行相应设计，使阈值电压控制在一定大小范围内以满足应用需求，这使得薄膜晶体管的制备工艺较为繁琐，制备成本较高。
发明内容
本发明实施例提供一种薄膜晶体管、其制备方法、阵列基板及显示装置，用以降低制备工艺复杂度、降低成本。
因此，本发明实施例提供了一种薄膜晶体管，包括：衬底基板，位于所述衬底基板上的有源层、覆盖所述有源层的刻蚀阻挡层、通过贯穿所述刻蚀阻挡层的过孔与所述有源层电连接的源漏极；所述刻蚀阻挡层包括层叠设置的至少两层子刻蚀阻挡层，所述有源层包括掺入氧离子和氢离子的金属氧化物半导体材料。
可选地，在本发明实施例提供的上述薄膜晶体管中，各所述子刻蚀阻挡层为二氧化硅层。
可选地，在本发明实施例提供的上述薄膜晶体管中，所述金属氧化物半导体材料包括：氧化铟镓锌。
可选地，在本发明实施例提供的上述薄膜晶体管中，所述氧化铟镓锌中掺入氧离子的量大于零且小于0.1％，所述氧化铟镓锌中掺入氢离子的量大于零且小于0.01％。
相应地，本发明实施例还提供了一种阵列基板，包括：本发明实施例提供的上述任一种薄膜晶体管。
相应地，本发明实施例还提供了一种显示装置，包括：本发明实施例提供的上述阵列基板。
相应地，本发明实施例还提供了一种薄膜晶体管的制备方法，包括：
在衬底基板上形成有源层的图形；其中，所述有源层包括金属氧化物半导体材料；
分别采用等离子体增强化学气相沉积工艺，在所述有源层上形成覆盖所述有源层且层叠设置的至少两层子刻蚀阻挡层以及贯穿各所述子刻蚀阻挡层的过孔的图形，以形成刻蚀阻挡层以及使所述金属氧化物半导体材料掺入氧离子和氢离子；
在所述刻蚀阻挡层上形成通过贯穿所述刻蚀阻挡层的过孔与所述有源层电连接的源漏极。
可选地，在本发明实施例提供的上述制备方法中，所述形成刻蚀阻挡层以及使所述金属氧化物半导体材料掺入氧离子和氢离子，具体包括：
分别采用所述等离子体增强化学气相沉积工艺，充入N2O与SiH4，并在功率为4000～20000W、极板间距为550～1100mils、腔体压力为700～2000m Torr、沉积时间为30～120s的条件下，在所述金属氧化物半导体材料上形成覆盖所述有源层的至少两层二氧化硅层以及贯穿各所述二氧化硅层的过孔的图形，并使所述金属氧化物半导体材料中掺入氧离子和氢离子。
可选地，在本发明实施例提供的上述制备方法中，所述金属氧化物半导体材料包括氧化铟镓锌，所述刻蚀阻挡层包括三层子刻蚀阻挡层；
所述形成覆盖所述有源层的至少两层二氧化硅层以及贯穿各所述二氧化硅层的过孔的图形，并使所述金属氧化物半导体材料中掺入氧离子和氢离子，具体包括：
采用所述等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为90:1～120:1、功率为4000～20000W、极板间距为550～1100mils、腔体压力为700～2000m Torr、沉积时间为30～120s的条件下，在所述有源层上形成覆盖所述有源层的第一层二氧化硅层以及贯穿所述第一层二氧化硅层的过孔的图形，以使所述有源层掺入第一预设量的氧离子；
采用所述等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为20:1～50:1、功率为4000～20000W、极板间距为550～1100mils、腔体压力为700～2000m Torr、沉积时间为30～120s的条件下，形成覆盖所述第一层二氧化硅层的第二层二氧化硅层以及贯穿所述第二层二氧化硅层的过孔的图形，以使掺入所述第一预设量的氧离子的有源层掺入第二预设量的氢离子；
采用所述等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为50:1～90:1、功率为4000～20000W、极板间距为550～1100mils、腔体压力为700～2000m Torr、沉积时间为30～120s的条件下，形成覆盖所述第二层二氧化硅层的第三层二氧化硅层以及贯穿所述第三层二氧化硅层的过孔的图形，以使掺入所述第二预设量的氢离子的有源层掺入第三预设量的氧离子；
所述第一预设量与所述第三预设量之和大于零且小于0.1％，所述第二预设量大于零且小于0.01％。
可选地，在本发明实施例提供的上述制备方法中，采用所述等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为90:1～120:1、功率为13000W、极板间距为600mils、腔体压力为1000m Torr、沉积时间为30～120s的条件下，在所述有源层上形成覆盖所述有源层的第一层二氧化硅层以及贯穿所述第一层二氧化硅层的过孔的图形，以使所述有源层掺入所述第一预设量的氧离子；
采用所述等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为20:1～50:1、功率为10000W、极板间距为700mils、腔体压力为1500m Torr、沉积时间为30～120s的条件下，形成覆盖所述第一层二氧化硅层的第二层二氧化硅层以及贯穿所述第二层二氧化硅层的过孔的图形，以使掺入所述第一预设量的氧离子的有源层掺入所述第二预设量的氢离子；
采用所述等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为50:1～90:1、功率为18000W、极板间距为700mils、腔体压力为1000m Torr、沉积时间为30～120s的条件下，形成覆盖所述第二层二氧化硅层的第三层二氧化硅层以及贯穿所述第三层二氧化硅层的过孔的图形，以使掺入所述第二预设量的氢离子的有源层掺入所述第三预设量的氧离子。
本发明有益效果如下：
本发明实施例提供的薄膜晶体管、其制备方法、阵列基板及显示装置，通过在由金属氧化物半导体材料制备的有源层中掺入氧离子，使有源层中的氧含量提高，以使其阈值电压正偏。通过在由金属氧化物半导体材料制备的有源层中掺入氢离子，使有源层中的氢含量提高，氧含量降低，以使其阈值电压负偏，从而通过调控掺入氢离子和氧离子的量，可以调控有源层的阈值电压。并且，在制备上述薄膜晶体管时，各子刻蚀阻挡层是采用等离子体增强化学气相沉积工艺分步沉积得到的，以在沉积各子刻蚀阻挡层时选择性的使金属氧化物半导体材料掺入氧离子和氢离子，从而调控金属氧化物半导体材料中掺入氧离子的量和掺入氢离子的量。这样可以在不增加额外的掺杂工艺的情况下，使金属氧化物半导体材料掺入氧离子和氢离子，从而可以降低工艺制备难度，降低制备成本。
附图说明
图1为本发明实施例提供的薄膜晶体管的结构示意图；
图2为本发明实施例提供的制备方法的流程图；
图3a至图3f分别为实施例一中执行各步骤后的剖面结构示意图。
具体实施方式
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的薄膜晶体管、其制备方法、阵列基板及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
附图中各层薄膜的厚度和形状均不反映薄膜晶体管、阵列基板及显示装置的真实比例，目的只是示意说明本发明内容。
目前，应用于平板显示的薄膜晶体管的有源层的材料主要为硅，例如包括非晶硅、多晶硅、微晶硅等。然而，采用非晶硅制备的薄膜晶体管对光较为敏感、迁移率较低(＜1cm2/Vs)，且稳定性较差。采用多晶硅制备的薄膜晶体管虽然迁移率较高，但是由于晶界的影响导致其电学均匀性较差。此外，多晶硅制备温度高、成本高以及难以大面积晶化的特性，限制了其在平板显示中的应用。微晶硅制备难度较大，晶粒控制技术难度较高，不容易实现大面积规模量产。因此，在传统硅工艺制备的有源层存在众多缺陷的情况下，由于金属氧化物半导体材料制备的有源层具有迁移率较高、对可见光透明的优点，在平板显示的TFT领域，由金属氧化物半导体材料制备的有源层已经逐渐替代传统硅工艺制备的有源层，并成为主流趋势。
并且，在实际应用中，TFT的有源层的阈值电压Vth与有源层的载流子浓度有关，在实际制备时，一般通过控制有源层的总氧含量来控制载流子浓度。在氧含量偏高时，受主增加，电子减少，Vth正偏；在氧含量偏低时，施主增加，空穴减少，Vth负偏。
本发明实施例提供的一种薄膜晶体管，如图1所示，包括：衬底基板100，位于衬底基板100上的有源层110、覆盖有源层110的刻蚀阻挡层120、通过贯穿刻蚀阻挡层120的过孔与有源层110电连接的源漏极130；刻蚀阻挡层120包括层叠设置的至少两层子刻蚀阻挡层121_m(2≤m≤M，且m为整数，M为刻蚀阻挡层包括的子刻蚀阻挡层的总数)，有源层110包括掺入氧离子和氢离子的金属氧化物半导体材料。
本发明实施例提供的薄膜晶体管，通过在由金属氧化物半导体材料制备的有源层中掺入氧离子，使有源层中的氧含量提高，以使其阈值电压正偏。通过在由金属氧化物半导体材料制备的有源层中掺入氢离子，使有源层中的氢含量提高，氧含量降低，以使其阈值电压负偏，从而通过调控掺入氢离子和氧离子的量，可以调控有源层的阈值电压。并且，在制备上述薄膜晶体管时，各子刻蚀阻挡层是采用等离子体增强化学气相沉积工艺分步沉积得到的，以在沉积各子刻蚀阻挡层时选择性的使金属氧化物半导体材料掺入氧离子和氢离子，从而调控金属氧化物半导体材料中掺入氧离子的量和掺入氢离子的量。这样可以在不增加额外的掺杂工艺的情况下，使金属氧化物半导体材料掺入氧离子和氢离子，从而可以降低工艺制备难度，降低制备成本。
在实际应用中，一般薄膜晶体管具有底栅型结构与顶栅型结构。在具体实施时，本发明实施例提供的薄膜晶体管可以为底栅型结构。具体地，如图1所示，薄膜晶体管还可以包括：位于衬底基板100与有源层110之间的栅极140、以及位于栅极140与有源层110之间的栅绝缘层150；其中，栅极140在衬底基板100的正投影与有源层140在衬底基板100的正投影具有交叠区域。
在具体实施时，本发明实施例提供的薄膜晶体管也可以为顶栅型结构。具体地，薄膜晶体管还可以包括：位于刻蚀阻挡层与源漏极所在层之间的栅极、以及位于栅极与源漏极所在层之间的层间绝缘层；其中，栅极在衬底基板的正投影与有源层在衬底基板的正投影具有交叠区域；并且源漏极通过贯穿刻蚀阻挡层与层间绝缘层的过孔与有源层电连接。
一般金属氧化物半导体材料可以包括氧化铟镓锌(IGZO)、氧化铟锌(IZO)等半导体材料。在具体实施时，在本发明实施例提供的薄膜晶体管中，金属氧化物半导体材料可以具体包括：氧化铟镓锌。下面以金属氧化物半导体材料为IGZO为例，对通过掺入氧离子和氢离子的方式调控IGZO的阈值电压Vth的过程进行说明。在IGZO中掺入氧离子，可以使IGZO中的氧离子的含量提高，从而使IGZO构成的有源层的Vth正偏。在IGZO中掺入氢离子，可以使IGZO中的氢离子的含量提高，氧离子的含量降低，从而使IGZO构成的有源层的Vth负偏。从而可以通过控制掺入IGZO中的氧离子的量以及控制掺入IGZO中的氢离子的量，以控制IGZO构成的有源层的Vth。具体地，可以先使IGZO构成的有源层主要掺入氧离子，以使IGZO构成的Vth正偏到一定范围内，然后再使IGZO构成的有源层主要掺入氢离子，以使IGZO正偏到一定范围内的Vth进行负偏，即向负向调整，从而使IGZO构成的有源层的Vth在误差允许范围内可以达到预定目标的Vth，这样制备完成的薄膜晶体管包括两层子刻蚀阻挡层。当然，在IGZO构成的有源层掺入氢离子后，其Vth可能较预定目标的Vth还要负偏，此时可以再进行氧离子掺杂以使Vth正偏到预设目标的Vth，这样制备完成的薄膜晶体管包括三层子刻蚀阻挡层。当然，在实际应用中，金属氧化物半导体材料还可以包括通过掺入氧离子和氢离子的方式调控有源层的阈值电压的其他材料，在此不作限定。
在具体实施时，在本发明实施例提供的薄膜晶体管中，氧化铟镓锌中掺入氧离子的量可以大于零且小于0.1％，氧化铟镓锌中掺入氢离子的量可以大于零且小于0.01％。当然，在实际应用中，氧化铟镓锌中掺入氧离子的量与掺入氢离子的量的具体值分别需要根据实际应用环境来设计确定，在此不作限定。
在具体实施时，在本发明实施例提供的薄膜晶体管中，各子刻蚀阻挡层可以为二氧化硅层。这样在采用等离子体增强化学气相沉积工艺沉积二氧化硅层时，通过控制充入的气体，例如可以充入N2O与SiH4，这些气体在等离子体的作用下可以电离出O2-和H+，并控制制备腔体中的压力等条件以使有源层掺入O2-和H+。
在制备本发明实施例提供的薄膜晶体管，通过采用等离子体增强化学气相沉积工艺分步沉积各子刻蚀阻挡层时，以使有源层选择性的掺入氧离子和氢离子，因此在具体实施时，在本发明实施例提供的薄膜晶体管中，刻蚀阻挡层可以具体包括层叠设置的两层子刻蚀阻挡层。这样可以仅采用沉积两层子刻蚀阻挡层以调控掺入有源层中的氧离子和氢离子的量，以使有源层的阈值电压可以在误差允许范围内达到预设目标的阈值电压。
或者，在具体实施时，刻蚀阻挡层也可以具体包括层叠设置的三层子刻蚀阻挡层。这样采用沉积三层子刻蚀阻挡层以调控掺入有源层中的氧离子和氢离子的量，可以更精确的使有源层的阈值电压在误差允许范围内达到预设目标的阈值电压。
基于同一发明构思，本发明实施例还提供了一种薄膜晶体管的制备方法，如图2所示，可以包括如下步骤：
S201、在衬底基板上形成有源层的图形；其中，有源层包括金属氧化物半导体材料；
S202、分别采用等离子体增强化学气相沉积工艺，在有源层上形成覆盖有源层且层叠设置的至少两层子刻蚀阻挡层以及贯穿各子刻蚀阻挡层的过孔的图形，以形成刻蚀阻挡层以及使金属氧化物半导体材料掺入氧离子和氢离子；
S203、在刻蚀阻挡层上形成通过贯穿刻蚀阻挡层的过孔与有源层电连接的源漏极。
本发明实施例提供的薄膜晶体管的制备方法，通过采用等离子体增强化学气相沉积工艺分步沉积至少两层子刻蚀阻挡层，以在沉积子刻蚀阻挡层时选择性的使有源层掺入氧离子和氢离子，从而调控由金属氧化物半导体材料构成的有源层中掺入的氧离子的量和掺入的氢离子的量，进而调控有源层的阈值电压。这样可以在不增加额外的掺杂工艺的情况下，使有源层掺入氧离子和氢离子，从而可以降低工艺制备难度，降低制备成本。
在具体实施时，在本发明实施例提供的制备方法中，等离子体增强化学气相沉积工艺中所使用的设备可以与现有技术中的设备相同，例如，该设备可以包括密封腔体、位于密封腔体中且相对设置的极板，能量发生器等装置，在此不作限定。
在具体实施时，在本发明实施例提供的制备方法中，在衬底基板上形成有源层的图形之前，还可以包括：
在衬底基板上形成栅极的图形；
在形成有栅极的衬底基板上形成覆盖栅极的栅绝缘层的图形。这样可以形成底栅型结构的薄膜晶体管。
在具体实施时，在本发明实施例提供的制备方法中，在形成刻蚀阻挡层之后，且在形成源漏极之前，还可以包括：
在形成有刻蚀阻挡层的衬底基板上形成栅极的图形；
在形成有栅极的衬底基板上形成层间绝缘层以及贯穿层间绝缘层的过孔的图形；
形成源漏极，具体可以包括：
在层间绝缘层上形成通过贯穿刻蚀阻挡层与层间绝缘层的过孔与有源层电连接的源漏极。
在具体实施时，在本发明实施例提供的制备方法中，形成刻蚀阻挡层以及使金属氧化物半导体材料掺入氧离子和氢离子，具体可以包括：
分别采用等离子体增强化学气相沉积工艺，充入N2O与SiH4，并在功率为4000～20000W、极板间距为550～1100mils、腔体压力为700～2000m Torr、沉积时间为30～120s的条件下，在金属氧化物半导体材料上形成覆盖有源层的至少两层二氧化硅层以及贯穿各二氧化硅层的过孔的图形，并使金属氧化物半导体材料中掺入氧离子和氢离子。这样可以使N2O与SiH4分别电离出O2-与H+，以使O2-与H+与金属氧化物半导体材料反应，从而使金属氧化物半导体材料掺入O2-与H+。
在具体实施时，在本发明实施例提供的制备方法中，金属氧化物半导体材料可以包括氧化铟镓锌，刻蚀阻挡层可以包括三层子刻蚀阻挡层。并且，形成覆盖有源层的至少两层二氧化硅层以及贯穿各二氧化硅层的过孔的图形，并使金属氧化物半导体材料中掺入氧离子和氢离子，具体可以包括：
采用等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为90:1～120:1、功率为4000～20000W、极板间距为550～1100mils、腔体压力为700～2000m Torr、沉积时间为30～120s的条件下，在有源层上形成覆盖有源层的第一层二氧化硅层以及贯穿第一层二氧化硅层的过孔的图形，以使有源层掺入第一预设量的氧离子。这样可以使形成的第一层二氧化硅层的厚度为
采用等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为20:1～50:1、功率为4000～20000W、极板间距为550～1100mils、腔体压力为700～2000m Torr、沉积时间为30～120s的条件下，形成覆盖第一层二氧化硅层的第二层二氧化硅层以及贯穿第二层二氧化硅层的过孔的图形，以使掺入第一预设量的氧离子的有源层掺入第二预设量的氢离子。这样可以使形成的第二层二氧化硅层的厚度为
采用等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为50:1～90:1、功率为4000～20000W、极板间距为550～1100mils、腔体压力为700～2000m Torr、沉积时间为30～120s的条件下，形成覆盖第二层二氧化硅层的第三层二氧化硅层以及贯穿第三层二氧化硅层的过孔的图形，以使掺入第二预设量的氢离子的有源层掺入第三预设量的氧离子。这样可以使形成的第三层二氧化硅层的厚度为
这样可以使形成的刻蚀阻挡层包括层叠设置的三层子刻蚀阻挡层。其中，第一预设量与第三预设量之和可以大于零且小于0.1％，第二预设量可以大于零且小于0.01％。并且，贯穿第一层二氧化硅层的过孔、贯穿第二层二氧化硅层的过孔以及贯穿第三层二氧化硅层的过孔在衬底基板的正投影重叠。在实际应用中，第一预设量、第二预设量、第三预设量需要根据实际应该环境来设计确定，在此不作限定。
在具体实施时，在本发明实施例提供的制备方法中，金属氧化物半导体材料可以包括氧化铟镓锌，刻蚀阻挡层可以包括两层子刻蚀阻挡层。并且，形成覆盖有源层的至少两层二氧化硅层以及贯穿各二氧化硅层的过孔的图形，并使金属氧化物半导体材料中掺入氧离子和氢离子，具体包括：
采用等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为90:1～120:1、功率为4000～20000W、极板间距为550～1100mils、腔体压力为700～2000m Torr、沉积时间为30～120s的条件下，在有源层上形成覆盖有源层的第一层二氧化硅层以及贯穿第一层二氧化硅层的过孔的图形，以使有源层掺入第四预设量的氧离子。这样可以使形成的第一层二氧化硅层的厚度为
采用等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为20:1～50:1、功率为4000～20000W、极板间距为550～1100mils、腔体压力为700～2000m Torr、沉积时间为30～120s的条件下，形成覆盖第一层二氧化硅层的第二层二氧化硅层以及贯穿第二层二氧化硅层的过孔的图形，以使掺入第四预设量的氧离子的有源层掺入第五预设量的氢离子。这样可以使形成的第二层二氧化硅层的厚度为
这样可以使形成的刻蚀阻挡层包括层叠设置的两层子刻蚀阻挡层。其中，第四预设量可以大于零且小于0.1％，第五预设量可以大于零且小于0.01％。并且，贯穿第一层二氧化硅层的过孔与贯穿第二层二氧化硅层的过孔在衬底基板的正投影重叠。并且，贯穿第一层二氧化硅层的过孔、贯穿第二层二氧化硅层的过孔在衬底基板的正投影重叠。在实际应用中，第四预设量、第五预设量需要根据实际应该环境来设计确定，在此不作限定。
下面通过一具体实施例列举薄膜晶体管的制备方法，但读者应知，其具体制备过程不局限于此。
实施例一、
以制备图1所示的结构为例，本发明实施例提供的薄膜晶体管的制备方法，可以包括如下步骤：
(1)在衬底基板上形成栅极的图形。
具体地，采用一次构图工艺在衬底基板100上形成栅极140的图形，如图3a所示。其中，栅极的材料可以包括Cu。
(2)在形成有栅极140的衬底基板100上形成覆盖栅极140的栅绝缘层150的图形，如图3b所示。
具体地，栅绝缘层可以包括两层子栅绝缘层。分别采用一次构图工艺在形成有栅极的衬底基板上形成覆盖栅极的两层子栅绝缘层的图形。
(3)在形成有栅绝缘层的衬底基板上形成有源层的图形；其中，有源层在衬底基板的正投影与栅极在衬底基板的正投影具有交叠区域。并且，有源层包括氧化铟镓锌。
具体地，采用一次构图工艺在形成有栅绝缘层150的衬底基板100上形成由氧化铟镓锌构成的有源层110的图形，如图3c所示。
(4)采用等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为90:1～120:1、功率为4000～20000W、极板间距为550～1100mils、腔体压力为700～2000m Torr、沉积时间为30～120s的条件下，在有源层上形成覆盖有源层的第一层二氧化硅层以及贯穿第一层二氧化硅层的过孔的图形，以使有源层掺入第一预设量的氧离子。
具体地，采用等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为90:1～120:1、功率为13000W、极板间距为600mils、腔体压力为1000m Torr、沉积时间为30～120s的条件下，在有源层110上形成覆盖有源层110的第一层二氧化硅层121_1以及贯穿第一层二氧化硅层121_1的过孔122_1的图形，以使有源层110掺入第一预设量的氧离子，如图3d所示。这样可以使形成的第一层二氧化硅层121_1的厚度为并可以使有源层的Vth正偏到一定范围内。
(5)采用等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为20:1～50:1、功率为4000～20000W、极板间距为550～1100mils、腔体压力为700～2000m Torr、沉积时间为30～120s的条件下，形成覆盖第一层二氧化硅层的第二层二氧化硅层以及贯穿第二层二氧化硅层的过孔的图形，以使掺入第一预设量的氧离子的有源层掺入第二预设量的氢离子。
具体地，采用等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为20:1～50:1、功率为10000W、极板间距为700mils、腔体压力为1500m Torr、沉积时间为30～120s的条件下，形成覆盖第一层二氧化硅层121_1的第二层二氧化硅层121_2以及贯穿第二层二氧化硅层121_2的过孔122_2的图形，以使掺入第一预设量的氧离子的有源层140掺入第二预设量的氢离子，如图3e所示。这样可以使形成的第二层二氧化硅层121_2的厚度为并可以使有源层正偏到一定范围内的Vth进行负偏，以使其Vth尽可能接近预设目标Vth。
(6)采用等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为50:1～90:1、功率为4000～20000W、极板间距为550～1100mils、腔体压力为700～2000m Torr、沉积时间为30～120s的条件下，形成覆盖第二层二氧化硅层的第三层二氧化硅层以及贯穿第三层二氧化硅层的过孔的图形，以使掺入第二预设量的氢离子的有源层掺入第三预设量的氧离子。
具体地，采用等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为50:1～90:1、功率为18000W、极板间距为700mils、腔体压力为1000m Torr、沉积时间为30～120s的条件下，形成覆盖第二层二氧化硅层121_2的第三层二氧化硅层121_3以及贯穿第三层二氧化硅层121_3的过孔122_3的图形，以使掺入第二预设量的氢离子的有源层110掺入第三预设量的氧离子，如图3f所示。这样可以使形成的第三层二氧化硅层121_3的厚度为并对接近预设目标Vth的有源层的Vth进行微调，以使微调后的Vth可以在误差允许范围内达到预设目标Vth。
(7)在刻蚀阻挡层上形成通过贯穿刻蚀阻挡层的过孔与有源层电连接的源漏极。
具体地，采用一次构图工艺，在第三层子刻蚀阻挡层121_3上形成源漏极中的源极131与漏极132的图形，并且，源极131与漏极132分别通过贯穿第一层子刻蚀阻挡层121_1、第二层子刻蚀阻挡层121_2以及第三层子刻蚀阻挡层121_3的过孔与有源层110电连接，如图1所示。
需要说明的是，采用上述方法沉积得到第一子刻蚀阻挡层的厚度为第二子刻蚀阻挡层的厚度为/>第三子刻蚀阻挡层的厚度为/>可以使有源层的Vth＝0.9V±0.1V，使形成的刻蚀阻挡层的薄膜应力可以为-370MPa。在对形成的薄膜晶体管，在温度60℃且时间0～2h的条件下进行正偏置温度应力测试时，Vth仅偏移0.4V。在温度60℃且时间0～2h的条件下进行负偏置温度应力测试时，Vth仅偏移-0.8V。
在实际应用中，沉积一层子刻蚀阻挡层的时间越长，形成的子刻蚀阻挡层的厚度可以越厚，使得掺入的离子的量可以越多。并且，各子刻蚀阻挡层形成的刻蚀阻挡层的薄膜特性可以通过刻蚀速率、折射率、薄膜应力以及沉积速率进行表征。
下面分别以形成的刻蚀阻挡层的厚度为1000为例，分别说明刻蚀阻挡层的刻蚀速率、折射率、薄膜应力、沉积速率、不同厚度的子刻蚀阻挡层与有源层的Vth的对应关系。
1、形成两层子刻蚀阻挡层以调控有源层的阈值电压Vth，第一子刻蚀阻挡层的厚度N11、第二子刻蚀阻挡层的厚度N12、掺入氧离子和氢离子的有源层的阈值电压Vth2、由第一子刻蚀阻挡层与第二子刻蚀阻挡层形成的刻蚀阻挡层的刻蚀速率ER、折射率RI、薄膜应力St以及沉积速率DR的对应关系如表1所示。可知，由不同厚度的第一子刻蚀阻挡层、第二子刻蚀阻挡层形成的刻蚀阻挡层的折射率、致密性以及薄膜应力较稳定。并且，形成不同厚度的第一子刻蚀阻挡层与第二子刻蚀阻挡层，可以使掺入氧离子和氢离子后的有源层的阈值电压从-0.5变化到1.8。从而可以在沉积子刻蚀阻挡层时，控制沉积时间，来调控掺入的离子的量的多少，进而调控有源层的阈值电压。
表1
2、形成三层子刻蚀阻挡层以调控有源层的阈值电压Vth，第一子刻蚀阻挡层的厚度N21、第二子刻蚀阻挡层的厚度N22、第三子刻蚀阻挡层的厚度N23、掺入氧离子和氢离子的有源层的阈值电压Vth3、由第一子刻蚀阻挡层、第二子刻蚀阻挡层以及第三子刻蚀阻挡层形成的刻蚀阻挡层的刻蚀速率ER、折射率RI、薄膜应力St以及沉积速率DR的对应关系如表2所示。可知，由不同厚度的第一子刻蚀阻挡层、第二子刻蚀阻挡层、第三子刻蚀阻挡层形成的刻蚀阻挡层的折射率、致密性以及薄膜应力较稳定。并且，形成不同厚度的第一子刻蚀阻挡层、第二子刻蚀阻挡层以及第三子刻蚀阻挡层，可以使掺入氧离子和氢离子后的有源层的阈值电压从0.5变化到1.5。从而可以在沉积子刻蚀阻挡层时，控制沉积时间，来调控掺入的离子的量的多少，进而调控有源层的阈值电压。
表2
基于同一发明构思，本发明实施例还提供了一种阵列基板，包括本发明实施例提供的上述任一种薄膜晶体管。该阵列基板解决问题的原理与前述薄膜晶体管相似，因此该阵列基板的实施可以参见前述薄膜晶体管的实施，重复之处在此不再赘述。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板。该显示装置的实施可以参见上述薄膜晶体管的实施例，重复之处不再赘述。
在具体实施时，在本发明实施例提供的显示装置中，阵列基板可以作为显示装置中的显示面板的一部分。
在具体实施时，本发明实施例提供的显示装置可以为有机发光显示装置，薄膜晶体管可以为有机发光显示装置的面板中的像素电路中的晶体管。当然，显示装置也可以为其他类型的显示装置，在此不作限定。
在具体实施时，本发明实施例提供的显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
本发明实施例提供的薄膜晶体管、其制备方法、阵列基板及显示装置，通过在由金属氧化物半导体材料制备的有源层中掺入氧离子，使有源层中的氧含量提高，以使其阈值电压正偏。通过在由金属氧化物半导体材料制备的有源层中掺入氢离子，使有源层中的氢含量提高，氧含量降低，以使其阈值电压负偏，从而通过调控掺入氢离子和氧离子的量，可以调控有源层的阈值电压。并且，在制备上述薄膜晶体管时，各子刻蚀阻挡层是采用等离子体增强化学气相沉积工艺分步沉积得到的，以在沉积各子刻蚀阻挡层时选择性的使金属氧化物半导体材料掺入氧离子和氢离子，从而调控金属氧化物半导体材料中掺入氧离子的量和掺入氢离子的量。这样可以在不增加额外的掺杂工艺的情况下，使金属氧化物半导体材料掺入氧离子和氢离子，从而可以降低工艺制备难度，降低制备成本。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种薄膜晶体管的制备方法，其特征在于，包括：
在衬底基板上形成有源层的图形；其中，所述有源层包括金属氧化物半导体材料；
分别采用等离子体增强化学气相沉积工艺，在所述有源层上形成覆盖所述有源层且层叠设置的至少两层子刻蚀阻挡层以及贯穿各所述子刻蚀阻挡层的过孔的图形，以形成刻蚀阻挡层以及使所述金属氧化物半导体材料掺入氧离子和氢离子，所述形成刻蚀阻挡层以及使所述金属氧化物半导体材料掺入氧离子和氢离子，具体包括：分别采用所述等离子体增强化学气相沉积工艺，充入N2O与SiH4，并在功率为4000~20000W、极板间距为550~1100mils、腔体压力为700~2000m Torr、沉积时间为30~120s的条件下，在所述金属氧化物半导体材料上形成覆盖所述有源层的至少两层二氧化硅层以及贯穿各所述二氧化硅层的过孔的图形，并使所述金属氧化物半导体材料中掺入氧离子和氢离子；
在所述刻蚀阻挡层上形成通过贯穿所述刻蚀阻挡层的过孔与所述有源层电连接的源漏极。
2.如权利要求1所述的制备方法，其特征在于，所述金属氧化物半导体材料包括氧化铟镓锌，所述刻蚀阻挡层包括三层子刻蚀阻挡层；
所述形成覆盖所述有源层的至少两层二氧化硅层以及贯穿各所述二氧化硅层的过孔的图形，并使所述金属氧化物半导体材料中掺入氧离子和氢离子，具体包括：
采用所述等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为90:1~120:1、功率为4000~20000W、极板间距为550~1100mils、腔体压力为700~2000m Torr、沉积时间为30~120s的条件下，在所述有源层上形成覆盖所述有源层的第一层二氧化硅层以及贯穿所述第一层二氧化硅层的过孔的图形，以使所述有源层掺入第一预设量的氧离子；
采用所述等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为20:1~50:1、功率为4000~20000W、极板间距为550~1100mils、腔体压力为700~2000m Torr、沉积时间为30~120s的条件下，形成覆盖所述第一层二氧化硅层的第二层二氧化硅层以及贯穿所述第二层二氧化硅层的过孔的图形，以使掺入所述第一预设量的氧离子的有源层掺入第二预设量的氢离子；
采用所述等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为50:1~90:1、功率为4000~20000W、极板间距为550~1100mils、腔体压力为700~2000m Torr、沉积时间为30~120s的条件下，形成覆盖所述第二层二氧化硅层的第三层二氧化硅层以及贯穿所述第三层二氧化硅层的过孔的图形，以使掺入所述第二预设量的氢离子的有源层掺入第三预设量的氧离子；
所述第一预设量与所述第三预设量之和大于零且小于0.1%，所述第二预设量大于零且小于0.01%。
3.如权利要求2所述的制备方法，其特征在于，采用所述等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为90:1~120:1、功率为13000W、极板间距为600mils、腔体压力为1000m Torr、沉积时间为30~120s的条件下，在所述有源层上形成覆盖所述有源层的第一层二氧化硅层以及贯穿所述第一层二氧化硅层的过孔的图形，以使所述有源层掺入所述第一预设量的氧离子；
采用所述等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为20:1~50:1、功率为10000W、极板间距为700mils、腔体压力为1500m Torr、沉积时间为30~120s的条件下，形成覆盖所述第一层二氧化硅层的第二层二氧化硅层以及贯穿所述第二层二氧化硅层的过孔的图形，以使掺入所述第一预设量的氧离子的有源层掺入所述第二预设量的氢离子；
采用所述等离子体增强化学气相沉积工艺，在N2O与SiH4的气体流量比为50:1~90:1、功率为18000W、极板间距为700mils、腔体压力为1000m Torr、沉积时间为30~120s的条件下，形成覆盖所述第二层二氧化硅层的第三层二氧化硅层以及贯穿所述第三层二氧化硅层的过孔的图形，以使掺入所述第二预设量的氢离子的有源层掺入所述第三预设量的氧离子。
4.一种如权利要求1-3任一项所述的薄膜晶体管的制备方法制备的薄膜晶体管，包括：衬底基板，位于所述衬底基板上的有源层、覆盖所述有源层的刻蚀阻挡层、通过贯穿所述刻蚀阻挡层的过孔与所述有源层电连接的源漏极；其特征在于，所述刻蚀阻挡层包括层叠设置的至少两层子刻蚀阻挡层，所述有源层包括掺入氧离子和氢离子的金属氧化物半导体材料，所述薄膜晶体管具有顶栅型结构。
5.如权利要求4所述的薄膜晶体管，其特征在于，各所述子刻蚀阻挡层为二氧化硅层。
6.如权利要求4所述的薄膜晶体管，其特征在于，所述金属氧化物半导体材料包括：氧化铟镓锌。
7.如权利要求6所述的薄膜晶体管，其特征在于，所述氧化铟镓锌中掺入氧离子的量大于零且小于0.1%，所述氧化铟镓锌中掺入氢离子的量大于零且小于0.01%。
8.一种阵列基板，其特征在于，包括：如权利要求4-7任一项所述的薄膜晶体管。
9.一种显示装置，其特征在于，包括：如权利要求8所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810058206.8A CN108258021B (zh) | 2018-01-22 | 2018-01-22 | 薄膜晶体管、其制备方法、阵列基板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810058206.8A CN108258021B (zh) | 2018-01-22 | 2018-01-22 | 薄膜晶体管、其制备方法、阵列基板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108258021A CN108258021A (zh) | 2018-07-06 |
| CN108258021B true CN108258021B (zh) | 2024-04-23 |
Family
ID=62741969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810058206.8A Active CN108258021B (zh) | 2018-01-22 | 2018-01-22 | 薄膜晶体管、其制备方法、阵列基板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108258021B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109860307A (zh) | 2019-02-26 | 2019-06-07 | 合肥鑫晟光电科技有限公司 | 一种晶体管及其制备方法、显示基板和显示装置 |
| CN112038289B (zh) * | 2020-11-04 | 2021-02-02 | 成都中电熊猫显示科技有限公司 | 一种阵列基板、显示面板以及阵列基板的制作方法 |
| CN115732571A (zh) * | 2021-08-31 | 2023-03-03 | 福州京东方光电科技有限公司 | 金属氧化物薄膜晶体管及其制备方法、显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104112779A (zh) * | 2014-07-29 | 2014-10-22 | 叶志 | 基于氘化金属氧化物薄膜的薄膜晶体管 |
| CN106531782A (zh) * | 2016-11-21 | 2017-03-22 | 陕西师范大学 | 一种金属氧化物薄膜晶体管及其制备方法 |
| CN107221563A (zh) * | 2017-05-10 | 2017-09-29 | 陕西师范大学 | 一种底栅自对准结构金属氧化物薄膜晶体管及其制备方法 |
| CN207781617U (zh) * | 2018-01-22 | 2018-08-28 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板、显示面板及显示装置 |
-
2018
- 2018-01-22 CN CN201810058206.8A patent/CN108258021B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104112779A (zh) * | 2014-07-29 | 2014-10-22 | 叶志 | 基于氘化金属氧化物薄膜的薄膜晶体管 |
| CN106531782A (zh) * | 2016-11-21 | 2017-03-22 | 陕西师范大学 | 一种金属氧化物薄膜晶体管及其制备方法 |
| CN107221563A (zh) * | 2017-05-10 | 2017-09-29 | 陕西师范大学 | 一种底栅自对准结构金属氧化物薄膜晶体管及其制备方法 |
| CN207781617U (zh) * | 2018-01-22 | 2018-08-28 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板、显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108258021A (zh) | 2018-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10692975B2 (en) | Thin-film transistor array substrate | |
| TWI624950B (zh) | 半導體裝置及半導體裝置的製造方法 | |
| WO2016173322A1 (zh) | 一种阵列基板及其制作方法、及显示装置 | |
| US10658446B2 (en) | Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers | |
| US9589991B2 (en) | Thin-film transistor, manufacturing method thereof, display substrate and display device | |
| KR20080052107A (ko) | 산화물 반도체층을 구비한 박막 트랜지스터 | |
| CN106057735A (zh) | Tft背板的制作方法及tft背板 | |
| CN108281488B (zh) | 一种阵列基板、其制备方法及显示装置 | |
| CN108258021B (zh) | 薄膜晶体管、其制备方法、阵列基板及显示装置 | |
| US20210118918A1 (en) | Array substrate, method of manufacturing the same and method of improving performance of the same, display panel and display device | |
| CN111900195B (zh) | 显示基板及其制备方法和显示装置 | |
| US11367741B2 (en) | Array substrate, manufacturing method thereof, display panel, and electronic device | |
| US20220302321A1 (en) | Thin film transistor array substrate, display panel and display device | |
| CN102646715A (zh) | 薄膜晶体管及其制造方法 | |
| CN113054036A (zh) | 薄膜晶体管及其制备方法、显示面板、显示装置 | |
| US20210175360A1 (en) | Thin film transistor and method for manufacturing the same | |
| WO2019165824A1 (zh) | 薄膜晶体管及其制造方法、阵列基板和电子装置 | |
| CN207781617U (zh) | 薄膜晶体管、阵列基板、显示面板及显示装置 | |
| CN109616444B (zh) | Tft基板的制作方法及tft基板 | |
| KR102212457B1 (ko) | 유기발광표시장치 및 그의 제조방법 | |
| KR20090035768A (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| US10615051B2 (en) | Thin-film transistor and method of manufacturing the same, array substrate, and display apparatus | |
| US20240021629A1 (en) | Array substrate, method of manufacturing the same and method of improving performance of the same, display panel and display device | |
| CN109216411B (zh) | 有机发光二极管面板及其制造方法 | |
| KR102283032B1 (ko) | 박막 트랜지스터 어레이 기판 및 이를 구비하는 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |