CN109844912B - Tft基板 - Google Patents

Tft基板 Download PDF

Info

Publication number
CN109844912B
CN109844912B CN201780064709.XA CN201780064709A CN109844912B CN 109844912 B CN109844912 B CN 109844912B CN 201780064709 A CN201780064709 A CN 201780064709A CN 109844912 B CN109844912 B CN 109844912B
Authority
CN
China
Prior art keywords
tft substrate
region
electrode
insulating layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780064709.XA
Other languages
English (en)
Other versions
CN109844912A (zh
Inventor
蔡乙诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN109844912A publication Critical patent/CN109844912A/zh
Application granted granted Critical
Publication of CN109844912B publication Critical patent/CN109844912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates

Abstract

一种TFT基板，具有多个像素和多个TFT(10)。TFT基板具有：第1导电层(12)，其包含TFT的栅极电极(12g)；栅极绝缘层(13)；半导体层(14)；保护绝缘层(15)，其包含覆盖沟道区域(14c)的部分，具有到达源极区域(14s)的第1开口部(15a)和到达漏极区域(14d)的第2开口部(15b)；以及第2导电层(16)，其包含源极电极(16s)和漏极电极(16d)。多个像素中的每个像素具有补偿电容部(30)，第1导电层还包含第1电极部(12a)，第1电极部(12a)电连接到栅极电极，构成补偿电容部，第2导电层还包含第2电极部(16a)，第2电极部(16a)电连接到漏极电极，与第1电极部重叠，构成补偿电容部。保护绝缘层还具有第3开口部(15c)，第3开口部(15c)与半导体层不重叠，第3开口部(15c)包含：第1部分(15c1)，其与第1电极部及第2电极部重叠；以及第2部分(15c2)，其沿着从第2开口部朝向第1开口部的方向(Da)与第1部分相邻，与第1电极部和/或第2电极部不重叠。

Description

TFT基板
技术领域
本发明涉及TFT基板。
背景技术
按每个像素具有开关元件的有源矩阵基板已用于显示装置等各种用途。具有薄膜晶体管(TFT)作为开关元件的有源矩阵基板被称为TFT基板。
TFT基板具有：按每个像素设置的TFT和像素电极；向TFT供应扫描信号电压(栅极信号电压)的栅极总线；以及向TFT供应显示信号电压(源极信号电压)的源极总线等。TFT的栅极电极、源极电极以及漏极电极分别电连接到栅极总线、源极总线以及像素电极。
在具备TFT基板的显示装置中，为了提高显示质量，进行了各种设计。例如在液晶显示装置中，各像素呈现与施加到液晶层的电压的大小相应的亮度。像素在电方面表现为包括像素电极/液晶层/相对电极的液晶电容，施加到像素(液晶层)的电压的大小以相对电极的电位为基准来表示。液晶材料是电介质，当被长时间施加直流电压时会劣化。为了防止这种情况，施加到液晶层的电压(电场)按每固定时间而极性(方向)反转(被称为“交流驱动”)。已采用按每个垂直扫描期间使施加到各像素的电压的极性(电场的方向)反转的帧反转驱动(或者场反转驱动)。此外，“垂直扫描期间”是指从选择了某栅极总线(扫描线)到下次选择该栅极总线为止的期间。
然而，在量产的液晶显示装置中，使电压的极性反转的前后的电压的绝对值准确地一致是困难的，每次极性反转时电压的绝对值会略有变化。其结果是，当显示静态图像时，每次极性反转时亮度会变化，发生显示出现闪光这样的闪烁。因此，采用了如下方法：通过在显示区域内将被施加相互相反的极性的电压的像素相邻地配置，利用像素的亮度在空间上被平均的效果，从而降低闪烁。其代表性方法是使施加到相互相邻的像素的电压的极性反转而实现被称为“点反转”的状态的驱动方法。“点”意味着像素。
专利文献1公开了呈现点反转状态的液晶显示装置及其驱动方法。图51中示出具有专利文献1的图2的连接关系的TFT基板900。图51示出了呈现点反转状态的液晶显示装置具备的TFT基板900中的各像素的TFT10和像素电极18、源极总线S以及栅极总线G的电连接关系。当将源极总线S延伸的方向设为列方向时，如图51所示，在列方向上相邻的像素的TFT10连接到相互不同的源极总线S(即，各像素的TFT10相对于源极总线S排列为锯齿状)。对于具备图51的TFT基板的液晶显示装置，采用在各垂直扫描期间中向相邻的源极总线S供应极性相互相反的显示信号电压的驱动方法，从而能呈现点反转状态。
然而，在具有TFT基板900的液晶显示装置中，有时会由于以下的理由发生显示不均。在TFT基板900中，在列方向上相邻的像素具有相互不同的像素结构。例如，在图51所示的例子中，TFT10连接到像素的左侧的源极总线S的像素和TFT10连接到像素的右侧的源极总线S的像素在列方向上相邻地排列。在这些像素中，在制作TFT基板的工序中产生的对准偏差所引起的寄生电容的变化有时相互不同。例如，形成在栅极电极与漏极电极之间的寄生电容会有助于TFT刚成为截止状态(非导通状态)之后的馈通现象。由于馈通现象，像素电极的电压会变化馈通电压的大小的量。当栅极漏极间的寄生电容的静电电容值根据像素而不同时，馈通电压的大小会根据像素而不同。由此，有时会发生显示不均(例如闪烁、横条纹)。
专利文献2和3公开了能抑制由包含TFT的源极电极和漏极电极的导电层(源极层)与包含其栅极电极的导电层(栅极层)的对准偏差引起的栅极漏极间的寄生电容的变动的TFT基板。当在源极层与栅极层之间产生了对准偏差时，栅极电极与漏极电极重叠的区域的面积发生变化，栅极漏极间的寄生电容的静电电容值发生变化。专利文献2和3的TFT基板具有栅极电极的延设部和漏极电极的延设部，构成为形成在栅极电极的延设部与漏极电极的延设部之间的电容能补偿栅极漏极间的寄生电容的变化。
现有技术文献
专利文献
专利文献1：特开2003-315766号公报
专利文献2：特开平6-160908号公报
专利文献3：特开平10-260429号公报
发明内容
发明要解决的问题
有时TFT基板具有覆盖TFT的活性层的沟道区域的保护绝缘层(蚀刻阻挡层)。通过具有蚀刻阻挡层，在进行源极电极和漏极电极的图案化时，能抑制半导体层的沟道区域受到损伤。
在具有蚀刻阻挡层的TFT基板中，如后所述，有时会由于蚀刻阻挡层与栅极电极之间的对准偏差而栅极漏极间的寄生电容发生变动。专利文献2和3的TFT基板不具有蚀刻阻挡层。专利文献2和3未提及由蚀刻阻挡层与栅极电极之间的对准偏差引起的栅极漏极间的寄生电容的变动。
本发明是为了解决上述问题而完成的，其主要目的在于提供能抑制由蚀刻阻挡层(保护绝缘层)与栅极电极的对准偏差引起的寄生电容的变动的TFT基板。
用于解决问题的方案
本发明的实施方式的TFT基板具有：多个像素，其排列为具有多个行和多个列的矩阵状；基板；以及多个TFT，其支撑于上述基板，各自连接到上述多个像素中的任意一个像素，在上述TFT基板中，具有：第1导电层，其包含上述多个TFT的栅极电极；栅极绝缘层，其形成在上述第1导电层上；半导体层，其形成在上述栅极绝缘层上，包含沟道区域、源极区域以及漏极区域；保护绝缘层，其包含覆盖上述沟道区域的部分，具有到达上述源极区域的第1开口部和到达上述漏极区域的第2开口部；以及第2导电层，其形成在上述保护绝缘层上，包含：源极电极，其形成在上述保护绝缘层上和上述第1开口部内，在上述第1开口部内与上述源极区域接触；以及漏极电极，其形成在上述保护绝缘层上和上述第2开口部内，在上述第2开口部内与上述漏极区域接触，上述多个像素中的每个像素具有补偿电容部，上述第1导电层还包含第1电极部，上述第1电极部电连接到上述栅极电极，构成上述补偿电容部，上述第2导电层还包含第2电极部，上述第2电极部电连接到上述漏极电极，与上述第1电极部重叠，构成上述补偿电容部，上述保护绝缘层还具有第3开口部，上述第3开口部与上述半导体层不重叠，上述第3开口部包含：第1部分，其与上述第1电极部及上述第2电极部重叠；以及第2部分，其沿着从上述第2开口部朝向上述第1开口部的方向与上述第1部分相邻，与上述第1电极部和/或上述第2电极部不重叠。
在某实施方式中，上述多个像素包含从上述第2开口部朝向上述第1开口部的方向相互大致相反的第1像素和第2像素。
在某实施方式中，上述第1像素和上述第2像素在上述TFT的沟道宽度方向上相互相邻。
在某实施方式中，上述TFT基板具有：多个栅极总线，其各自连接到上述多个TFT中的任意一个TFT，在行方向上延伸；以及多个源极总线，其各自连接到上述多个TFT中的任意一个TFT，在列方向上延伸，上述多个像素包含在列方向上相互相邻并且连接到相互不同的上述源极总线的2个像素。
在某实施方式中，在列方向上相互相邻的2个像素连接到相互不同的上述源极总线。
在某实施方式中，上述栅极绝缘层具有第1绝缘层和形成在上述第1绝缘层上的第2绝缘层，上述第2绝缘层具有侧面与上述第3开口部的侧面对齐的第4开口部。
在某实施方式中，上述保护绝缘层和上述第2绝缘层由相同材料形成。
在某实施方式中，上述半导体层还包含从上述漏极区域横穿上述栅极电极的上述漏极电极侧的边缘延伸设置的延设部分。
在某实施方式中，在上述第2开口部与上述栅极电极的上述漏极电极侧的边缘之间，上述漏极电极的边缘横穿上述半导体层。
在某实施方式中，在上述多个像素的每个像素中，若将上述栅极电极和上述漏极电极这两者重叠，并且与上述半导体层不重叠的区域作为第1区域，将与上述第1电极部及上述第2电极部重叠而与上述第3开口部不重叠，并且沿着从上述第1开口部朝向上述第2开口部的方向与上述第1部分相邻的区域作为第2区域，则在上述第2导电层相对于上述第1导电层在上述TFT的沟道长度方向上发生了偏移时，偏移量的每单位长度的上述第1区域的面积的变化大致等于偏移量的每单位长度的上述第2区域的面积的变化。
在某实施方式中，上述第2开口部和上述第3开口部连续地形成。
在某实施方式中，上述第3开口部包含分离地形成的多个开口部。
在某实施方式中，上述半导体层包含氧化物半导体。
在某实施方式中，上述半导体层包含In-Ga-Zn-O系的半导体。
在某实施方式中，上述In-Ga-Zn-O系的半导体包含结晶质部分。
在某实施方式中，上述半导体层具有层叠结构。
本发明的另一实施方式的TFT基板具有：多个像素，其排列为具有多个行和多个列的矩阵状；基板；以及多个TFT，其支撑于上述基板，各自连接到上述多个像素中的任意一个像素，在上述TFT基板中，具有：第1导电层，其包含上述多个TFT的栅极电极；栅极绝缘层，其形成在上述第1导电层上；半导体层，其形成在上述栅极绝缘层上，包含沟道区域、源极区域以及漏极区域；保护绝缘层，其包含覆盖上述沟道区域的部分，具有到达上述源极区域的第1开口部和到达上述漏极区域的第2开口部；以及第2导电层，其形成在上述保护绝缘层上，包含：源极电极，其形成在上述保护绝缘层上和上述第1开口部内，在上述第1开口部内与上述源极区域接触；以及漏极电极，其形成在上述保护绝缘层上和上述第2开口部内，在上述第2开口部内与上述漏极区域接触，上述多个像素中的每个像素具有补偿电容部，上述补偿电容部具有上述第1导电层的一部分和上述第2导电层的一部分，上述补偿电容部形成为，在上述保护绝缘层相对于上述第1导电层在沟道长度方向上发生了偏移时，补偿在上述栅极电极与上述漏极电极之间形成的电容的变化的至少一部分。
发明效果
根据本发明的实施方式，可提供能抑制由蚀刻阻挡层与栅极电极的对准偏差引起的寄生电容的变动的TFT基板。
附图说明
图1是示意性地示出本发明的实施方式的TFT基板100A的俯视图。
图2是示意性地示出TFT基板100A的截面图，示出沿着图1中的2A-2A’线的截面结构。
图3是示意性地示出TFT基板100A的俯视图，示出在保护绝缘层15与第1导电层12之间未产生对准偏差的TFT基板100A。
图4是示意性地示出TFT基板100A的俯视图，示出保护绝缘层15与第1导电层12之间的对准偏差(从图3的状态的偏移)。
图5是TFT基板100A的示意性俯视图，示出在保护绝缘层15与第1导电层12之间产生了对准偏差的TFT基板100A。
图6是示意性地示出TFT基板100A的俯视图，示出具有与图1所示的像素结构不同的像素结构的像素。
图7的(a)是示意性地示出TFT基板100A中的像素的排列的例子的图，示出各像素的TFT与源极总线S的电连接关系，图7的(b)是示意性地示出作为TFT基板100A的变形例的TFT基板100x中的像素的排列的例子的图，示出各像素的TFT与源极总线S的电连接关系。
图8的(a)是示意性地示出作为TFT基板100A的变形例的TFT基板100y中的像素的排列的例子的图，示出各像素的TFT与源极总线S的电连接关系，图8的(b)是示意性地示出作为TFT基板100A的变形例的TFT基板100z中的像素的排列的例子的图，示出各像素的TFT与源极总线S的电连接关系。
图9是示意性地示出本发明的实施方式的TFT基板100B的俯视图。
图10是示意性地示出TFT基板100B的截面图，示出沿着图9中的10A-10A’线的截面结构。
图11是示意性地示出TFT基板100B的俯视图，示出在保护绝缘层15与第1导电层12之间未产生对准偏差的TFT基板100B。
图12是TFT基板100B的示意性俯视图，示出保护绝缘层15与第1导电层12之间的对准偏差(从图11的状态的偏移)。
图13是示意性地示出本发明的实施方式的TFT基板100C的俯视图。
图14是示意性地示出TFT基板100C的截面图，示出沿着图13中的14A-14A’线的截面结构。
图15是示意性地示出TFT基板100C的俯视图，示出在保护绝缘层15与第1导电层12之间未产生对准偏差的TFT基板100C。
图16是示意性地示出TFT基板100C的俯视图，示出保护绝缘层15与第1导电层12之间的对准偏差(从图15的状态的偏移)。
图17是示意性地示出本发明的实施方式的TFT基板100D的俯视图。
图18是示意性地示出TFT基板100D的俯视图，示出保护绝缘层15与第1导电层12之间的对准偏差(从图17的状态的偏移)。
图19是示意性地示出本发明的实施方式的TFT基板100E的俯视图。
图20是示意性地示出TFT基板100E的俯视图，示出保护绝缘层15与第1导电层12之间的对准偏差(从图19的状态的偏移)。
图21是示意性地示出本发明的实施方式的TFT基板100F的俯视图。
图22是示意性地示出TFT基板100F的俯视图，示出保护绝缘层15与第1导电层12之间的对准偏差(从图21的状态的偏移)。
图23是示意性地示出本发明的实施方式的TFT基板100G的俯视图。
图24是示意性地示出TFT基板100G的俯视图，示出保护绝缘层15与第1导电层12之间的对准偏差(从图23的状态的偏移)。
图25是示意性地示出本发明的实施方式的TFT基板100H的俯视图。
图26是示意性地示出TFT基板100H的俯视图，示出保护绝缘层15与第1导电层12之间的对准偏差(从图25的状态的偏移)。
图27是示意性地示出本发明的实施方式的TFT基板100I的俯视图。
图28是示意性地示出TFT基板100I的俯视图，示出保护绝缘层15与第1导电层12之间的对准偏差(从图27的状态的偏移)。
图29是示意性地示出本发明的实施方式的TFT基板100J的俯视图。
图30是示意性地示出TFT基板100J的俯视图，示出保护绝缘层15与第1导电层12之间的对准偏差(从图29的状态的偏移)。
图31是示意性地示出本发明的实施方式的TFT基板100K的俯视图。
图32是示意性地示出TFT基板100K的俯视图，示出保护绝缘层15与第1导电层12之间的对准偏差(从图31的状态的偏移)。
图33是示意性地示出本发明的实施方式的TFT基板100L的俯视图。
图34是示意性地示出TFT基板100L的俯视图，示出保护绝缘层15与第1导电层12之间的对准偏差(从图33的状态的偏移)。
图35是示意性地示出本发明的实施方式的TFT基板100M的俯视图。
图36是示意性地示出TFT基板100M的俯视图，示出保护绝缘层15与第1导电层12之间的对准偏差(从图35的状态的偏移)。
图37是示意性地示出本发明的实施方式的TFT基板100N的俯视图。
图38是示意性地示出TFT基板100N的俯视图，示出保护绝缘层15与第1导电层12之间的对准偏差(从图37的状态的偏移)。
图39是示意性地示出本发明的实施方式的TFT基板100O的俯视图。
图40是示意性地示出TFT基板100O的俯视图，示出保护绝缘层15与第1导电层12之间的对准偏差(从图39的状态的偏移)。
图41是示意性地示出本发明的实施方式的TFT基板100P的俯视图。
图42是示意性地示出TFT基板100P的俯视图，示出保护绝缘层15与第1导电层12之间的对准偏差(从图41的状态的偏移)。
图43是示意性地示出本发明的实施方式的TFT基板100Q的俯视图。
图44是示意性地示出TFT基板100Q的俯视图，示出保护绝缘层15与第1导电层12之间的对准偏差(从图43的状态的偏移)。
图45是示意性地示出本发明的实施方式的TFT基板100R的俯视图。
图46是示意性地示出TFT基板100R的俯视图，示出保护绝缘层15与第1导电层12之间的对准偏差(从图45的状态的偏移)。
图47是示意性地示出本发明的实施方式的TFT基板100S的俯视图。
图48是示意性地示出TFT基板100S的俯视图，示出保护绝缘层15与第1导电层12之间的对准偏差(从图47的状态的偏移)。
图49是示出本发明的实施方式的TFT基板(有源矩阵基板)700的平面结构的一例的示意性俯视图。
图50是有源矩阵基板700中的结晶质硅TFT710A和氧化物半导体TFT710B的截面图。
图51是示意性地示出具有专利文献1的图2的连接关系的TFT基板900的图。
具体实施方式
以下，参照附图说明本发明的实施方式的TFT基板。此外，本发明不限于以下例示的实施方式。在以下的附图中，具有实质上相同的功能的构成要素由共同的附图标记示出，有时省略其说明。
(实施方式1)
图1和图2中示出本实施方式的TFT基板(有源矩阵基板)100。图1和图2是示意性地示出TFT基板100A的俯视图和截面图。图2示出沿着图1中的2A-2A’线的截面结构。
TFT基板100A具有排列为具有多个行和多个列的矩阵状的多个像素。图1是示意性地示出与TFT基板100A所具有的1个像素对应的部分的一部分的俯视图。TFT基板100A具有：基板1；以及支撑于基板1的多个TFT10。多个TFT10中的每个TFT10连接到TFT基板100A所具有的多个像素中的任意一个像素。
如图1所示，各像素具有TFT10和补偿电容部30。TFT10具有栅极电极12g、源极电极16s以及漏极电极16d。栅极电极12g电连接到栅极总线(扫描配线)G，源极电极16s电连接到源极总线(信号配线)S。漏极电极16d与像素电极(未图示)电连接。从栅极驱动器(未图示)向栅极总线G供应扫描信号电压(栅极信号电压)，从源极驱动器(未图示)向源极总线S供应显示信号电压(源极信号电压)。
如图1和图2所示，TFT基板100A具有基板1、第1导电层12、栅极绝缘层13、半导体层14、保护绝缘层15以及第2导电层16。
第1导电层(栅极层)12形成在基板1上。第1导电层12包含TFT10的栅极电极12g和栅极总线G。第1导电层12可以是单层结构，也可以是层叠有多个层的层叠结构。第1导电层12至少包含由金属材料形成的层。在第1导电层12是层叠结构的情况下，一部分层也可以由金属氮化物、金属氧化物形成。
第1导电层12还包含电连接到栅极电极12g的第1电极部12a。第1电极部12a例如与栅极电极12g一体地形成。在图1所示的例子中，第1电极部12a是栅极总线G的一部分。第1电极部12a构成补偿电容部30。
栅极绝缘层13形成在第1导电层12上。栅极绝缘层13以覆盖栅极电极12g、栅极总线G以及第1电极部12a的方式形成。栅极绝缘层13由无机绝缘材料形成。栅极绝缘层13可以是单层结构，也可以是层叠有多个层的层叠结构。在图2所示的例子中，栅极绝缘层13具有包含第1绝缘层13a和形成在第1绝缘层13a上的第2绝缘层13b的层叠结构。
半导体层14形成在栅极绝缘层13上。半导体层14包含沟道区域14c、源极区域14s以及漏极区域14d。
保护绝缘层(蚀刻阻挡层)15包含覆盖半导体层14的沟道区域14c的部分。保护绝缘层15具有：第1开口部15a，其到达半导体层14的源极区域14s；以及第2开口部15b，其到达半导体层14的漏极区域14d。
第2导电层(源极层)16形成在保护绝缘层15上。第2导电层16包含：TFT10的源极电极16s和漏极电极16d；以及源极总线S。源极电极16s形成在保护绝缘层15上和第1开口部15a内，在第1开口部15a内与半导体层14的源极区域14s接触。漏极电极16d形成在保护绝缘层15上和第2开口部15b内，在第2开口部15b内与半导体层14的漏极区域14d接触。第2导电层16可以是单层结构，也可以是层叠有多个层的层叠结构。第2导电层16至少包含由金属材料形成的层。在第2导电层16是层叠结构的情况下，一部分层也可以由金属氮化物、金属氧化物形成。
在本说明书中，源极区域14s是指半导体层14之中的与源极电极16s接触的部分，漏极区域14d是指半导体层14之中的与漏极电极16d接触的部分。从与保护绝缘层15的关系来说，源极区域14s是指半导体层14之中的与第1开口部15a及第2导电层16重叠的部分，漏极区域14d是指半导体层14之中的与第2开口部15b及第2导电层16重叠的部分。沟道区域14c是指位于源极区域14s与漏极区域14d之间的区域。
第2导电层(源极层)16还包含电连接到漏极电极16d的第2电极部16a。第2电极部16a例如与漏极电极16d一体地形成。第2电极部16a在从基板1的法线方向观看时与第1电极部12a重叠。第2电极部16a构成补偿电容部30。
保护绝缘层15还具有不与半导体层14重叠的第3开口部15c。补偿电容部30具有第3开口部15c。第3开口部15c包含：第1部分15c1；以及第2部分15c2，其沿着从第2开口部15b朝向第1开口部15a的方向Da与第1部分15c1相邻。第1部分15c1与第1电极部12a及第2电极部16a重叠。第2部分15c2不与第1电极部12a重叠。
TFT基板100A由于具有补偿电容部30，因此能抑制在栅极电极12g与漏极电极16d之间形成的寄生电容由于保护绝缘层15与栅极电极12g的对准偏差而变动。
TFT10是在沟道区域14c上形成有蚀刻阻挡层15的蚀刻阻挡型TFT。在TFT10中，源极电极16s和漏极电极16d的沟道侧的端部下表面例如位于蚀刻阻挡层15上。蚀刻阻挡型的TFT10例如是通过在形成将半导体层14之中的成为沟道区域的部分覆盖的蚀刻阻挡层15后，在半导体层14和蚀刻阻挡层15上形成源极/漏极电极用的导电膜，进行源极漏极分离而形成的。
半导体层14例如可以是非晶硅层，也可以是结晶质硅层或氧化物半导体层。结晶质硅层例如能是多晶硅层。
参照图3～图5说明如下内容：TFT基板100A通过具有补偿电容部30，能抑制在栅极电极12g与漏极电极16d之间形成的寄生电容由于保护绝缘层15与第1导电层(栅极层)12的对准偏差而变动。图3～图5是TFT基板100A的示意性俯视图，是用于说明在TFT基板100A中得到的效果的示意性的图。图3示出在保护绝缘层15与第1导电层12之间未产生对准偏差的TFT基板100A，图4示意性地示出保护绝缘层15与第1导电层12之间的对准偏差(从图3的状态的偏移)，图5示出在保护绝缘层15与第1导电层12之间产生了对准偏差的TFT基板100A。在图1和图3～图5中，将沟道长度方向设为第1方向，将与第1方向正交的方向(沟道宽度方向)设为第2方向。
首先，说明在TFT10的栅极电极12g与漏极电极16d之间形成的寄生电容所引起的馈通现象。在TFT10刚成为截止状态之后，即，在向与TFT10的栅极电极12g连接的栅极总线供应的扫描信号电压刚从高电平(VgH)变化为低电平(VgL)之后，像素电极的电压会变化馈通电压ΔVp的量。根据馈通现象，当将从源极总线S供应的显示信号电压设为Vs时，像素电极的电压Vl为
Vl＝Vs+ΔVp。
馈通电压ΔVp具体地说由以下的式子表示。
ΔVp＝ΔVp1+ΔVp2
ΔVp1＝ΔCgd×(VgH-Vs)/Cpix
ΔVp2＝Cgd_off×ΔVg/Cpix
ΔCgd＝Cgd_off-Cgd_on
ΔVg＝VgL-VgH
在此，Cgd_on和Cgd_off分别表示TFT导通时和TFT截止时的在栅极电极12g与漏极电极16d之间形成的寄生电容的静电电容值，VgH和VgL分别表示TFT的栅极导通时和栅极截止时的扫描信号电压的值，Cpix表示像素电容的静电电容值。此外，在本说明书中“×”表示乘法。
例如在液晶显示装置使用TFT基板100A的情况下，若将液晶电容的静电电容值设为Clc(V)，将在源极电极16s与漏极电极16d之间形成的寄生电容(TFT截止时)的静电电容值设为Csd_off，将辅助电容(保持电容)的静电电容值设为Cst，则像素电容的静电电容值Cpix表示为
Cpix＝Clc(V)+Cgd_off+Csd_off+Cst。
在此，像素电容包含液晶电容、栅极漏极间的寄生电容、源极漏极间的寄生电容、以及辅助电容，但是像素电容还可以包含这些以外的电容。液晶电容的静电电容值Clc(V)的值依赖于施加到各个像素的液晶层的有效电压(V)。虽然未图示辅助电容，但是其以与液晶电容电连接(例如并联连接)的方式形成。通过辅助电容能得到保持液晶电容的效果。在源极电极16s与漏极电极16d之间形成的寄生电容的静电电容值通常小。
参照图3具体地说明TFT导通时和TFT截止时的栅极漏极间的寄生电容。图3示出在保护绝缘层15与第1导电层12之间未产生对准偏差的TFT基板100A。如图3所示，在TFT10中，将有助于在栅极电极12g与漏极电极16d之间形成的电容的区域分为3个进行定义。第1区域Rgd1是栅极电极12g和漏极电极16d这两者重叠，并且与半导体层14不重叠的区域。第2区域Rgd2是栅极电极12g、漏极电极16d以及半导体层14的漏极侧区域这三者重叠的区域。第3区域Rgd3是半导体层14的沟道区域14c之中的比中心14o靠漏极区域14d侧的区域和栅极电极12g这两者重叠，并且与漏极电极16d不重叠的区域。
在此，沟道区域14c的中心14o由第1开口部15a的漏极区域14d侧的边缘与第2开口部15b的源极区域14s侧的边缘的中心规定。在图3中，由单点划线示出沟道区域14c的中心14o。半导体层14的“漏极侧区域”是半导体层14之中的比沟道区域14c的中心14o靠漏极区域14d侧的区域。半导体层14的漏极侧区域包含漏极区域14d和沟道区域14c之中的比中心14o靠漏极区域14d侧的区域。
TFT截止时的栅极漏极间的寄生电容是在第1区域Rgd1和第2区域Rgd2中形成。在TFT截止时，在第1区域Rgd1和第2区域Rgd2中，栅极电极12g、漏极电极16d以及它们之间的栅极绝缘层13或栅极绝缘层13及保护绝缘层15构成栅极漏极间的寄生电容。若将在第1区域Rgd1和第2区域Rgd2中，在TFT截止时形成的栅极漏极间的寄生电容的静电电容值分别设为Cgd1和Cgd2_off，则TFT截止时的栅极漏极间的寄生电容的静电电容值Cgd_off为
Cgd_off＝Cgd1+Cgd2_off。
TFT导通时的栅极漏极间的寄生电容是在第1区域Rgd1、第2区域Rgd2以及第3区域Rgd3中形成。在TFT导通时，在第1区域Rgd1中，栅极电极12g、漏极电极16d以及它们之间的栅极绝缘层13或栅极绝缘层13及保护绝缘层15构成栅极漏极间的寄生电容，而且，在第2区域Rgd2和第3区域Rgd3中，栅极电极12g、半导体层14以及它们之间的栅极绝缘层13构成栅极漏极间的寄生电容。在此，在第1区域Rgd1中形成的栅极漏极间的寄生电容在TFT导通时和TFT截止时相等。与此相对，在第2区域Rgd2中形成的栅极漏极间的寄生电容在TFT导通时和TFT截止时相互不同。在第1区域Rgd1、第2区域Rgd2以及第3区域Rgd3中，将在TFT导通时形成的栅极漏极间的寄生电容的静电电容值分别设为Cgd1、Cgd2_on以及Cgd3。TFT导通时的栅极漏极间的寄生电容的静电电容值Cgd_on为
Cgd_on＝Cgd1+Cgd2_on+Cgd3。
接下来，参照图4和图5考察在保护绝缘层15与第1导电层12之间产生了沟道长度方向(第1方向(图4和图5的左右方向))上的对准偏差时的栅极漏极间的寄生电容的变化。
当在保护绝缘层15与第1导电层12之间在沟道长度方向上产生了对准偏差时，保护绝缘层15具有的第1开口部15a、第2开口部15b和第3开口部15c、以及沟道区域14c的中心14o会相对于第1导电层12从图3的状态在沟道长度方向上偏移。假设如图4和图5所示，保护绝缘层15相对于第1导电层12沿着从第1开口部15a朝向第2开口部15b的方向Db偏移了ΔL。图4中示出没有偏移和有偏移这两种情况下的保护绝缘层15。图4中用点线示出未偏移的第1开口部15a、第2开口部15b和第3开口部15c、以及沟道区域14c的中心14o。图5中示出发生了偏移的保护绝缘层15。有时对由于偏移而位置、形状发生了变化的构成要素的附图标记的末尾标注“’”。
当在保护绝缘层15与第1导电层12之间产生了对准偏差时，沟道区域14c的中心14o会发生偏移，从而第2区域Rgd2和/或第3区域Rgd3的面积发生变化。在图示的例子中，如图5所示，当在保护绝缘层15与第1导电层12之间产生了对准偏差时，第2区域Rgd2的面积减小，第3区域Rgd3消失，第4区域Rgd4出现。第4区域Rgd4是栅极电极12g、漏极电极16d、以及半导体层14之中的漏极侧区域以外的区域这三者重叠的区域。在第4区域Rgd4中，在TFT截止时，栅极电极12g、漏极电极16d以及它们之间的栅极绝缘层13及保护绝缘层15构成寄生电容。在TFT导通时，在第4区域Rgd4中，不形成栅极漏极间的寄生电容。若将在第4区域Rgd4中，在TFT截止时形成的栅极漏极间的寄生电容的静电电容值设为Cgd4，将在偏移后的第2区域Rgd2’中，在TFT截止时形成的栅极漏极间的寄生电容的静电电容值设为Cgd2_off’，则偏移后的TFT截止时的栅极漏极间的寄生电容的静电电容值Cgd_off’为
Cgd_off’＝Cgd1+Cgd2_off’+Cgd4。
偏移后的第2区域Rgd2’的面积与第4区域Rgd4的面积之和等于偏移前的第2区域Rgd2的面积。因此，Cgd2_off＝Cgd2_off’+Cgd4成立，TFT截止时的栅极漏极间的寄生电容在偏移前和偏移后不变化(Cgd_off＝Cgd_off’)。
与此相对，TFT导通时的栅极漏极间的寄生电容会减小由于偏移而减小的第2区域Rgd2的面积和第3区域Rgd3的面积的量。若将在偏移后的第2区域Rgd2’中，在TFT导通时形成的栅极漏极间的寄生电容的静电电容值设为Cgd2_on’，则偏移后的TFT导通时的栅极漏极间的寄生电容的静电电容值Cgd_on’为
Cgd_on’＝Cgd1+Cgd2_on’。
从偏移前的TFT导通时的栅极漏极间的寄生电容的静电电容值Cgd_on(＝Cgd1+Cgd2_on+Cgd3)的变化ΔCgd为
ΔCgd＝Cgd2_on’-(Cgd2_on+Cgd3)。
如图4所示，由于偏移而消失的第3区域Rgd3的面积和出现的第4区域Rgd4的面积之和(W1×ΔL)有助于栅极漏极间的寄生电容的变化ΔCgd。W1是半导体层14的第2方向上的长度。
补偿电容部30构成为对由保护绝缘层15与第1导电层12之间的对准偏差引起的栅极漏极间的寄生电容的变化ΔCgd进行补偿。
如参照图1和图2所述的那样，补偿电容部30具有第1电极部12a和第2电极部16a。在第1电极部12a与第2电极部16a重叠的区域中，第1电极部12a、第2电极部16a以及它们之间的栅极绝缘层13或栅极绝缘层13及保护绝缘层15形成补偿电容。
补偿电容部30具有保护绝缘层15的第3开口部15c。第3开口部15c包含：第1部分15c1，其与第1电极部12a及第2电极部16a重叠；以及第2部分15c2，其与第1电极部12a不重叠。在第1部分15c1中，第1电极部12a、第2电极部16a以及它们之间的栅极绝缘层13形成补偿电容。在第2部分15c2中，第1电极部12a与第2电极部16a不重叠，因此不形成电容。
在图示的例子中，栅极绝缘层13具有第1绝缘层13a和形成在第1绝缘层13a上的第2绝缘层13b，第2绝缘层13b具有第4开口部13bh。第4开口部13bh的侧面是与第3开口部15c的侧面对齐的。此时，在第1部分15c1中，第1电极部12a、第2电极部16a以及它们之间的第1绝缘层13a形成电容。
在开口部内，不同的2个以上的层的“侧面对齐”不仅包含这些层的在开口部内露出的侧面在垂直方向上齐平的情况，也包含这些层的在开口部内露出的侧面连续构成锥形形状等的倾斜面的情况。这种构成例如能通过使用同一掩模蚀刻这些层或者将一个层作为掩模进行另一个层的蚀刻等得到。因此，在图示的例子中，当在保护绝缘层15与第1导电层12之间产生了对准偏差时，第2绝缘层13b的第4开口部13bh相对于第1导电层12也会产生相同量的对准偏差。
此外，能省略第2绝缘层13b的第4开口部13bh。当第2绝缘层13b在第1部分15c1中不具有开口部的情况下，在第1部分15c1中，第1电极部12a、第2电极部16a以及它们之间的第1绝缘层13a及第2绝缘层13b形成电容。
另外，栅极绝缘层13也可以具有单层结构。
补偿电容部30还具有与第1电极部12a及第2电极部16a重叠而与第3开口部15c不重叠的区域(第5区域)32。第5区域32沿着从第1开口部15a朝向第2开口部15b的方向Db与第1部分15c1相邻。在第5区域32中，第1电极部12a、第2电极部16a、以及它们之间的栅极绝缘层13(包含第1绝缘层13a和第2绝缘层13b。)及保护绝缘层15形成电容。
再次参照图4和图5考察在保护绝缘层15与第1导电层12之间产生了对准偏差时的补偿电容部30的变化。当在保护绝缘层15与第1导电层12之间产生了沟道长度方向上的对准偏差时，第3开口部15c会从图3的状态在沟道长度方向上偏移。由于第2绝缘层13b的第4开口部13bh是与第3开口部15c的侧面对齐的，因此第4开口部13bh也会从图3的状态在沟道长度方向上偏移与第3开口部15c相同的量。当第3开口部15c发生了偏移时，第1部分15c1的面积、第2部分15c2的面积以及第5区域32的面积会发生变化。在图示的例子中，如图4和图5所示，第1部分15c1的面积增加，第2部分15c2的面积减小，第5区域32的面积减小。
关注形成补偿电容的第1部分15c1和第5区域32的变化。在偏移的前后，第1部分15c1的面积与第5区域32的面积之和不变化，但是第1部分15c1的面积增加，第5区域32的面积减小。当将第1绝缘层13a的相对介电常数设为εGI1，将第1绝缘层13a的厚度设为dGI1时，在第1部分15c1中形成的补偿电容的每单位面积的静电电容值为εGI1/dGI1。与此相对，当将第1绝缘层13a、第2绝缘层13b以及保护绝缘层15的相对介电常数设为εES+GI1+GI2，将第1绝缘层13a、第2绝缘层13b以及保护绝缘层15的厚度设为dES+GI1+GI2时，在第5区域32中形成的补偿电容的每单位面积的静电电容值为εES+GI1+GI2/dES+GI1+GI2。每单位面积的补偿电容的静电电容值在第1部分15c1比在第5区域32大。因此，在补偿电容部30中形成的补偿电容增加。
此外，当将保护绝缘层15、第1绝缘层13a以及第2绝缘层13b的相对介电常数分别设为εES、εGI1以及εGI2，将保护绝缘层15、第1绝缘层13a以及第2绝缘层13b的厚度分别设为dES、dGI1以及dGI2时，以下的式子成立。
(εES+GI1+GI2/dES+GI1+GI2)-1＝(εES/dES)-1+(εGI1/dGI1)-1+(εGI2/dGI2)-1
因此，
(εES+GI1+GI2/dES+GI1+GI2)-1＞(εES/dES)-1，
(εES+GI1+GI2/dES+GI1+GI2)＜(εES/dES)。
通过使第3开口部15c具有第1部分15c1和第2部分15c2，从而能不改变第1部分15c1的面积与第5区域32的面积之和，而使第1部分15c1的面积与第5区域32的面积的比例变化。第2部分15c2是沿着从第2开口部15b朝向第1开口部15a的方向Da与第1部分15c1相邻的，从而由保护绝缘层15与第1导电层12的沟道长度方向上的对准偏差引起的补偿电容部30的补偿电容的变化能补偿栅极漏极间的寄生电容的变化ΔCgd。
在图示的例子中，第3开口部15c具有与第2电极部16a重叠而与第1电极部12a不重叠的第2部分15c2。不限于本实施方式，第3开口部15c也可以包含与第1电极部12a重叠而与第2电极部16a不重叠的第2部分。只要在第2部分中在第1电极部12a与第2电极部16a之间不形成电容即可。第2部分只要与第1电极部12a和/或第2电极部16a不重叠即可。
当将在偏移前的补偿电容部30中形成的补偿电容的静电电容值设为Cc，将在偏移后的补偿电容部30中形成的补偿电容的静电电容值设为Cc’时，由保护绝缘层15与第1导电层12之间的对准偏差引起的补偿电容部30的电容的变化ΔCc为
ΔCc＝Cc’-Cc。
如图4所示，在偏移前是第5区域32而在偏移后成为了第1部分15c1’的区域的面积(W2×ΔL)有助于补偿电容部30的补偿电容的变化ΔCc。W2是第1部分15c1的第2方向上的长度。而且，第1部分15c1与第5区域32的每单位面积的补偿电容的静电电容值的差也有助于补偿电容部30的补偿电容的变化ΔCc。
如图示的例子所示，通过使第2绝缘层13b具有第4开口部13bh，能增大第1部分15c1与第5区域32的每单位面积的补偿电容的静电电容值的差。在该情况下，能得到能减小W2的效果。第4开口部13bh的侧面是与第3开口部15c的侧面对齐的。例如当第2绝缘层13b和保护绝缘层15由相同材料形成时，能不增加工序地形成这种第4开口部13bh。即，能在形成第3开口部15c的蚀刻工序中形成第4开口部13bh。
也可以省略第2绝缘层13b的第4开口部13bh。在该情况下，会根据有无保护绝缘层15而产生第1部分15c1与第5区域32的每单位面积的补偿电容的静电电容值的差，因此与上述的同样，由于保护绝缘层15与第1导电层12之间的对准偏差而补偿电容部30的补偿电容发生变化，从而也能补偿栅极漏极间的寄生电容的变化ΔCgd。
如以上所示，能利用补偿电容部30的电容的变化ΔCc来补偿由保护绝缘层15与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化ΔCgd。TFT基板100A通过具有补偿电容部30，能抑制在栅极电极12g与漏极电极16d之间形成的寄生电容由于保护绝缘层15与第1导电层12之间的对准偏差而变动。
在参照图3～图5说明的例子中，保护绝缘层15相对于第1导电层12沿着从第1开口部15a朝向第2开口部15b的方向Db偏移了ΔL，但是栅极漏极间的寄生电容的变动由补偿电容部30补偿不限于该情况。在保护绝缘层15相对于第1导电层12沿着从第2开口部15b朝向第1开口部15a的方向Da发生了偏移的情况下，由保护绝缘层15与第1导电层12之间的对准偏差引起的栅极漏极间的寄生电容的变化ΔCgd也同样被补偿电容部30的电容的变化ΔCc补偿。在该情况下，由于保护绝缘层15与第1导电层12之间的对准偏差，栅极漏极间的寄生电容增加，在补偿电容部30中形成的补偿电容减小。
补偿电容部30只要设计为补偿电容部30的电容的变化ΔCc能补偿由保护绝缘层15与第1导电层12的对准偏差引起的栅极漏极间的寄生电容的变化ΔCgd的至少一部分即可。补偿电容部30也可以设计为补偿电容部30的电容的变化ΔCc能完全补偿栅极漏极间的寄生电容的变化ΔCgd。
栅极漏极间的寄生电容的变化ΔCgd的绝对值能表示为
|ΔCgd|＝(εGI1+GI2/dGI1+GI2)×W1×ΔL。
在此，εGI1+GI2表示第1绝缘层13a和第2绝缘层13b的相对介电常数，dGI1+GI2表示第1绝缘层13a和第2绝缘层13b的厚度。另外，当将第1绝缘层13a和第2绝缘层13b的相对介电常数分别设为εGI1和εGI2，将第1绝缘层13a和第2绝缘层13b的厚度分别设为dGI1和dGI2时，以下的式子成立。
(εGI1+GI2/dGI1+GI2)-1＝(εGI1/dGI1)-1+(εGI2/dGI2)-1
补偿电容部30的电容的变化ΔCc的绝对值能表示为
|ΔCc|＝[(εGI1/dGI1)-(εES+GI1+GI2/dES+GI1+GI2)]×W2×ΔL。
在想要由补偿电容部30完全补偿保护绝缘层15在沟道长度方向上发生了偏移时的栅极漏极间的寄生电容的变化ΔCgd的情况下，只要以使得
|ΔCgd|＝|ΔCc|
成立的方式设计补偿电容部30即可。此时，
[数学式1]
Figure BDA0002032836350000201
成立。在此，将|ΔCgd|＝|ΔCc|成立的情况下的第1部分15c1的第2方向上的长度W2相对于半导体层14的第2方向上的长度W1的比定义为K。
本实施方式不限于W2＝K×W1成立的情况。例如，从在制造TFT基板100A的工序中在规定的范围内允许对准偏差来提高量产性的观点、抑制使用了TFT基板100A的显示装置的开口率降低的观点出发，优选将W2设为0.3K×W1以上且3K×W1以下。
|ΔCgd|＝|ΔCc|成立的情况下的W2相对于W1的比K由栅极绝缘层13和保护绝缘层15的材料和厚度决定。例如，当由氮化硅(SixNy)膜(厚度：447nm)形成第1绝缘层13a，由氧化硅(SiOx)膜(厚度：69nm)形成第2绝缘层13b，由氧化硅(SiOx)膜(厚度：125nm)形成保护绝缘层15时，K估计为1.81。K的值不限于该例子，例如K为0.7以上且4.0以下。当将K设为该范围内，将W2设为0.3K×W1以上且3K×W1以下时，W2为0.21W1以上且12.0W1以下。
在省略了第2绝缘层13b的第4开口部13bh的情况下，|ΔCgd|＝|ΔCc|成立时，
[数学式2]
Figure BDA0002032836350000211
成立。例如，当由氮化硅(SixNy)膜(厚度：447nm)形成第1绝缘层13a，由氧化硅(SiOx)膜(厚度：69nm)形成第2绝缘层13b，由氧化硅(SiOx)膜(厚度：125nm)形成保护绝缘层15时，K估计为3.57。在省略了第2绝缘层13b的第4开口部13bh的情况下，也可以将K例如设为0.7以上且4.0以下。当将K设为该范围内，将W2设为0.3K×W1以上且3K×W1以下时，W2为0.21W1以上且12.0W1以下。
补偿电容部30的结构不限于上述的例子。TFT基板100A的各像素所具有的补偿电容部只要包含第1导电层12的一部分和第2导电层16的一部分，形成为在保护绝缘层15相对于第1导电层12在沟道长度方向上发生了偏移时，补偿在栅极电极12g与漏极电极16d之间形成的电容的变化的至少一部分即可。
TFT基板100A还设计为能抑制由于第2导电层(源极层)16与第1导电层12之间的沟道长度方向上的对准偏差而致使在栅极电极12g与漏极电极16d之间形成的寄生电容发生变动。
在TFT基板100A中，由第2导电层16与第1导电层12之间的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第1区域Rgd1中在TFT截止时和导通时形成的栅极漏极间的寄生电容(静电电容值：Cgd1)的变化由于设计为Wa＝Wb成立而被在补偿电容部30中形成的补偿电容的变化补偿。在此，Wa是第2导电层16相对于第1导电层12在沟道长度方向上发生了偏移时的偏移量的每单位长度的第1区域Rgd1的面积的变化量。Wb是第2导电层16相对于第1导电层12在沟道长度方向上发生了偏移时的偏移量的每单位长度的第5区域32的面积的变化量。只要第2导电层16相对于第1导电层12在沟道长度方向上发生了偏移时的第1区域Rgd1的面积的变化被第5区域32的面积的变化补偿即可。
更具体地进行说明。如图4所示，在TFT基板100A中，Wa相当于W3+W4。TFT10具有第6区域19a，第6区域19a沿着从第2开口部15b朝向第1开口部15a的方向Da与第1区域Rgd1相邻，与栅极电极12g重叠，与半导体层14及漏极电极16d不重叠。W3+W4是第1区域Rgd1之中的与第6区域19a相邻的部分的第2方向上的长度。
如图4所示，在TFT基板100A中，Wb相当于W5。补偿电容部30具有第7区域33a，第7区域33a沿着从第1开口部15a朝向第2开口部15b的方向Db与第5区域32相邻，与第1电极部12a重叠，与第2电极部16a不重叠。W5是第5区域32之中的与第7区域33a相邻的部分的第2方向上的长度。为了使Wa＝Wb成立，只要设计为W5＝W3+W4成立即可。另外，在本实施方式中，例如W2＞W5。
第1区域Rgd1与第6区域19a的每单位面积的栅极漏极间的寄生电容的静电电容值的差等于第5区域32与第7区域33a的每单位面积的补偿电容的静电电容值的差。因此，通过设计为W5＝W3+W4成立，在第1区域Rgd1中形成的栅极漏极间的寄生电容的变化被在补偿电容部30中形成的补偿电容的变化补偿。
此外，为了得到上述的效果，优选设计为Wa等于Wb(即Wa＝Wb成立)，但是本发明的实施方式并不局限于此，也可以设计为Wa大致等于Wb。即，Wa＝Wb的关系式(例如在本实施方式中为W3+W4＝W5)允许规定的误差。例如，也可以设计为0.3×Wa≤Wb≤Wa+W1成立。例如，在本实施方式中，也可以设计为0.3×(W3+W4)≤W5≤(W3+W4)+W1成立。此时，能得到上述的效果的至少一部分。
在TFT基板100A中，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第2区域Rgd2和第3区域Rgd3中形成的寄生电容的变化不被补偿电容部30补偿。然而，如上所述，通过具有上述构成，能补偿由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的、在栅极电极12g与漏极电极16d之间形成的寄生电容的变化的一部分，因此能抑制栅极漏极间的寄生电容发生变动。
参照图6和图7的(a)说明TFT基板100A所具有的多个像素的像素结构。图6是示意性地示出TFT基板100A的俯视图，示出具有与图1所示的像素结构不同的像素结构的像素。图7的(a)是示出TFT基板100A中的像素的排列的例子的示意图，示意性地示出各像素的TFT与源极总线S的电连接关系。图7的(a)示出各像素的像素结构的种类(第1像素Pa或第2像素Pb)和在某垂直扫描期间中施加到各像素的显示信号电压的极性。此外，“垂直扫描期间”是指从选择了某栅极总线到下次选择该栅极总线为止的期间。
TFT基板100A在各像素的TFT10、源极总线S以及栅极总线G的电连接关系方面与图51所示的TFT基板900是同样的。TFT基板100A具有：在行方向上延伸的多个栅极总线G；以及在列方向上延伸的多个源极总线S。各栅极总线G电连接到TFT基板100A所具有的TFT10中的任意一个TFT10的栅极电极12g，各源极总线S电连接到TFT基板100A所具有的TFT10中的任意一个TFT10的源极电极16s。在本实施方式中，行方向与第1方向大致一致，列方向与第2方向大致一致。栅极总线G各自是与像素行中的任意一个像素行相关联的。在图7的(a)中，省略了栅极总线G的图示。
有时将具有图1所示的像素结构的像素称为第1像素Pa，将具有图6所示的像素结构的像素称为第2像素Pb。第1像素Pa和第2像素Pb在第1开口部15a和第2开口部15b的位置关系上是相反的。即，在第1像素Pa和第2像素Pb中，从第2开口部15b朝向第1开口部15a的方向Da是相互相反(反过来)的。第1像素Pa和第2像素Pb在第2方向(沟道宽度方向)上相互相邻。在TFT基板100A中，第1像素Pa和第2像素Pb在第1方向(沟道长度方向)上不相邻。
在图示的例子中，第1像素Pa和第2像素Pb具有关于第2方向对称的像素结构。即，第1像素Pa和第2像素Pb有通过使第1像素Pa在第1方向(图1的左右方向)上反转而能得到第2像素Pb的关系。
如图7的(a)所示，在TFT基板100A中，在各源极总线S延伸的方向(列方向)上相互相邻的2个像素的TFT连接到相互不同的源极总线S。即，各像素的TFT10相对于源极总线S排列为锯齿状。在列方向上相互相邻的2个像素的从第2开口部15b朝向第1开口部15a的方向Da是相互相反的。与此相对，在行方向上相互相邻的2个像素的从第2开口部15b朝向第1开口部15a的方向Da是相互平行的。
在第1像素Pa和第2像素Pb中，由保护绝缘层15与第1导电层12之间的沟道长度方向上的对准偏差引起的、在栅极电极12g与漏极电极16d之间形成的寄生电容的变化是相反的。例如，当在第1像素Pa中栅极漏极间的寄生电容增加时，在第2像素Pb中栅极漏极间的寄生电容会减小。当在第1像素Pa中栅极漏极间的寄生电容减小时，在第2像素Pb中栅极漏极间的寄生电容增加。
TFT基板100A通过具有补偿电容部30，从而能抑制由于保护绝缘层15与第1导电层12之间的沟道长度方向上的对准偏差而致使在第1像素Pa与第2像素Pb中栅极漏极间的寄生电容不同。因此，在具备TFT基板100A的显示装置中，显示不均的发生被抑制。
如图7的(a)所示，在各垂直扫描期间中，供应到相互相邻的2条源极总线S的显示信号电压的极性是相互相反的。在各垂直扫描期间(有时也被称为帧期间。)中，供应到相互相邻的像素的显示信号电压的极性是相互相反的，呈现点反转状态。具备TFT基板100A的显示装置能抑制闪烁的发生。
参照图7的(b)、图8的(a)以及图8的(b)说明本实施方式的变形例1～3的TFT基板100x、TFT基板100y以及TFT基板100z。图7的(b)、图8的(a)以及图8的(b)与图7的(a)同样示意性地示出各像素的TFT与源极总线S的电连接关系。
说明本实施方式的变形例1的TFT基板100x。在TFT基板100A中，供应到相互相邻的2条源极总线S的显示信号电压的极性是相互相反的，而如图7的(b)所示，在TFT基板100x中，供应到源极总线S的显示信号电压的极性沿着行方向按每2条进行反转。
在TFT基板100x中，也能得到与TFT基板100A同样的效果。但是，TFT基板100x在各垂直扫描期间中不呈现点反转状态，因此从抑制闪烁的发生的观点来看，劣于TFT基板100A。
说明本实施方式的变形例2的TFT基板100y。如图8的(a)所示，TFT基板100y在以下的方面与TFT基板100A不同。在TFT基板100y中，当将在列上相互相邻的2个像素作为像素对时，构成像素对的2个像素的TFT连接到相同源极总线S。构成像素对的2个像素的从第2开口部15b朝向第1开口部15a的方向Da是相互平行的。在列方向上相互相邻的2个像素对的TFT连接到相互不同的源极总线S。在列方向上相互相邻的2个像素对的从第2开口部15b朝向第1开口部15a的方向Da是相互相反的。如图8的(a)所示，在各垂直扫描期间中，供应到相互相邻的2条源极总线S的显示信号电压的极性是相互相反的。在各垂直扫描期间中，呈现2行1列点反转状态。
在TFT基板100y中，也能得到与TFT基板100A同样的效果。
说明本实施方式的变形例3的TFT基板100z。在TFT基板100y中，供应到相互相邻的2条源极总线S的显示信号电压的极性是相互相反的，而如图8的(b)所示，在TFT基板100z中，供应到源极总线S的显示信号电压的极性沿着行方向按每2条进行反转。
在TFT基板100z中，也能得到与TFT基板100A同样的效果。但是，TFT基板100z在各垂直扫描期间中不呈现点反转状态，因此从抑制闪烁的发生的观点来看，劣于TFT基板100A。
TFT基板100A具有的半导体层14也可以是氧化物半导体层。氧化物半导体层所包含的氧化物半导体可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可举出多晶氧化物半导体、微晶氧化物半导体、c轴大致垂直于层面取向的结晶质氧化物半导体等。
氧化物半导体层也可以具有2层以上的层叠结构。在氧化物半导体层具有层叠结构的情况下，氧化物半导体层可以包含非晶质氧化物半导体层和结晶质氧化物半导体层。或者，也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包含多个非晶质氧化物半导体层。在氧化物半导体层具有包含上层和下层的2层结构的情况下，优选上层所包含的氧化物半导体的能隙大于下层所包含的氧化物半导体的能隙。但是，在这些层的能隙的差比较小的情况下，下层的氧化物半导体的能隙也可以大于上层的氧化物半导体的能隙。
非晶质氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等例如记载于特开2014-007399号公报。为了参考，将特开2014-007399号公报的公开内容全部引用到本说明书中。
氧化物半导体层例如可以包含In、Ga以及Zn中的至少1种金属元素。在本实施方式中，氧化物半导体层例如包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga以及Zn的比例(组成比)不作特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体层能由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
In-Ga-Zn-O系的半导体可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系的半导体，优选c轴大致垂直于层面取向的结晶质In-Ga-Zn-O系的半导体。
此外，结晶质In-Ga-Zn-O系的半导体的结晶结构例如公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等。为了参考，将特开2012-134475号公报和特开2014-209727号公报的公开内容全部引用到本说明书中。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比不到百分之一)，因此适合用作驱动TFT(例如，在包含多个像素的显示区域的周边设置于与显示区域相同基板上的驱动电路所包含的TFT)和像素TFT(设置于像素的TFT)。
氧化物半导体层也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体层也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体等。
(实施方式2)
参照图9～图12说明本实施方式的TFT基板100B。图9和图10是示意性地示出TFT基板100B的俯视图和截面图。图10示出沿着图9中的10A-10A’线的截面结构。图11和图12是TFT基板100B的示意性俯视图，是用于说明在TFT基板100B中得到的效果的示意性图。图11示出在保护绝缘层15与第1导电层12之间未产生对准偏差的TFT基板100B，图12示意性地示出保护绝缘层15与第1导电层12之间的对准偏差(从图11的状态的偏移)。此外，以下，以TFT基板100B与实施方式1中的TFT基板100A的不同点为中心进行说明。
TFT基板100B在半导体层14的形状上与TFT基板100A不同。在TFT基板100A中，当从基板1的法线方向观看时，半导体层14位于栅极电极12g的内侧。与此相对，在TFT基板100B中，半导体层14在漏极侧区域具有与栅极电极12g不重叠的部分。半导体层14包含从漏极区域14d横穿栅极电极12g的漏极电极16d侧的边缘延伸设置的延设部分14x。
TFT基板100B通过具有补偿电容部30，能抑制在栅极电极12g与漏极电极16d之间形成的寄生电容由于保护绝缘层15与栅极电极12g的对准偏差而变动。
在TFT基板100B中，也与TFT基板100A同样，通过设计为W5＝W3+W4成立，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第1区域Rgd1中形成的栅极漏极间的寄生电容(静电电容值：Cgd1)的变化被在补偿电容部30中形成的补偿电容的变化补偿。
而且，TFT基板100B通过具有延设部分14x，能抑制由于半导体层14与第1导电层12之间的对准偏差而致使在栅极电极12g与漏极电极16d之间形成的寄生电容发生变动。在TFT基板100B中，即使产生半导体层14与第1导电层12之间的对准偏差，第1区域Rgd1、第2区域Rgd2以及第3区域Rgd3的面积也不变化。因此，在这些区域中形成的栅极电极12g与漏极电极16d之间的寄生电容不变化。
(实施方式3)
参照图13～图16说明本实施方式的TFT基板100C。图13和图14是示意性地示出TFT基板100C的俯视图和截面图。图14示出沿着图13中的14A-14A’线的截面结构。图15和图16是TFT基板100C的示意性俯视图，是用于说明在TFT基板100C中得到的效果的示意性图。图15示出在保护绝缘层15与第1导电层12之间未产生对准偏差的TFT基板100C，图16示意性地示出保护绝缘层15与第1导电层12之间的对准偏差(从图15的状态的偏移)。此外，以下，以TFT基板100C与实施方式2中的TFT基板100B的不同点为中心进行说明。
TFT基板100C在漏极电极16d和第2电极部16a的形状上与TFT基板100B不同。
在TFT基板100B中，半导体层14之中的比漏极电极16d的源极电极16s侧的边缘靠漏极电极16d侧的部分全部重叠于漏极电极16d和/或与漏极电极16d一体地形成的第2电极部16a。与此相对，在TFT基板100C中，在第2开口部15b与栅极电极12g的漏极电极16d侧的边缘之间，漏极电极16d的边缘横穿半导体层14。
伴随着上述的结构的区别，产生以下的区别。在TFT基板100B中，第2区域Rgd2的源极电极16s侧的端和漏极电极16d侧的端之中的漏极电极16d侧的端由栅极电极12g的漏极电极16d侧的边缘规定。与此相对，在TFT基板100C中，第2区域Rgd2的漏极电极16d侧的端由漏极电极16d的边缘规定。在TFT基板100B中，仅能在第2区域Rgd2的源极电极16s侧形成第3区域Rgd3，而在TFT基板100C中，能在第2区域Rgd2的源极电极16s侧和漏极电极16d侧形成第3区域Rgd3。
TFT基板100C通过具有补偿电容部30，能抑制在栅极电极12g与漏极电极16d之间形成的寄生电容由于保护绝缘层15与栅极电极12g的对准偏差而变动。
在TFT基板100C中，如图16所示，通过设计为W5＝W6成立，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第1区域Rgd1中在TFT截止时和导通时形成的栅极漏极间的寄生电容(静电电容值：Cgd1)的变化被在补偿电容部30中形成的补偿电容的变化补偿。在本实施方式中，第2导电层16相对于第1导电层12在沟道长度方向上发生了偏移时的偏移量的每单位长度的第1区域Rgd1的面积的变化量Wa相当于W6，第2导电层16相对于第1导电层12在沟道长度方向上发生了偏移时的偏移量的每单位长度的第5区域32的面积的变化量Wb相当于W5。
如图16所示，TFT10具有第8区域19b，第8区域19b沿着从第1开口部15a朝向第2开口部15b的方向Db与第1区域Rgd1相邻，与漏极电极16d重叠，与半导体层14及栅极电极12g不重叠。W6是第1区域Rgd1之中的与第8区域19b相邻的部分的第2方向上的长度。
而且，在TFT基板100C中，即使在第2导电层16与第1导电层12之间产生沟道长度方向上的对准偏差，第2区域Rgd2和第3区域Rgd3的面积分别也不变化。因此，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第2区域Rgd2和第3区域Rgd3中形成的栅极漏极间的寄生电容也不变化。
为了得到该效果，即，为了使得即使在第2导电层16与第1导电层12之间产生沟道长度方向上的对准偏差，第2区域Rgd2和第3区域Rgd3的面积也不变化，而只要沿着从第1开口部15a朝向第2开口部15b的方向Db与第2区域Rgd2相邻地形成有第3区域Rgd3即可。该结构能通过在第2开口部15b与栅极电极12g的漏极电极16d侧的边缘之间使漏极电极16d的边缘横穿半导体层14而得到。漏极电极16d的边缘如在实施方式6中参照图21后述的那样也可以是漏极电极16d所具有的开口部的边缘。
(实施方式4)
参照图17和图18说明本实施方式的TFT基板100D。图17和图18是示意性地示出TFT基板100D的俯视图。图18示意性地示出保护绝缘层15与第1导电层12之间的对准偏差(从图17的状态的偏移)。此外，以下，以TFT基板100D与实施方式1中的TFT基板100A的不同点为中心进行说明。
TFT基板100D在第1电极部12a和第2电极部16a的形状上与TFT基板100A不同。在TFT基板100A中，W2＞W5，而在TFT基板100D中，W2＝W5。
TFT基板100D通过具有补偿电容部30，能抑制在栅极电极12g与漏极电极16d之间形成的寄生电容由于在形成保护绝缘层15的工序中产生的对准偏差而变动。
在TFT基板100D中，也与TFT基板100A同样，通过设计为W5＝W3+W4成立，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第1区域Rgd1中形成的栅极漏极间的寄生电容(静电电容值：Cgd1)的变化被在补偿电容部30中形成的补偿电容的变化补偿。
(实施方式5)
参照图19和图20说明本实施方式的TFT基板100E。图19和图20是示意性地示出TFT基板100E的俯视图。图20示意性地示出保护绝缘层15与第1导电层12之间的对准偏差(从图19的状态的偏移)。此外，以下，以TFT基板100E与实施方式4中的TFT基板100D的不同点为中心进行说明。
TFT基板100E在半导体层14的形状上与TFT基板100D不同。在TFT基板100D中，当从基板1的法线方向观看时，半导体层14位于栅极电极12g的内侧。与此相对，在TFT基板100E中，半导体层14在漏极侧区域具有与栅极电极12g不重叠的部分。半导体层14包含从漏极区域14d横穿栅极电极12g的漏极电极16d侧的边缘延伸设置的延设部分14x。
TFT基板100E通过具有补偿电容部30，能抑制在栅极电极12g与漏极电极16d之间形成的寄生电容由于保护绝缘层15与栅极电极12g的对准偏差而变动。
在TFT基板100E中，也与TFT基板100D同样，通过设计为W5＝W3+W4成立，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第1区域Rgd1中形成的栅极漏极间的寄生电容(静电电容值：Cgd1)的变化被在补偿电容部30中形成的补偿电容的变化补偿。
而且，TFT基板100E通过具有延设部分14x，能抑制由于半导体层14与第1导电层12之间的对准偏差而致使在栅极电极12g与漏极电极16d之间形成的寄生电容发生变动。在TFT基板100E中，即使产生半导体层14与第1导电层12之间的对准偏差，第1区域Rgd1、第2区域Rgd2以及第3区域Rgd3的面积也不变化。因此，在这些区域中形成的栅极电极12g与漏极电极16d之间的寄生电容不变化。
(实施方式6)
参照图21和图22说明本实施方式的TFT基板100F。图21和图22是示意性地示出TFT基板100F的俯视图。图22示意性地示出保护绝缘层15与第1导电层12之间的对准偏差(从图21的状态的偏移)。此外，以下，以与实施方式5中的TFT基板100E的不同点为中心进行说明。
TFT基板100F在漏极电极16d和第2电极部16a的形状上与TFT基板100E不同。在TFT基板100F中，漏极电极16d具有横穿栅极电极12g的漏极电极16d侧的边缘的第5开口部16dh，这一点与TFT基板100E不同。
在TFT基板100E中，半导体层14之中的比漏极电极16d的源极电极16s侧的边缘靠漏极电极16d侧的部分全部重叠于漏极电极16d和/或与漏极电极16d一体地形成的第2电极部16a。与此相对，在TFT基板100F中，在第2开口部15b与栅极电极12g的漏极电极16d侧的边缘之间，漏极电极16d的第5开口部16dh的边缘横穿半导体层14。
在TFT基板100E中，第2区域Rgd2的源极电极16s侧的端和漏极电极16d侧的端之中的漏极电极16d侧的端由栅极电极12g的漏极电极16d侧的边缘规定。与此相对，在TFT基板100F中，第2区域Rgd2的漏极电极16d侧的端由漏极电极16d的第5开口部16dh的边缘规定。在TFT基板100E中，仅能在第2区域Rgd2的源极电极16s侧形成第3区域Rgd3，而在TFT基板100F中，能在第2区域Rgd2的源极电极16s侧和漏极电极16d侧形成第3区域Rgd3。
TFT基板100F通过具有补偿电容部30，能抑制在栅极电极12g与漏极电极16d之间形成的寄生电容由于保护绝缘层15与栅极电极12g的对准偏差而变动。
在TFT基板100F中，如图22所示，通过设计为W5＝W6+W7成立，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第1区域Rgd1中在TFT截止时和导通时形成的栅极漏极间的寄生电容(静电电容值：Cgd1)的变化被在补偿电容部30中形成的补偿电容的变化补偿。在本实施方式中，Wa相当于W6+W7，Wb相当于W5。
在TFT基板100F中，TFT10具有第8区域19b，第8区域19b沿着从第1开口部15a朝向第2开口部15b的方向Db与第1区域Rgd1相邻，与漏极电极16d重叠，与半导体层14及栅极电极12g不重叠。W6+W7是第1区域Rgd1之中的与第8区域19b相邻的部分的第2方向上的长度。
而且，在TFT基板100F中，即使在第2导电层16与第1导电层12之间产生沟道长度方向上的对准偏差，第2区域Rgd2和第3区域Rgd3的面积分别也不变化。因此，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第2区域Rgd2和第3区域Rgd3中形成的栅极漏极间的寄生电容也不变化。
(实施方式7)
参照图23和图24说明本实施方式的TFT基板100G。图23和图24是示意性地示出TFT基板100G的俯视图。图24示意性地示出保护绝缘层15与第1导电层12之间的对准偏差(从图23的状态的偏移)。此外，以下，以TFT基板100G与实施方式1中的TFT基板100A的不同点为中心进行说明。
在TFT基板100G中，在从基板1的法线方向观看时，第3开口部15c位于第2电极部16a的内侧，这一点与TFT基板100A不同。由此，在TFT基板100A中，W2＞W5，而在TFT基板100G中，W2＜W5。
TFT基板100G通过具有补偿电容部30，能抑制在栅极电极12g与漏极电极16d之间形成的寄生电容由于在形成保护绝缘层15的工序中产生的对准偏差而变动。
在TFT基板100G中，也与TFT基板100A同样，通过设计为W5＝W3+W4成立，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第1区域Rgd1中形成的栅极漏极间的寄生电容(静电电容值：Cgd1)的变化被在补偿电容部30中形成的补偿电容的变化补偿。
(实施方式8)
参照图25和图26说明本实施方式的TFT基板100H。图25和图26是示意性地示出TFT基板100H的俯视图。图26示意性地示出保护绝缘层15与第1导电层12之间的对准偏差(从图25的状态的偏移)。此外，以下，以TFT基板100H与实施方式7中的TFT基板100G的不同点为中心进行说明。
TFT基板100H在半导体层14的形状上与TFT基板100G不同。在TFT基板100G中，从基板1的法线方向观看时，半导体层14位于栅极电极12g的内侧。与此相对，在TFT基板100H中，半导体层14在漏极侧区域具有与栅极电极12g不重叠的部分。半导体层14包含从漏极区域14d横穿栅极电极12g的漏极电极16d侧的边缘延伸设置的延设部分14x。
TFT基板100H通过具有补偿电容部30，能抑制在栅极电极12g与漏极电极16d之间形成的寄生电容由于保护绝缘层15与栅极电极12g的对准偏差而变动。
在TFT基板100H中，也与TFT基板100G同样，通过设计为W5＝W3+W4成立，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第1区域Rgd1中形成的栅极漏极间的寄生电容(静电电容值：Cgd1)的变化被在补偿电容部30中形成的补偿电容的变化补偿。
而且，TFT基板100H通过具有延设部分14x，能抑制由于半导体层14与第1导电层12之间的对准偏差而致使在栅极电极12g与漏极电极16d之间形成的寄生电容发生变动。在TFT基板100H中，即使产生半导体层14与第1导电层12之间的对准偏差，第1区域Rgd1、第2区域Rgd2以及第3区域Rgd3的面积也不变化。因此，在这些区域中形成的栅极电极12g与漏极电极16d之间的寄生电容不变化。
(实施方式9)
参照图27和图28说明本实施方式的TFT基板100I。图27和图28是示意性地示出TFT基板100I的俯视图。图28示意性地示出保护绝缘层15与第1导电层12之间的对准偏差(从图27的状态的偏移)。此外，以下，以与实施方式8中的TFT基板100H的不同点为中心进行说明。
TFT基板100I在漏极电极16d和第2电极部16a的形状上与TFT基板100H不同。
在TFT基板100H中，半导体层14之中的比漏极电极16d的源极电极16s侧的边缘靠漏极电极16d侧的部分全部重叠于漏极电极16d和/或与漏极电极16d一体地形成的第2电极部16a。与此相对，在TFT基板100I中，在第2开口部15b与栅极电极12g的漏极电极16d侧的边缘之间，漏极电极16d的边缘横穿半导体层14。
在TFT基板100H中，第2区域Rgd2的源极电极16s侧的端和漏极电极16d侧的端之中的漏极电极16d侧的端由栅极电极12g的漏极电极16d侧的边缘规定。与此相对，在TFT基板100I中，第2区域Rgd2的漏极电极16d侧的端由漏极电极16d的边缘规定。在TFT基板100H中，仅能在第2区域Rgd2的源极电极16s侧形成第3区域Rgd3，而在TFT基板100I中，能在第2区域Rgd2的源极电极16s侧和漏极电极16d侧形成第3区域Rgd3。
TFT基板100I通过具有补偿电容部30，能抑制在栅极电极12g与漏极电极16d之间形成的寄生电容由于保护绝缘层15与栅极电极12g的对准偏差而变动。
在TFT基板100I中，如图28所示，通过设计为W5＝W6成立，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第1区域Rgd1中在TFT截止时和导通时形成的栅极漏极间的寄生电容(静电电容值：Cgd1)的变化被在补偿电容部30中形成的补偿电容的变化补偿。在本实施方式中，Wa相当于W6，Wb相当于W5。
如图28所示，TFT10具有第8区域19b，第8区域19b沿着从第1开口部15a朝向第2开口部15b的方向Db与第1区域Rgd1相邻，与漏极电极16d重叠，与半导体层14及栅极电极12g不重叠。W6是第1区域Rgd1之中的与第8区域19b相邻的部分的第2方向上的长度。
而且，在TFT基板100I中，即使在第2导电层16与第1导电层12之间产生沟道长度方向上的对准偏差，第2区域Rgd2和第3区域Rgd3的面积分别也不变化。因此，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第2区域Rgd2和第3区域Rgd3中形成的栅极漏极间的寄生电容也不变化。
(实施方式10)
参照图29和图30说明本实施方式的TFT基板100J。图29和图30是示意性地示出TFT基板100J的俯视图。图30示意性地示出保护绝缘层15与第1导电层12之间的对准偏差(从图29的状态的偏移)。此外，以下，以TFT基板100J与实施方式1中的TFT基板100A的不同点为中心进行说明。
TFT基板100J在第1电极部12a的形状上与TFT基板100A不同。在TFT基板100J中，第5区域32包含分离的2个部分，这一点与TFT基板100A不同。
在TFT基板100J中，第1电极部12a包含从栅极总线G朝向第2电极部16a突出的突出部12p。第5区域32包含：突出部12p与第2电极部16a重叠的部分32x；以及第1电极部12a之中的与突出部12p相对的部分与第2电极部16a重叠的部分32y。在TFT基板100J中，第5区域32的部分32x的第2方向上的长度W2为第5区域32的部分32y的第2方向上的长度W5以上(W2≥W5)。
TFT基板100J通过具有补偿电容部30，能抑制在栅极电极12g与漏极电极16d之间形成的寄生电容由于在形成保护绝缘层15的工序中产生的对准偏差而变动。
在TFT基板100J中，也与TFT基板100A同样，通过设计为W5＝W3+W4成立，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第1区域Rgd1中形成的栅极漏极间的寄生电容(静电电容值：Cgd1)的变化被在补偿电容部30中形成的补偿电容的变化补偿。
(实施方式11)
参照图31和图32说明本实施方式的TFT基板100K。图31和图32是示意性地示出TFT基板100K的俯视图。图32示意性地示出保护绝缘层15与第1导电层12之间的对准偏差(从图31的状态的偏移)。此外，以下，以TFT基板100K与实施方式10中的TFT基板100J的不同点为中心进行说明。
TFT基板100K在半导体层14的形状上与TFT基板100J不同。在TFT基板100J中，从基板1的法线方向观看时，半导体层14位于栅极电极12g的内侧。与此相对，在TFT基板100K中，半导体层14在漏极侧区域具有与栅极电极12g不重叠的部分。半导体层14包含从漏极区域14d横穿栅极电极12g的漏极电极16d侧的边缘延伸设置的延设部分14x。
TFT基板100K通过具有补偿电容部30，能抑制在栅极电极12g与漏极电极16d之间形成的寄生电容由于保护绝缘层15与栅极电极12g的对准偏差而变动。
在TFT基板100K中，也与TFT基板100J同样，通过设计为W5＝W3+W4成立，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第1区域Rgd1中形成的栅极漏极间的寄生电容(静电电容值：Cgd1)的变化被在补偿电容部30中形成的补偿电容的变化补偿。
而且，TFT基板100K通过具有延设部分14x，能抑制由于半导体层14与第1导电层12之间的对准偏差而致使在栅极电极12g与漏极电极16d之间形成的寄生电容发生变动。在TFT基板100K中，即使产生半导体层14与第1导电层12之间的对准偏差，第1区域Rgd1、第2区域Rgd2以及第3区域Rgd3的面积也不变化。因此，在这些区域中形成的栅极电极12g与漏极电极16d之间的寄生电容不变化。
(实施方式12)
参照图33和图34说明本实施方式的TFT基板100L。图33和图34是示意性地示出TFT基板100L的俯视图。图34示意性地示出保护绝缘层15与第1导电层12之间的对准偏差(从图33的状态的偏移)。此外，以下，以与实施方式11中的TFT基板100K的不同点为中心进行说明。
TFT基板100L在漏极电极16d和第2电极部16a的形状上与TFT基板100K不同。
在TFT基板100K中，半导体层14之中的比漏极电极16d的源极电极16s侧的边缘靠漏极电极16d侧的部分全部重叠于漏极电极16d和/或与漏极电极16d一体地形成的第2电极部16a。与此相对，在TFT基板100L中，在第2开口部15b与栅极电极12g的漏极电极16d侧的边缘之间，漏极电极16d的边缘横穿半导体层14。
在TFT基板100K中，第2区域Rgd2的源极电极16s侧的端和漏极电极16d侧的端之中的漏极电极16d侧的端由栅极电极12g的漏极电极16d侧的边缘规定。与此相对，在TFT基板100L中，第2区域Rgd2的漏极电极16d侧的端由漏极电极16d的边缘规定。在TFT基板100K中，仅能在第2区域Rgd2的源极电极16s侧形成第3区域Rgd3，而在TFT基板100L中，能在第2区域Rgd2的源极电极16s侧和漏极电极16d侧形成第3区域Rgd3。
TFT基板100L通过具有补偿电容部30，能抑制在栅极电极12g与漏极电极16d之间形成的寄生电容由于保护绝缘层15与栅极电极12g的对准偏差而变动。
在TFT基板100L中，如图34所示，通过设计为W5＝W6成立，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第1区域Rgd1中在TFT截止时和导通时形成的栅极漏极间的寄生电容(静电电容值：Cgd1)的变化被在补偿电容部30中形成的补偿电容的变化补偿。在本实施方式中，Wa相当于W6，Wb相当于W5。
如图34所示，TFT10具有第8区域19b，第8区域19b沿着从第1开口部15a朝向第2开口部15b的方向Db与第1区域Rgd1相邻，与漏极电极16d重叠，与半导体层14及栅极电极12g不重叠。W6是第1区域Rgd1之中的与第8区域19b相邻的部分的第2方向上的长度。
而且，在TFT基板100L中，即使在第2导电层16与第1导电层12之间产生沟道长度方向上的对准偏差，第2区域Rgd2和第3区域Rgd3的面积分别也不变化。因此，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第2区域Rgd2和第3区域Rgd3中形成的栅极漏极间的寄生电容也不变化。
(实施方式13)
参照图35和图36说明本实施方式的TFT基板100M。图35和图36是示意性地示出TFT基板100M的俯视图。图36示意性地示出保护绝缘层15与第1导电层12之间的对准偏差(从图35的状态的偏移)。此外，以下，以TFT基板100M与实施方式10中的TFT基板100J的不同点为中心进行说明。
TFT基板100M在第2电极部16a的形状上与TFT基板100J不同。在TFT基板100J中，W2≥W5，而在TFT基板100M中，W2≤W5。
TFT基板100M通过具有补偿电容部30，能抑制在栅极电极12g与漏极电极16d之间形成的寄生电容由于在形成保护绝缘层15的工序中产生的对准偏差而变动。
在TFT基板100M中，也与TFT基板100J同样，通过设计为W5＝W3+W4成立，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第1区域Rgd1中形成的栅极漏极间的寄生电容(静电电容值：Cgd1)的变化被在补偿电容部30中形成的补偿电容的变化补偿。
(实施方式14)
参照图37和图38说明本实施方式的TFT基板100N。图37和图38是示意性地示出TFT基板100N的俯视图。图38示意性地示出保护绝缘层15与第1导电层12之间的对准偏差(从图37的状态的偏移)。此外，以下，以TFT基板100N与实施方式13中的TFT基板100M的不同点为中心进行说明。
TFT基板100N在半导体层14的形状上与TFT基板100M不同。在TFT基板100M中，从基板1的法线方向观看时，半导体层14位于栅极电极12g的内侧。与此相对，在TFT基板100N中，半导体层14在漏极侧区域具有与栅极电极12g不重叠的部分。半导体层14包含从漏极区域14d横穿栅极电极12g的漏极电极16d侧的边缘延伸设置的延设部分14x。
TFT基板100N通过具有补偿电容部30，能抑制在栅极电极12g与漏极电极16d之间形成的寄生电容由于保护绝缘层15与栅极电极12g的对准偏差而变动。
在TFT基板100N中，也与TFT基板100M同样，通过设计为W5＝W3+W4成立，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第1区域Rgd1中形成的栅极漏极间的寄生电容(静电电容值：Cgd1)的变化被在补偿电容部30中形成的补偿电容的变化补偿。
而且，TFT基板100N通过具有延设部分14x，能抑制由于半导体层14与第1导电层12之间的对准偏差而致使在栅极电极12g与漏极电极16d之间形成的寄生电容发生变动。在TFT基板100N中，即使产生半导体层14与第1导电层12之间的对准偏差，第1区域Rgd1、第2区域Rgd2以及第3区域Rgd3的面积也不变化。因此，在这些区域中形成的栅极电极12g与漏极电极16d之间的寄生电容不变化。
(实施方式15)
参照图39和图40说明本实施方式的TFT基板100O。图39和图40是示意性地示出TFT基板100O的俯视图。图40示意性地示出保护绝缘层15与第1导电层12之间的对准偏差(从图39的状态的偏移)。此外，以下，以与实施方式14中的TFT基板100N的不同点为中心进行说明。
TFT基板100O在漏极电极16d和第2电极部16a的形状上与TFT基板100N不同。
在TFT基板100N中，半导体层14之中的比漏极电极16d的源极电极16s侧的边缘靠漏极电极16d侧的部分全部重叠于漏极电极16d和/或与漏极电极16d一体地形成的第2电极部16a。与此相对，在TFT基板100O中，在第2开口部15b与栅极电极12g的漏极电极16d侧的边缘之间，漏极电极16d的边缘横穿半导体层14。
在TFT基板100N中，第2区域Rgd2的源极电极16s侧的端和漏极电极16d侧的端之中的漏极电极16d侧的端由栅极电极12g的漏极电极16d侧的边缘规定。与此相对，在TFT基板100O中，第2区域Rgd2的漏极电极16d侧的端由漏极电极16d的边缘规定。在TFT基板100N中，仅能在第2区域Rgd2的源极电极16s侧形成第3区域Rgd3，而在TFT基板100O中，能在第2区域Rgd2的源极电极16s侧和漏极电极16d侧形成第3区域Rgd3。
TFT基板100O通过具有补偿电容部30，能抑制在栅极电极12g与漏极电极16d之间形成的寄生电容由于保护绝缘层15与栅极电极12g的对准偏差而变动。
在TFT基板100O中，如图40所示，通过设计为W5＝W6成立，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第1区域Rgd1中在TFT截止时和导通时形成的栅极漏极间的寄生电容(静电电容值：Cgd1)的变化被在补偿电容部30中形成的补偿电容的变化补偿。在本实施方式中，Wa相当于W6，Wb相当于W5。
如图40所示，TFT10具有第8区域19b，第8区域19b沿着从第1开口部15a朝向第2开口部15b的方向Db与第1区域Rgd1相邻，与漏极电极16d重叠，与半导体层14及栅极电极12g不重叠。W6是第1区域Rgd1之中的与第8区域19b相邻的部分的第2方向上的长度。
而且，在TFT基板100O中，即使在第2导电层16与第1导电层12之间产生沟道长度方向上的对准偏差，第2区域Rgd2和第3区域Rgd3的面积分别也不变化。因此，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第2区域Rgd2和第3区域Rgd3中形成的栅极漏极间的寄生电容也不变化。
(实施方式16)
参照图41和图42说明本实施方式的TFT基板100P。图41和图42是示意性地示出TFT基板100P的俯视图。图42示意性地示出保护绝缘层15与第1导电层12之间的对准偏差(从图41的状态的偏移)。此外，以下，以TFT基板100P与实施方式1中的TFT基板100A的不同点为中心进行说明。
在TFT基板100P中，第2开口部15b和第3开口部15c是连续的，这一点与TFT基板100A不同。由此，在TFT基板100P中，第1区域Rgd1和第5区域32一体地形成。
TFT基板100P通过具有补偿电容部30，能抑制在栅极电极12g与漏极电极16d之间形成的寄生电容由于在形成保护绝缘层15的工序中产生的对准偏差而变动。
在TFT基板100P中，如图42所示，通过设计为W10＝W8+W9成立，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第1区域Rgd1中形成的栅极漏极间的寄生电容(静电电容值：Cgd1)的变化被在补偿电容部30中形成的补偿电容的变化补偿。在本实施方式中，Wa相当于W8+W9，Wb相当于W10。
如图42所示，在TFT基板100P中，TFT10具有第9区域19c，第9区域19c是沿着从第2开口部15b朝向第1开口部15a的方向Da与第1区域Rgd1相邻的区域，并且是与栅极电极12g重叠而与半导体层14及漏极电极16d不重叠的区域之中的、在第2导电层16相对于第1导电层12在沟道长度方向上发生了偏移时面积发生变化的区域。W8+W9是第1区域Rgd1之中的与第9区域19c相邻的部分的第2方向上的长度。
如图42所示，在TFT基板100P中，补偿电容部30具有第10区域33b，第10区域33b是沿着从第1开口部15a朝向第2开口部15b的方向Db与第5区域32相邻的区域，并且是与第1电极部12a重叠而与第2电极部16a不重叠的区域之中的、在第2导电层16相对于第1导电层12在沟道长度方向上发生了偏移时面积发生变化的区域。W10是第5区域32之中的与第10区域33b相邻的部分的第2方向上的长度。另外，在本实施方式中，例如W2＝W10。
(实施方式17)
参照图43和图44说明本实施方式的TFT基板100Q。图43和图44是示意性地示出TFT基板100Q的俯视图。图44示意性地示出保护绝缘层15与第1导电层12之间的对准偏差(从图43的状态的偏移)。此外，以下，以TFT基板100Q与实施方式16中的TFT基板100P的不同点为中心进行说明。
TFT基板100Q在半导体层14的形状上与TFT基板100P不同。在TFT基板100P中，从基板1的法线方向观看时，半导体层14位于栅极电极12g的内侧。与此相对，在TFT基板100Q中，半导体层14在漏极侧区域具有与栅极电极12g不重叠的部分。半导体层14包含从漏极区域14d横穿栅极电极12g的漏极电极16d侧的边缘延伸设置的延设部分14x。
TFT基板100Q通过具有补偿电容部30，能抑制在栅极电极12g与漏极电极16d之间形成的寄生电容由于保护绝缘层15与栅极电极12g的对准偏差而变动。
在TFT基板100Q中，也与TFT基板100P同样，通过设计为W10＝W8+W9成立，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第1区域Rgd1中形成的栅极漏极间的寄生电容(静电电容值：Cgd1)的变化被在补偿电容部30中形成的补偿电容的变化补偿。
而且，TFT基板100Q通过具有延设部分14x，能抑制由于半导体层14与第1导电层12之间的对准偏差而致使在栅极电极12g与漏极电极16d之间形成的寄生电容发生变动。在TFT基板100Q中，即使产生半导体层14与第1导电层12之间的对准偏差，第1区域Rgd1、第2区域Rgd2以及第3区域Rgd3的面积也不变化。因此，在这些区域中形成的栅极电极12g与漏极电极16d之间的寄生电容不变化。
(实施方式18)
参照图45和图46说明本实施方式的TFT基板100R。图45和图46是示意性地示出TFT基板100R的俯视图。图46示意性地示出保护绝缘层15与第1导电层12之间的对准偏差(从图45的状态的偏移)。此外，以下，以与实施方式17中的TFT基板100Q的不同点为中心进行说明。
TFT基板100R在漏极电极16d和第2电极部16a的形状上与TFT基板100Q不同。在TFT基板100R中，漏极电极16d具有横穿栅极电极12g的漏极电极16d侧的边缘的第5开口部16dh，这一点与TFT基板100Q不同。
在TFT基板100Q中，半导体层14之中的比漏极电极16d的源极电极16s侧的边缘靠漏极电极16d侧的部分全部重叠于漏极电极16d和/或与漏极电极16d一体地形成的第2电极部16a。与此相对，在TFT基板100R中，在第2开口部15b与栅极电极12g的漏极电极16d侧的边缘之间，漏极电极16d的第5开口部16dh的边缘横穿半导体层14。
在TFT基板100Q中，第2区域Rgd2的源极电极16s侧的端和漏极电极16d侧的端之中的漏极电极16d侧的端由栅极电极12g的漏极电极16d侧的边缘规定。与此相对，在TFT基板100R中，第2区域Rgd2的漏极电极16d侧的端由漏极电极16d的第5开口部16dh的边缘规定。在TFT基板100Q中，仅能在第2区域Rgd2的源极电极16s侧形成第3区域Rgd3，而在TFT基板100R中，能在第2区域Rgd2的源极电极16s侧和漏极电极16d侧形成第3区域Rgd3。
TFT基板100R通过具有补偿电容部30，能抑制在栅极电极12g与漏极电极16d之间形成的寄生电容由于保护绝缘层15与栅极电极12g的对准偏差而变动。
在TFT基板100R中，也与TFT基板100Q同样，通过设计为W10＝W8+W9成立，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第1区域Rgd1中形成的栅极漏极间的寄生电容(静电电容值：Cgd1)的变化被在补偿电容部30中形成的补偿电容的变化补偿。
而且，在TFT基板100R中，即使在第2导电层16与第1导电层12之间产生沟道长度方向上的对准偏差，第2区域Rgd2和第3区域Rgd3的面积分别也不变化。因此，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第2区域Rgd2和第3区域Rgd3中形成的栅极漏极间的寄生电容也不变化。
(实施方式19)
参照图47和图48说明本实施方式的TFT基板100S。图47和图48是示意性地示出TFT基板100S的俯视图。图48示意性地示出保护绝缘层15与第1导电层12之间的对准偏差(从图47的状态的偏移)。此外，以下，以TFT基板100S与实施方式1中的TFT基板100A以及实施方式18中的TFT基板100R的不同点为中心进行说明。
在TFT基板100S中，具有分离的2个第3开口部15cA和15cB，这一点与TFT基板100A及TFT基板100R不同。
TFT基板100S具有：补偿电容部30A，其具有第3开口部15cA；以及补偿电容部30B，其具有第3开口部15cB。第3开口部15cA具有第1部分15c1A和第2部分15c2A，第3开口部15cB具有第1部分15c1B和第2部分15c2B。补偿电容部30A还具有第5区域32A，补偿电容部30B还具有第5区域32B。第2绝缘层13b具有第4开口部13bhA和第4开口部13bhB。第4开口部13bhA的侧面与第3开口部15cA的侧面对齐，第4开口部13bhB的侧面与第3开口部15cB的侧面对齐。
在补偿电容部30A中，与TFT基板100R的补偿电容部30同样，第2开口部15b和第3开口部15cA连续地形成。由此，补偿电容部30A的第5区域32A与第1区域Rgd1一体地形成。
补偿电容部30B例如与TFT基板100A的补偿电容部30同样，与第2开口部15b分离地形成。
在TFT基板100S中，由保护绝缘层15与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化ΔCgd被补偿电容部30A的电容的变化ΔCcA与补偿电容部30B的电容的变化ΔCcB之和补偿。
参照图48考虑保护绝缘层15相对于第1导电层12沿着从第1开口部15a朝向第2开口部15b的方向Db偏移了ΔL的例子。当将第1部分15c1A的第2方向上的长度设为W2A时，补偿电容部30A的电容的变化ΔCcA的绝对值能表示为
|ΔCcA|＝[(εGI1/dGI1)-(εES+GI1+GI2/dES+GI1+GI2)]×W2A×ΔL，当将第1部分15c1B的第2方向上的长度设为W2B时，补偿电容部30B的电容的变化ΔCcB的绝对值能表示为
|ΔCcB|＝[(εGI1/dGI1)-(εES+GI1+GI2/dES+GI1+GI2)]×W2B×ΔL。
在想要由补偿电容部30A和30B完全补偿保护绝缘层15在沟道长度方向上发生了偏移时的栅极漏极间的寄生电容的变化ΔCgd的情况下，只要以使得
|ΔCgd|＝|ΔCcA|+|ΔCcB|
成立的方式设计补偿电容部30即可。此时，
[数学式3]
Figure BDA0002032836350000451
成立。在此，将|ΔCgd|＝|ΔCcA|+|ΔCcB|成立的情况下的第1部分15c1A和15c1B的第2方向上的长度之和(W2A+W2B)相对于半导体层14的第2方向上的长度W1的比设为K。
本实施方式不限于W2A+W2B＝K×W1成立的情况。例如，从在制造TFT基板100S的工序中在规定的范围内允许对准偏差来提高量产性的观点、抑制使用了TFT基板100S的显示装置的开口率降低的观点出发，优选将W2A+W2B设为0.3K×W1以上且3K×W1以下。
W2A+W2B相对于W1的比K由栅极绝缘层13和保护绝缘层15的材料和厚度决定。例如K为0.7以上且4.0以下。当将K设为该范围内，将W2A+W2B设为0.3K×W1以上且3K×W1以下时，W2A+W2B为0.21W1以上且12.0W1以下。
TFT基板100S通过具有补偿电容部30A和30B，能抑制在栅极电极12g与漏极电极16d之间形成的寄生电容由于在形成保护绝缘层15的工序中产生的对准偏差而变动。
在TFT基板100S中，如图48所示，通过设计为W5+W10＝W8+W9成立，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第1区域Rgd1中形成的栅极漏极间的寄生电容(静电电容值：Cgd1)的变化被在补偿电容部30中形成的补偿电容的变化补偿。在本实施方式中，Wa相当于W8+W9，Wb相当于W5+W10。
如图42所示，在TFT基板100P中，TFT10具有第9区域19c，第9区域19c是沿着从第2开口部15b朝向第1开口部15a的方向Da与第1区域Rgd1相邻的区域，并且是与栅极电极12g重叠而与半导体层14以及漏极电极16d不重叠的区域之中的、在第2导电层16相对于第1导电层12在沟道长度方向上发生了偏移时面积发生变化的区域。W8+W9是第1区域Rgd1之中的与第9区域19c相邻的部分的第2方向上的长度。
而且，TFT基板100S与TFT基板100R同样，通过具有半导体层14的延设部分14x，能抑制由于半导体层14与第1导电层12之间的对准偏差而致使在栅极电极12g与漏极电极16d之间形成的寄生电容发生变动。在TFT基板100S中，即使产生半导体层14与第1导电层12之间的对准偏差，第1区域Rgd1、第2区域Rgd2以及第3区域Rgd3的面积也不变化。因此，在这些区域中形成的栅极电极12g与漏极电极16d之间的寄生电容不变化。
而且，在TFT基板100S中，与TFT基板100R同样，在第2开口部15b与栅极电极12g的漏极电极16d侧的边缘之间，漏极电极16d的第5开口部16dh的边缘横穿半导体层14。由此，即使在第2导电层16与第1导电层12之间产生沟道长度方向上的对准偏差，第2区域Rgd2和第3区域Rgd3的面积分别也不变化。因此，由第2导电层16与第1导电层12之间的沟道长度方向上的对准偏差引起的栅极漏极间的寄生电容的变化之中的、在第2区域Rgd2和第3区域Rgd3中形成的栅极漏极间的寄生电容也不变化。
(实施方式20)
以下，参照附图说明本实施方式的TFT基板。本实施方式的TFT基板是具备形成在同一基板上的氧化物半导体TFT和结晶质硅TFT的TFT基板(有源矩阵基板)。
有源矩阵基板按每个像素具备TFT(像素用TFT)。作为像素用TFT，例如使用将In-Ga-Zn-O系的半导体膜作为活性层的氧化物半导体TFT。
有时也在与像素用TFT同一个基板上一体地形成周边驱动电路的一部分或全部。这种有源矩阵基板被称为驱动器单片的有源矩阵基板。在驱动器单片的有源矩阵基板中，周边驱动电路设置于包含多个像素的区域(显示区域)以外的区域(非显示区域或边框区域)。构成周边驱动电路的TFT(电路用TFT)例如使用将多晶硅膜作为活性层的结晶质硅TFT。当像这样使用氧化物半导体TFT作为像素用TFT，使用结晶质硅TFT作为电路用TFT时，能在显示区域中降低功耗，而且能减小边框区域。
能应用前述的任意一个实施方式中的TFT基板所具有的TFT10作为像素用TFT。这一点后述。
接下来，使用附图说明本实施方式的有源矩阵基板的更具体的构成。
图49是示出本实施方式的有源矩阵基板700的平面结构的一例的示意性俯视图，图50是示出有源矩阵基板700中的结晶质硅TFT(以下，称为“第1薄膜晶体管”。)710A和氧化物半导体TFT(以下，称为“第2薄膜晶体管”。)710B的截面结构的截面图。
如图49所示，有源矩阵基板700具有：包含多个像素的显示区域702；以及显示区域702以外的区域(非显示区域)。非显示区域包含设置驱动电路的驱动电路形成区域701。在驱动电路形成区域701例如设置有栅极驱动器电路740、检查电路770等。在显示区域702形成有：在行方向上延伸的多个栅极总线(未图示)；以及在列方向上延伸的多个源极总线S。虽然未图示，但是各像素例如由栅极总线和源极总线S规定。栅极总线分别连接到栅极驱动器电路的各端子。源极总线S分别连接到安装于有源矩阵基板700的驱动器IC750的各端子。
如图50所示，在有源矩阵基板700中，在显示区域702的各像素中形成有第2薄膜晶体管710B作为像素用TFT，在驱动电路形成区域701中形成有第1薄膜晶体管710A作为电路用TFT。
有源矩阵基板700具备：基板711；基底膜712，其形成在基板711的表面；第1薄膜晶体管710A，其形成在基底膜712上；以及第2薄膜晶体管710B，其形成在基底膜712上。第1薄膜晶体管710A是具有主要包含结晶质硅的活性区域的结晶质硅TFT。第2薄膜晶体管710B是具有主要包含氧化物半导体的活性区域的氧化物半导体TFT。第1薄膜晶体管710A和第2薄膜晶体管710B一体地制作于基板711。在此所说的“活性区域”是指成为TFT的活性层的半导体层中的形成沟道的区域。
第1薄膜晶体管710A具有：结晶质硅半导体层(例如低温多晶硅层)713，其形成在基底膜712上；第1绝缘层714，其覆盖结晶质硅半导体层713；以及栅极电极715A，其设置在第1绝缘层714上。第1绝缘层714中的位于结晶质硅半导体层713与栅极电极715A之间的部分作为第1薄膜晶体管710A的栅极绝缘膜发挥功能。结晶质硅半导体层713具有：形成沟道的区域(活性区域)713c；以及分别位于活性区域的两侧的源极区域713s和漏极区域713d。在该例子中，结晶质硅半导体层713中的隔着第1绝缘层714与栅极电极715A重叠的部分成为活性区域713c。第1薄膜晶体管710A还具有分别连接到源极区域713s和漏极区域713d的源极电极718sA和漏极电极718dA。源极和漏极电极718sA、718dA也可以设置在覆盖栅极电极715A和结晶质硅半导体层713的层间绝缘膜(在此为第2绝缘层716)上，在形成于层间绝缘膜的接触孔内与结晶质硅半导体层713连接。
第2薄膜晶体管710B具有：栅极电极715B，其设置在基底膜712上；第2绝缘层716，其覆盖栅极电极715B；以及氧化物半导体层717，其配置在第2绝缘层716上。如图所示，作为第1薄膜晶体管710A的栅极绝缘膜的第1绝缘层714也可以延伸设置到要形成第2薄膜晶体管710B的区域。在该情况下，氧化物半导体层717也可以形成在第1绝缘层714上。第2绝缘层716中的位于栅极电极715B与氧化物半导体层717之间的部分作为第2薄膜晶体管710B的栅极绝缘膜发挥功能。氧化物半导体层717具有：形成沟道的区域(活性区域)717c；以及分别位于活性区域的两侧的源极接触区域717s和漏极接触区域717d。在该例子中，氧化物半导体层717中的隔着第2绝缘层716与栅极电极715B重叠的部分成为活性区域717c。在氧化物半导体层717上形成有保护绝缘层(蚀刻阻挡层)725。保护绝缘层725具有与氧化物半导体层717的活性区域717c接触并且使源极接触区域717s和漏极接触区域717d分别露出的开口部。第2薄膜晶体管710B还具有在保护绝缘层725的各开口部内分别连接到源极接触区域717s和漏极接触区域717d的源极电极718sB和漏极电极718dB。另外，也可以是在基板711上不设置基底膜712的构成。
薄膜晶体管710A、710B由钝化膜719和平坦化膜720覆盖。在作为像素用TFT发挥功能的第2薄膜晶体管710B中，栅极电极715B连接到栅极总线(未图示)，源极电极718sB连接到源极总线(未图示)，漏极电极718dB连接到像素电极723。在该例子中，漏极电极718dB在形成于钝化膜719和平坦化膜720的开口部内与对应的像素电极723连接。经由源极总线向源极电极718sB供应视频信号，基于来自栅极总线的栅极信号向像素电极723写入需要的电荷。
此外，如图所示，也可以在平坦化膜720上形成有透明导电层721作为共用电极，在透明导电层(共用电极)721与像素电极723之间形成有第3绝缘层722。在该情况下，也可以在像素电极723中设置有狭缝状的开口。这种有源矩阵基板700例如能应用于FFS(FringeFieldSwitching：边缘场开关)模式的显示装置。FFS模式是在其中一个基板上设置一对电极并在与基板面平行的方向(横向)上对液晶分子施加电场的横向电场方式的模式。在该例子中，生成由从像素电极723发出并经过液晶层(未图示)然后经过像素电极723的狭缝状的开口而穿出到共用电极721的电力线表示的电场。该电场相对于液晶层具有横向的成分。其结果是，能将横向的电场施加到液晶层。在横向电场方式中，液晶分子不会从基板立起，因此与纵向电场方式相比有能实现宽视角的优点。
作为本实施方式的第2薄膜晶体管710B，能应用前述的任意一个实施方式中的TFT基板所具有的TFT10。在应用TFT10的情况下，也可以使TFT10中的栅极电极12g、栅极绝缘层13、半导体层14、沟道区域14c、源极区域14s、漏极区域14d、保护绝缘层15、源极和漏极电极16s、16d分别与图50所示的栅极电极715B、第2绝缘层(栅极绝缘层)716、氧化物半导体层717、活性区域717c、源极接触区域717s、漏极接触区域717d、保护绝缘层725、源极和漏极电极718sB、718dB对应。
另外，作为构成图49所示的检查电路770的TFT(检查用TFT)，也可以使用作为氧化物半导体TFT的薄膜晶体管710B。
此外，虽然未图示，但是检查TFT和检查电路例如也可以形成在安装图49所示的驱动器IC750的区域。在该情况下，检查用TFT配置在驱动器IC750与基板711之间。
在图示的例子中，第1薄膜晶体管710A具有在栅极电极715A与基板711(基底膜712)之间配置有结晶质硅半导体层713的顶栅结构。另一方面，第2薄膜晶体管710B具有在氧化物半导体层717与基板711(基底膜712)之间配置有栅极电极715B的底栅结构。通过采用这种结构，在同一基板711上一体地形成2种薄膜晶体管710A、710B时，能更有效地抑制制造工序数、制造成本的增加。
第1薄膜晶体管710A和第2薄膜晶体管710B的TFT结构不限于上述结构。例如，这些薄膜晶体管710A、710B也可以具有相同的TFT结构。例如，第1薄膜晶体管710A也可以是底栅结构。在第1薄膜晶体管710A具有底栅结构的情况下，第1薄膜晶体管10A可以是沟道蚀刻型，也可以是蚀刻阻挡型，另外，也可以是源极电极和漏极电极位于半导体层的下方的底接触型。
作为第2薄膜晶体管710B的栅极绝缘膜的第2绝缘层716也可以延伸设置到形成第1薄膜晶体管710A的区域，并作为覆盖第1薄膜晶体管710A的栅极电极715A和结晶质硅半导体层713的层间绝缘膜发挥功能。在第1薄膜晶体管710A的层间绝缘膜和第2薄膜晶体管710B的栅极绝缘膜像这样形成在同一层(第2绝缘层)716内的情况下，第2绝缘层716也可以具有层叠结构。例如，第2绝缘层716也可以具有包含能供应氢的供氢性的层(例如氮化硅层)和配置在供氢性的层上的能供应氧的供氧性的层(例如氧化硅层)的层叠结构。
第1薄膜晶体管710A的栅极电极715A和第2薄膜晶体管710B的栅极电极715B也可以形成在同一层内。另外，第1薄膜晶体管710A的源极和漏极电极718sA、718dA与第2薄膜晶体管710B的源极和漏极电极718sB、718dB也可以形成在同一层内。“形成在同一层内”是指使用同一膜(导电膜)形成。由此，能抑制制造工序数和制造成本的增加。
工业上的可利用性
根据本发明的实施方式，可提供能抑制由蚀刻阻挡层与栅极电极的对准偏差引起的寄生电容的变动的TFT基板。本发明的实施方式的TFT基板例如适合用作各种显示装置的有源矩阵基板。
附图标记说明
1：基板
10：TFT
12：第1导电层(栅极层)
12a：第1电极部
12g：栅极电极
13：栅极绝缘层
13a：第1绝缘层
13b：第2绝缘层
13bh、13bhA、13bhB：第4开口部
14：半导体层
14c：沟道区域
14d：漏极区域
14s：源极区域
14x：延设部分
15：保护绝缘层(蚀刻阻挡层)
15a：第1开口部
15b：第2开口部
15c、15cA、15cB：第3开口部
15c1、15c1A、15c1B：第1部分
15c2、15c2A、15c2B：第2部分
16：第2导电层(源极层)
16a：第2电极部
16d：漏极电极
16s：源极电极
30、30A、30B：补偿电容部
32、32A、32B：第5区域
33a：第7区域
33b：第10区域
100A～100S、100x～100z、700：TFT基板(有源矩阵基板)。

Claims (17)

1.一种TFT基板，具有：
多个像素，其排列为具有多个行和多个列的矩阵状；
基板；以及
多个TFT，其支撑于上述基板，各自连接到上述多个像素中的任意一个像素，
上述TFT基板的特征在于，具有：
第1导电层，其包含上述多个TFT的栅极电极；
栅极绝缘层，其形成在上述第1导电层上；
半导体层，其形成在上述栅极绝缘层上，包含沟道区域、源极区域以及漏极区域；
保护绝缘层，其包含覆盖上述沟道区域的部分，具有到达上述源极区域的第1开口部和到达上述漏极区域的第2开口部；以及
第2导电层，其形成在上述保护绝缘层上，包含：源极电极，其形成在上述保护绝缘层上和上述第1开口部内，在上述第1开口部内与上述源极区域接触；以及漏极电极，其形成在上述保护绝缘层上和上述第2开口部内，在上述第2开口部内与上述漏极区域接触，
上述多个像素中的每个像素具有补偿电容部，
上述第1导电层还包含第1电极部，上述第1电极部电连接到上述栅极电极，构成上述补偿电容部，
上述第2导电层还包含第2电极部，上述第2电极部电连接到上述漏极电极，与上述第1电极部重叠，构成上述补偿电容部，
上述保护绝缘层还具有第3开口部，上述第3开口部与上述半导体层不重叠，上述第3开口部包含：第1部分，其与上述第1电极部及上述第2电极部重叠；以及第2部分，其沿着从上述第2开口部朝向上述第1开口部的方向与上述第1部分相邻，与上述第1电极部和/或上述第2电极部不重叠。
2.根据权利要求1所述的TFT基板，
上述多个像素包含从上述第2开口部朝向上述第1开口部的方向相互大致相反的第1像素和第2像素。
3.根据权利要求2所述的TFT基板，
上述第1像素和上述第2像素在上述TFT的沟道宽度方向上相互相邻。
4.根据权利要求1至3中的任意一项所述的TFT基板，具有：
多个栅极总线，其各自连接到上述多个TFT中的任意一个TFT，在行方向上延伸；以及
多个源极总线，其各自连接到上述多个TFT中的任意一个TFT，在列方向上延伸，
上述多个像素包含在列方向上相互相邻并且连接到相互不同的上述源极总线的2个像素。
5.根据权利要求4所述的TFT基板，
在列方向上相互相邻的2个像素连接到相互不同的上述源极总线。
6.根据权利要求1至3中的任意一项所述的TFT基板，
上述栅极绝缘层具有第1绝缘层和形成在上述第1绝缘层上的第2绝缘层，
上述第2绝缘层具有侧面与上述第3开口部的侧面对齐的第4开口部。
7.根据权利要求6所述的TFT基板，
上述保护绝缘层和上述第2绝缘层由相同材料形成。
8.根据权利要求1至3中的任意一项所述的TFT基板，
上述半导体层还包含从上述漏极区域横穿上述栅极电极的上述漏极电极侧的边缘延伸设置的延设部分。
9.根据权利要求1至3中的任意一项所述的TFT基板，
在上述第2开口部与上述栅极电极的上述漏极电极侧的边缘之间，上述漏极电极的边缘横穿上述半导体层。
10.根据权利要求1至3中的任意一项所述的TFT基板，
在上述多个像素的每个像素中，
若将上述栅极电极和上述漏极电极这两者重叠，并且与上述半导体层不重叠的区域作为第1区域，
将与上述第1电极部及上述第2电极部重叠而与上述第3开口部不重叠，并且沿着从上述第1开口部朝向上述第2开口部的方向与上述第1部分相邻的区域作为第2区域，
则在上述第2导电层相对于上述第1导电层在上述TFT的沟道长度方向上发生了偏移时，偏移量的每单位长度的上述第1区域的面积的变化大致等于偏移量的每单位长度的上述第2区域的面积的变化。
11.根据权利要求1至3中的任意一项所述的TFT基板，
上述第2开口部和上述第3开口部连续地形成。
12.根据权利要求1至3中的任意一项所述的TFT基板，
上述第3开口部包含分离地形成的多个开口部。
13.根据权利要求1至3中的任意一项所述的TFT基板，
上述半导体层包含氧化物半导体。
14.根据权利要求1至3中的任意一项所述的TFT基板，
上述半导体层包含In-Ga-Zn-O系的半导体。
15.根据权利要求14所述的TFT基板，
上述In-Ga-Zn-O系的半导体包含结晶质部分。
16.根据权利要求1至3中的任意一项所述的TFT基板，
上述半导体层具有层叠结构。
17.一种TFT基板，具有：
多个像素，其排列为具有多个行和多个列的矩阵状；
基板；以及
多个TFT，其支撑于上述基板，各自连接到上述多个像素中的任意一个像素，
上述TFT基板的特征在于，具有：
第1导电层，其包含上述多个TFT的栅极电极；
栅极绝缘层，其形成在上述第1导电层上；
半导体层，其形成在上述栅极绝缘层上，包含沟道区域、源极区域以及漏极区域；
保护绝缘层，其包含覆盖上述沟道区域的部分，具有到达上述源极区域的第1开口部和到达上述漏极区域的第2开口部；以及
第2导电层，其形成在上述保护绝缘层上，包含：源极电极，其形成在上述保护绝缘层上和上述第1开口部内，在上述第1开口部内与上述源极区域接触；以及漏极电极，其形成在上述保护绝缘层上和上述第2开口部内，在上述第2开口部内与上述漏极区域接触，
上述多个像素中的每个像素具有补偿电容部，上述补偿电容部具有上述第1导电层的一部分和上述第2导电层的一部分，
上述补偿电容部形成为，在上述保护绝缘层相对于上述第1导电层在沟道长度方向上发生了偏移时，补偿在上述栅极电极与上述漏极电极之间形成的电容的变化的至少一部分。
CN201780064709.XA 2016-10-19 2017-10-13 Tft基板 Active CN109844912B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-205328 2016-10-19
JP2016205328 2016-10-19
PCT/JP2017/037206 WO2018074361A1 (ja) 2016-10-19 2017-10-13 Ｔｆｔ基板

Publications (2)

Publication Number Publication Date
CN109844912A CN109844912A (zh) 2019-06-04
CN109844912B true CN109844912B (zh) 2021-11-02

Family

ID=62018679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780064709.XA Active CN109844912B (zh) 2016-10-19 2017-10-13 Tft基板

Country Status (3)

Country Link
US (1) US10833197B2 (zh)
CN (1) CN109844912B (zh)
WO (1) WO2018074361A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110727149B (zh) * 2019-11-20 2022-08-23 京东方科技集团股份有限公司 显示基板、制备方法及显示装置
US11257455B2 (en) * 2020-03-22 2022-02-22 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Gate drive circuit and display panel

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101005084A (zh) * 2006-12-27 2007-07-25 友达光电股份有限公司 薄膜晶体管阵列基板及其像素结构
WO2007108181A1 (ja) * 2006-03-15 2007-09-27 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン受像機
CN101552270A (zh) * 2009-05-05 2009-10-07 深圳华映显示科技有限公司 像素结构、薄膜晶体管阵列基板、显示面板以及显示装置
JP2013122580A (ja) * 2011-11-11 2013-06-20 Semiconductor Energy Lab Co Ltd 液晶表示装置、ｅｌ表示装置、及びその作製方法
CN103676384A (zh) * 2013-12-26 2014-03-26 深圳市华星光电技术有限公司 Tft基板及用该tft基板的液晶显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06160908A (ja) 1992-09-04 1994-06-07 Casio Comput Co Ltd 薄膜トランジスタパネル
JPH10260429A (ja) 1997-03-18 1998-09-29 Advanced Display:Kk 薄膜トランジスタ
JP4111785B2 (ja) 2001-09-18 2008-07-02 シャープ株式会社 液晶表示装置
JP4646244B2 (ja) * 2004-12-17 2011-03-09 シャープ株式会社 表示用制御基板およびその製造方法、液晶表示パネル、電子情報機器
KR102386147B1 (ko) * 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
JP5253674B2 (ja) * 2010-08-30 2013-07-31 シャープ株式会社 半導体装置およびその製造方法
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI489191B (zh) * 2012-09-20 2015-06-21 Au Optronics Corp 畫素結構及薄膜電晶體
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007108181A1 (ja) * 2006-03-15 2007-09-27 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン受像機
CN101005084A (zh) * 2006-12-27 2007-07-25 友达光电股份有限公司 薄膜晶体管阵列基板及其像素结构
CN101552270A (zh) * 2009-05-05 2009-10-07 深圳华映显示科技有限公司 像素结构、薄膜晶体管阵列基板、显示面板以及显示装置
JP2013122580A (ja) * 2011-11-11 2013-06-20 Semiconductor Energy Lab Co Ltd 液晶表示装置、ｅｌ表示装置、及びその作製方法
CN103676384A (zh) * 2013-12-26 2014-03-26 深圳市华星光电技术有限公司 Tft基板及用该tft基板的液晶显示面板

Also Published As

Publication number Publication date
WO2018074361A1 (ja) 2018-04-26
US20190245095A1 (en) 2019-08-08
CN109844912A (zh) 2019-06-04
US10833197B2 (en) 2020-11-10

Similar Documents

Publication Publication Date Title
KR102595359B1 (ko) 디스플레이 장치
US9500922B2 (en) Array substrate, liquid crystal display panel and display device
US9817283B2 (en) Liquid crystal display
US9653494B2 (en) Array substrate, display panel and display apparatus
US9470946B2 (en) TFT-LCD array substrate pixel electrode connected to first and second capacitors
US9312288B2 (en) Thin film transistor array panel with overlapping floating electrodes and pixel electrodes
US9553196B2 (en) Multi-gate thin film transistor, array substrate and display device
CN101868756A (zh) 有源矩阵基板和液晶显示装置
CN105765729A (zh) 半导体装置
US20210333608A1 (en) Array substrate and manufacturing method thereof, display device
CN109844912B (zh) Tft基板
US10971523B2 (en) Pixel array and fabrication method thereof
US10928694B2 (en) Active matrix substrate and liquid crystal display device
CN100559607C (zh) 有源矩阵型有机电致发光设备和用于制造该设备的方法
US10991326B2 (en) Liquid crystal display panel and correction method therefor
US10777587B2 (en) Active matrix substrate and display device provided with active matrix substrate
CN110268316B (zh) 有源矩阵基板和液晶显示装置
CN107065324B (zh) 像素结构
US20200004073A1 (en) Liquid crystal display device
CN102208411A (zh) 半导体装置、发光装置和电子设备
US20130106679A1 (en) Lcd panel and method of manufacturing the same
KR20170079523A (ko) 유기 발광 표시 장치
JP2007264656A (ja) アクティブマトリクス型表示装置
JP2003280032A (ja) 液晶表示装置
KR20030058218A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant