CN109087922A - 阵列基板及其制作方法、显示面板 - Google Patents

阵列基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN109087922A
CN109087922A CN201811093705.7A CN201811093705A CN109087922A CN 109087922 A CN109087922 A CN 109087922A CN 201811093705 A CN201811093705 A CN 201811093705A CN 109087922 A CN109087922 A CN 109087922A
Authority
CN
China
Prior art keywords
conductive layer
signal line
signal
connecting portion
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811093705.7A
Other languages
English (en)
Other versions
CN109087922B (zh
Inventor
任兴凤
李明敬
余明健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811093705.7A priority Critical patent/CN109087922B/zh
Publication of CN109087922A publication Critical patent/CN109087922A/zh
Priority to US16/396,025 priority patent/US11380713B2/en
Application granted granted Critical
Publication of CN109087922B publication Critical patent/CN109087922B/zh
Priority to US17/804,210 priority patent/US20220293637A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种阵列基板及其制造方法、显示面板，该阵列基板包括衬底基板以及依次层叠设置在所述衬底基板上的第一导电层、第一绝缘层、第二导电层和第三导电层，所述第一绝缘层将所述第一导电层与所述第二导电层绝缘，所述第一导电层包括第一信号线，所述第二导电层包括彼此间隔的第二信号线和第一连接部，所述第三导电层包括第二连接部；所述第一连接部通过所述第一绝缘层中的第一过孔与所述第一信号线电连接；所述第二连接部分别与所述第一连接部以及所述第二信号线连接从而形成将所述第一信号线与所述第二信号线电连接的连接结构。该阵列基板允许在该第二信号线形成后对第二信号线进行检测以及修复，从而提高产品良率、降低生产成本。

Description

阵列基板及其制作方法、显示面板
技术领域
本公开实施例涉及一种阵列基板及其制作方法、显示面板。
背景技术
在显示领域，有机发光二极管(OLED)显示面板具有自发光、对比度高、能耗低、视角广、响应速度快、可用于挠曲性面板、使用温度范围广、制造简单等特点，具有广阔的发展前景。如何优化显示面板的制作工艺是本领域关注的问题。
发明内容
本公开至少一个实施例一种阵列基板，包括衬底基板以及依次层叠设置在所述衬底基板上的第一导电层、第一绝缘层、第二导电层和第三导电层，所述第一绝缘层将所述第一导电层与所述第二导电层绝缘，所述第一导电层包括第一信号线，所述第二导电层包括彼此间隔的第二信号线和第一连接部，所述第三导电层包括第二连接部；所述第一连接部通过所述第一绝缘层中的第一过孔与所述第一信号线电连接；所述第二连接部分别与所述第一连接部以及所述第二信号线连接从而形成将所述第一信号线与所述第二信号线电连接的连接结构。
在一个示例中，所述阵列基板还包括设置于所述第二导电层和所述第三导电层之间的第二绝缘层，所述第二连接部分别通过所述第二绝缘层中的第二过孔和第三过孔与所述第一连接部和所述第二信号线电连接。
在一个示例中，所述第一信号线和所述第二信号线为第一电源线或公共电极线。
在一个示例中，所述第一连接部包括两个子连接部，所述两个子连接部分别设置于所述第二信号线的两侧。
在一个示例中，所述第一导电层包括沿第一方向延伸的多条第一信号线，所述第二导电层包括沿第二方向延伸的多条第二信号线；所述多条第一信号线和所述多条第二信号线在垂直于所述衬底基板的方向上彼此交叠，在每个交叠处提供有所述连接结构；所述第二方向和所述第一方向交叉。
在一个示例中，所述阵列基板还包括沿所述第一方向和所述第二方向排列为多行多列的多个子像素，所述第一导电层还包括沿第一方向延伸的多条扫描线，所述多条扫描线分别为所述多行子像素提供扫描信号。
在一个示例中，所述阵列基板还包括沿所述第一方向和所述第二方向排列为多行多列的多个子像素，所述第二导电层还包括沿第二方向延伸的多条数据线，所述多条数据线分别为所述多列子像素提供数据信号。
在一个示例中，每个所述子像素包括像素电极，所述第三导电层包括所述像素电极。
本公开至少一个实施例还一种阵列基板的制作方法，包括：在衬底基板上形成第一导电层，所述第一导电层包括第一信号线；在第一导电层上形成第一绝缘层并在所述第一绝缘层中形成第一过孔；在所述第一绝缘层上形成第二导电层，所述第二导电层包括彼此间隔的第二信号线和第一连接部，所述第一连接部通过所述第一过孔与所述第一信号线电连接；在所述第二导电层上形成第三导电层，所述第三导电层包括第二连接部，所述第二连接部分别与所述第一连接部和所述第二信号线电连接从而形成将所述第一信号线与所述第二信号线电连接的连接结构。
在一个示例中，所述制作方法还包括：在所述第二导电层上形成第二绝缘层并在所述第二绝缘层中形成第二过孔和第三过孔，所述第二连接部分别通过所述第二绝缘层中的第二过孔和第三过孔与所述第一连接部和所述第二信号线电连接。
在一个示例中，所述制作方法还包括：在形成所述第二导电层之后、形成所述第三导电层之前，以电气检测方式检测所述第二信号线是否存在异常；若所述第二信号线存在异常，对所述第二信号线进行修复。
在一个示例中，检测所述第二信号线是否存在异常包括：在所述第二信号线的一端输入信号；在所述第二信号线的另一端检测输出信号；若所述输出信号小于预定值，则表示所述第二信号线存在异常。
在一个示例中，所述第一导电层包括沿第一方向延伸的多条第一信号线，所述第二导电层包括沿第二方向延伸的多条第二信号线；所述多条第一信号线和所述多条第二信号线在垂直于所述阵列基板的方向上彼此交叠，在每个交叠处形成所述连接结构；所述第二方向和所述第一方向交叉。
在一个示例中，所述制作方法还包括形成沿所述第一方向和所述第二方向排列为多行多列的多个子像素，所述第一导电层还包括沿第一方向延伸的多条扫描线，所述多条扫描线分别为所述多行子像素提供扫描信号。
在一个示例中，所述制作方法还包括形成沿所述第一方向和所述第二方向排列为多行多列的多个子像素，每个所述子像素包括像素电极，所述像素电极与所述第二连接部同层形成于所述第三导电层中。
本公开至少一个实施例一种显示面板，该显示面板包括上述任一的阵列基板。
本公开实施例提供的阵列基板通过设置彼此连接的第一连接部和第二连接部，以及设置该第一连接部和第二连接部分别与第一信号线和第二信号线电连接，解决了因第二信号线与第一信号线互连而无法对第二信号线进行及时检测的问题，允许在制造过程中、在第二信号线形成后对第二信号线进行检测及修复，从而提高了产品的良率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，并非对本发明的限制。
图1A一种OLED像素电路图；图1B为一种OLED显示面板的阵列基板的平面示意图。
图2为本公开一实施例提供的阵列基板的平面示意图。
图3为图2的局部放大示意图中沿剖面线I-I’的剖视图。
图4为图2中沿剖面线II-II’的部分剖视图。
图5是本公开一实施例提供的阵列基板的制作方法的流程图。
图6A-6E为本公开实施例提供的阵列基板的制作方法的步骤示意图。
图7为本公开实施例提供的显示面板的示意图。
具体实施方式
下面将结合附图，对本发明实施例中的技术方案进行清楚、完整地描述参考在附图中示出并在以下描述中详述的非限制性示例实施例，更加全面地说明本发明的示例实施例和它们的多种特征及有利细节。应注意的是，图中示出的特征不是必须按照比例绘制。本发明省略了已知材料、组件和工艺技术的描述，从而不使本发明的示例实施例模糊。所给出的示例仅旨在有利于理解本发明示例实施例的实施，以及进一步使本领域技术人员能够实施示例实施例。因而，这些示例不应被理解为对本发明的实施例的范围的限制。
除非另外特别定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。此外，在本发明各个实施例中，相同或类似的参考标号表示相同或类似的构件。
OLED显示面板通常包括按阵列排列的多个子像素，每个子像素包括像素电路和OLED发光元件，像素电路可基于接收数据信号和扫描信号在预定时刻驱动OLED发出预定强度的光。
图1A示出了一种具有检测功能的用于OLED显示面板的3T1C像素电路，包括驱动晶体管T1、开关晶体管T2、检测晶体管T3和存储电容Cst。开关晶体管T2的栅极连接第一扫描线(栅线)以接收第一扫描信号Scan1，漏极连接到数据线以接收数据信号Vdata，源极连接到驱动晶体管T2的栅极；驱动晶体管T1的漏极连接到第一电源线以接收第一电源电压Vdd(高电压)，源极连接到OLED的正极端；存储电容Cst的第一电极连接到开关晶体管T2的源极以及驱动晶体管T2的栅极，第二电极连接到驱动晶体管T1的源极以及OLED的正极端；OLED的负极连接到第二电源电源线以接收第二电源电压(低电压)，例如接地；检测晶体管T3的栅极连接到第二扫描线以接收第二扫描信号Scan2，源极连接到OLED的正极端，漏极连接检测线以接收检测信号Vsen。该像素电路的一种工作过程包括：在写入阶段，第一扫描信号SCN1和第二扫描信号SCN2均为开启信号，数据信号Vdata经开关晶体管T2传输至驱动晶体管T1的栅极以及存储电容Cst的第一电极，检测信号Vsen经检测晶体管T3传输至驱动晶体管T1的源极以及存储电容Cst的第二电极，在第一电源电压VDD的作用下，驱动晶体管T1中产生驱动电流并将第一电容C1的第二电极充电至电压Vdata-Vth，其中，Vth为驱动晶体管T1的阈值电压。此时，驱动晶体管T1由开启状态转为截止状态；在检测阶段，第一扫描信号SCN1和第二扫描信号SCN2均为开启信号，利通过检测线对驱动晶体管T1的源极(也即存储电容Cst的第二电极)上的饱和电压Vdata-Vth进行采样，从而得到驱动晶体管T1的阈值电压。
在OLED显示面板的制作中，为了降低导线的电阻从而降低导线上的电压降以在整个显示面板内均匀地提供电源电压，可以形成网状结构的电源电压(例如VDD)线，这通常通过在两层导电层中分别形成横向和纵向的电源线，然后将它们在多个交叉位置彼此电连接形成网状结构。在这个过程之后，还需要对各导电层中的信号线进行检测和修复。
图1B为一种OLED显示面板的阵列基板的平面示意图，图中示意性地示出了该OLED显示面板中电源线VDD的分布示意图，图中用标注有R、G、B、W的方块示意性地示出了子像素，但并不代表子像素在面板中的实际位置。如图1B所示，先形成包括横向延伸的栅线(GO/GE)和栅极层电源线(VDD_G)的栅极金属层，对该栅极金属层中的信号线进行检测和修复后在该栅极金属层上形成绝缘层，再在该绝缘层上形成包括纵向延伸的数据线(如图所示用于R、G、B子像素的数据线)、检测线SEN和源漏层电源线(VDD_SD)的源漏金属层，并且该源漏层电源线通过该绝缘层中的过孔与栅极层电源线在交叉位置电连接(如图所示圆点处)，从而形成网状的电源线；然后，对该源漏金属层中的各种信号线进行检测和修复。例如，可以通过比较在各种信号线上分别输入的输入信号A0和分别得到的输出信号A1的大小来判断信号线上是否存在异常。例如，如果信号线上存在短路异常(例如如图所示三角形处)，那么输入信号会经由短路路径疏散，从而检测到的输出信号A1会显著小于输入信号A0，由此可以判断信号线上存在异常并进行相应修复。例如，图1B中虚线框内为面板区，虚线框外为检测区，用于形成检测线路；在面板制作完成后可将虚线框外的检测区通过机械切割、激光切割等方式去除。
发明人发现，对于图1B所示的结构的显示面板的阵列基板的制作过程中，由于在形成源漏层电源线(VDD_SD)后，源漏层电源线已经处于与栅极层电源线(VDD_G)短路的状态，因而施加于源漏层电源线的信号A0会经由栅极层电源线疏散，所以无法通过检测输出信号A1的大小来判断源漏层电源线上是否存在短路或断路等异常。这导致无法在面板制作过程中对源漏层电源线的异常进行及时检测与修复。这大大影响了产品的良率、提高了产品的制作成本。
图2为本公开至少一个实施例提供的一种阵列基板的平面示意图。如图所示，阵列基板10包括沿第一方向D1和第二方向D2排列为多行多列的多个子像素，即包括子像素阵列，第一方向D1和第二方向D2交叉。每m个子像素构成一个像素单元100，该m个子像素例如分别发出不同颜色(基础色)光，从而实现彩色显示，例如m＝2、3或4。例如，如图所示，一个像素单元100包括四个子像素，四个子像素分别发出红光(R)、绿光(G)、蓝光(B)和白光(W)。在另一个示例中，又如一个像素单元100包括三个子像素，三个子像素分别发出红光(R)、绿光(G)和蓝光(B)。
阵列基板10还包括沿第一方向D1延伸的多条第一信号线110和沿第二方向D2延伸的多条第二信号线120。多条第一信号线110和多条第二信号线120在垂直于衬底基板101的方向上彼此交叠，在每一个交叠处第一信号线110和第二信号线120提供有连接结构200使得第一信号线110和第二信号线120彼此电连接，从而形成网状交织的导电结构。例如，第一信号线110和第二信号线120分别为位于不同层中的电源线，它们彼此电连接从而形成网状交织的导电结构。
图2的左边示出了该连接结构200的放大示意图，图3为图2的局部放大示意图中沿剖面线I-I’的剖视图。如图2和图3所示，第一导电层102、第一绝缘层103、第二导电层104和第三导电层105依次层叠设置在衬底基板101上，第一绝缘层103将第一导电层102与第二导电层104间隔、绝缘。第一导电层102包括第一信号线110；第二导电层104包括彼此间隔的第二信号线120和至少一个第一连接部121；第三导电层105包括第二连接部122。第一连接部121通过第一绝缘层103中的第一过孔141与第一信号线110电连接；第二连接部122分别与第一连接部121以及第二信号线120电连接从而形成将第一信号线110与第二信号线120电连接的连接结构200。
例如，如图3所示，阵列基板10还包括设置于第二导电层104和第三导电层105之间的第二绝缘层106，第二连接部122分别通过第二绝缘层106中的第二过孔142和第三过孔143与第一连接部121和第二信号线120电连接。
例如，在另一个示例中，第二连接部122也可以通过直接接触连接(搭接)的方式与第一连接部121以及第二信号线120电连接，此时第二连接部122与第二导电层104之间没有设置绝缘层。
例如，如图2和图3所示，第一连接部121包括两个子连接部1210，两个子连接部1210分别设置于第二信号线120的两侧。例如，两个子连接部1210相对于第二信号线120对称设置。
在一个示例中，阵列基板10为有机发光二极管(OLED)阵列基板，用于OLED显示面板。在该阵列基板10中，第一信号线110和第二信号线120例如为提电源电压的信号线，例如为给子像素提供高电源电压(VDD)的电源线，或者提供低公共电压(VSS)的电源线。
在一个示例中，阵列基板10也可以是应用于液晶显示面板的阵列基板，第一信号线110和第二信号线120例如为给子像素提供公共电压(Vcom)的公共电极线。本公开实施例对阵列基板10的应用不作限制。
例如，在第一方向D1上，可以每间隔一列或多列像素单元100设置一条第二信号线120。例如，如图所示，每相邻的两个像素单元100之间设置有一条第二信号线120。
例如，如图所示，在第二方向D2上，可以每间隔两行子像素设置一条第一信号线110，与每条第一信号线110相邻的两行像素单元可以均连接至该第一信号线110以共用该第一信号线。
例如，第一导电层102还包括沿第一方向D1延伸的多条扫描线111，与多行像素单元100一一对应连接以为该多行子像素提供扫描信号。在该示例中，第一信号线110与扫描线111同层设置。
例如，第二导电层104还包括沿第二方向D2延伸的多条数据线112，与多列子像素一一对应连接以为该多列子像素提供数据信号。在该示例中，第二信号线120与数据线112同层设置。
例如，在阵列基板10为有机发光二极管(OLED)阵列基板的情形，阵列基板10还可以进一步包括检测线113等。
例如，每个子像素包括像素电极，第三导电层还包括该像素电极。在该示例中，第二连接部122与该像素电极同层设置。
需要说明的是，本公开中的“同层设置”是指多个结构由形成在衬底基板上的同一材料层并经同一或不同构图工艺形成的。
例如，衬底基板101可以是无机衬底(如玻璃、石英、蓝宝石、硅片等)或者有机柔性衬底(如聚酰亚胺(PI)、聚乙烯对苯二甲酸乙二醇酯(PET)、聚碳酸酯、聚乙烯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜等)，本实施例包括但不限于此。
例如，第一绝缘层103和第二绝缘层106可以包括无机绝缘材料，例如氧化硅、氮化硅、氮氧化硅等硅的氧化物、硅的氮化物或硅的氮氧化物，或者氧化铝、氮化钛等包括金属元素的绝缘材料。又例如，该第一绝缘层103和第二绝缘层106也可以包括丙烯酸、聚甲基丙烯酸甲酯(PMMA)等有机绝缘材料。
例如，第一绝缘层103和第二绝缘层106可以是单层结构也可以为包括多层绝缘材料层的多层结构，本公开实施例对第一绝缘层103和第二绝缘层106的材料以及结构不作限制。
例如，第一导电层102、第二导电层104和第三导电层105的材料包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钨(W)以及以上金属组合而成的合金材料；或者导电金属氧化物材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锌铝(AZO)等。
图4为根据本公开至少一个实施例的阵列基板的部分剖视图。以下以阵列基板10为OLED显示面板的阵列基板为例并结合图4具体说明上述连接结构200与子像素的结构关系。
每个子像素包括发光元件OLED以及驱动该OLED发光的像素电路。例如，该像素电路可以包括常规的2T1C、3T1C或进一步包括补偿功能、复位功能等的OLED像素电路等，本公开的实施例对此不作限制。
图4示出了图2中的阵列基板10沿剖面线II-II’的剖视图。为了清楚起见，该剖视图中仅示出了发光元件160以及与该发光元件直接连接的薄膜晶体管150。该薄膜晶体管150例如为驱动该发光元件160发光的驱动晶体管，也可以为控制驱动发光元件160发光的电流是否流过的发光控制晶体管等，本公开实施例对此不作限制。
如图4所示，发光元件160包括第一电极161、发光层162和第二电极163。这里第一电极161为像素电极，而第二电极163为公共电极。第一电极161和第二电极163之一为阳极，另一个为阴极。例如，在至少一个示例中，发光元件160除了发光层162之外还可以包括空穴注入层、空穴传输层、电子注入层、电子传输层等至少之一。
薄膜晶体管150包括栅极151、有源层152、源极153和漏极154。本公开的实施例对于薄膜晶体管150的类型、材料、结构不作限制，例如其可以为顶栅型、底栅型等，薄膜晶体管150的有源层可以为非晶硅、多晶硅(例如低温多晶硅或高温多晶硅)、氧化物半导体(例如IGZO)等，且薄膜晶体管150可以为N型或P型。
例如，发光元件160可以为顶发射、底发射或双面发射结构。例如，发光元件160为顶发射结构，第一电极161具有反射性而第二电极163具有透射性或半透射性，例如第一电极161为氧化铟锡(ITO)等透明导电氧化物材料。例如，第一电极161为高功函数的材料以充当阳极，例如为ITO/Ag/ITO叠层结构；第二电极163为低功函数的材料以充当阴极，例如为半透射的金属或金属合金材料，例如为Ag/Mg合金材料。
如图4所示，第一信号线110与薄膜晶体管150的栅极151同层设置，第二信号线120、第一连接部121与薄膜晶体管150的源漏电极层(153/154)同层设置，第二连接部122与发光元件160的第一电极161同层设置。
例如，薄膜晶体管150的栅极151与源漏电极层(153/154)之间的绝缘层充当第一绝缘层103，例如第一绝缘层103为双层结构的层间介质层。
例如，第二绝缘层106充当阵列基板10的平坦化层。发光元件160的第一电极161通过该平坦化层中的第四过孔144与薄膜晶体管的源极或漏极电连接。
在第二绝缘层106、第三导电层105之上设置有像素界定层170，像素界定层170在对应于第一电极161的位置形成开口以至少部分暴露出第一电极161，在该开口中形成发光层162。在发光层162以及像素界定上形成第二电极163。如图4所示，该第二电极163延伸到第二连接部122所在的区域，但这不是必须的；在另一个示例中，该第二电极163可以暴露第二连接部122。
在该第二电极163之上设置有保护层180。保护层180例如为无机保护层或有机保护层，或无机保护层和有机保护层的叠层。此外，保护层180中还可以包括还原性材料和/或吸湿性材料，以避免氧/水汽对发光元件160的不利影响。
本公开至少一个实施例提供的阵列基板设置彼此连接的第一连接部和第二连接部，以及设置该第一连接部和第二连接部分别与第一信号线和第二信号线电连接，因此既实现了第一信号线和第二信号线的互连，又避免了第一信号线和第二信号线直接短路连接，从而允许制造过程中，在第二信号线形成后对第二信号线进行及时的检测以及及时的修复，从而使得产品的良率得以提高。
本公开至少一个实施例还提供上述阵列基板的制作方法。图5为本公开实施例提供的阵列基板的制作方法的流程图；图6A-6E为本公开实施例提供的阵列基板的制作方法的步骤示意图。该制作方法至少包括以下步骤S51-S54。
步骤S51：如图6A所示，在衬底基板101上形成第一导电层102，第一导电层包括第一信号线110。
例如，衬底基板101可以是无机衬底(如玻璃、石英、蓝宝石、硅片等)或者有机柔性衬底(如聚酰亚胺(PI)、聚乙烯对苯二甲酸乙二醇酯(PET)、聚碳酸酯、聚乙烯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜等)，本公开实施例包括但不限于此。
例如，形成第一导电层102包括形成第一导电材料层并对该第一导电材料层进行构图工艺从而形成包括第一信号线110的第一导电层102。在形成第一信号线110过程中可以形成栅线或用于子像素的薄膜晶体管的栅极等其他导电结构。
例如，该第一导电材料层的材料包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钨(W)以及以上金属组合而成的合金材料；或者导电金属氧化物材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锌铝(AZO)等。
例如，可以通过溅射、物理气相淀积、化学气相淀积等工艺形成该第一导电材料层。
例如，该构图工艺可以采用常规的光刻工艺，包括光刻胶的涂布、曝光、显影、刻蚀、光刻胶的剥离等步骤，这里不再赘述。
步骤S52：如图6B所示，在第一导电层102上形成第一绝缘层103并在第一绝缘层103中形成第一过孔141。
例如，第一绝缘层103可以包括无机绝缘材料，例如氧化硅、氮化硅、氮氧化硅等，或者氧化铝、氮化钛等包括金属元素的绝缘材料。又例如，该第一绝缘层103也可以包括丙烯酸、聚甲基丙烯酸甲酯(PMMA)等有机绝缘材料。
例如，第一绝缘层103可以是单层结构也可以为包括多层绝缘材料层的多层结构，本公开实施例对此不作限制。
步骤S53：如图6C所示，在第一绝缘层103上形成第二导电层104，第二导电层104包括彼此间隔的第二信号线120和第一连接部121，第一连接部121通过第一过孔141与第一信号线110电连接。
例如，该第二导电层104的形成过程可以参照上述第一导电层102的形成过程，此处不再赘述。在形成第二信号线120和第一连接部121过程中可以形成数据线、检测线或用于子像素的薄膜晶体管的源极、漏极等其他导电结构。
例如，第一连接部121包括两个子连接部1210，两个子连接部1210分别设置于第二信号线120的两侧。例如，两个子连接部1210相对于第二信号线120对称设置。
步骤S54：在第二导电层104上形成第三导电层105，第三导电层105包括第二连接部122，第二连接部122分别与第一连接部121和第二信号线120电连接从而形成将第一信号线110与第二信号线120电连接的连接结构200。
例如，如图6D所示，该制作方法的一个具体示例中，在第二导电层104上形成第二绝缘层106并在第二绝缘层106中形成第二过孔142和第三过孔143，第二连接部122分别通过第二绝缘层106中的第二过孔142和第三过孔143与第一连接部121和第二信号线120电连接。在形成第三导电层105的过程中可以形成用于子像素的像素电极等其他导电结构。
例如，如图6E所示，该制作方法的另一个具体示例中，第二连接部122也可以直接形成于第二导电层104上与第一连接部121以及第二信号线120直接接触电连接(搭接)，此时第三导电层105与第二导电层104之间没有形成绝缘层。
在上述实施例的方法中，在形成第二导电层104后、形成第三导电层105前，由于第二信号线120与第一信号线110处于绝缘状态，因此允许对第二信号线进行及时的检测以及及时的修复，因此可以提高产品良率、降低生产成本。
例如，该阵列基板的制作方法还包括：在形成第二导电层104之后、形成第三导电层105之前，以电气检测方式检测第二信号线120是否存在异常；若第二信号线120存在异常，对第二信号线120进行修复。
例如，检测第二信号线120是否存在异常包括：在第二信号线120的一端输入信号；在第二信号线120的另一端检测输出信号；若该输出信号小于预定值，则表示第二信号线120存在异常。
由于第二信号线120此时并未与第一信号线110形成连接，因此，如果第二信号线120中并未存在短路或者断路等异常，那么检测到的第二信号线120上的输出信号强度与输入信号强度应该几近相当；而如果第二信号线120中存在异常，该输出信号强度应显著低于输入信号强度，例如低于该输入信号强度的十分之一。例如，如果第二信号线120中存在短路异常，那么信号会通过短路途径疏散，检测到的输出信号会显著低于信号输入强度；如果第二信号线20中存在断路异常，那么信号传输受阻，几乎检测不到有输出信号。
例如，使用第一检测电极与第二信号线120的一端形成第一电容，并向该第一检测电极输入信号；使用第二检测电极与第二信号线120的另一端形成第二电容，并检测所该第二检测电极上的输出信号。
例如，该输入信号为高频电压脉冲信号，其频率例如高于3MHz。
例如，第一导电层102包括沿第一方向D1延伸的多条第一信号线110，第二导电层104包括沿第二方向D2延伸的多条第二信号线120；多条第一信号线110和多条第二信号线120在垂直于阵列基板110的方向上彼此交叠，在每个交叠处形成上述连接结构，从而使第一信号线110与第二信号线120彼此互连形成网状的导电结构。
例如，上述制作步骤可以与阵列基板中的其它结构同步形成，从而节省工艺。例如，请一并参照图2和图4，第一信号线110可以与扫描线111经同一淀积工艺并由同一构图工艺形成；第二信号线120及第一连接部121可以与源漏电极层(153/154)经同一淀积工艺并由同一构图工艺形成。
例如，第二连接部122可以与子像素的像素电极(例如图4中的第一电极161)经同一淀积工艺并由同一构图工艺形成，也即该像素电极形成于第三导电层105中。
例如，第一过孔141可以与源漏接触孔在一道构图工艺中形成，第二过孔142、第三过孔143可以和该第四过孔144可以在一道构图工艺中形成。
继续参阅图4，在形成了第三导电层105之后，可以继续在第三导电层105之上形成像素界定层170、保护层180等。
所得到的阵列基板可以与例如盖板、彩膜基板的对置基板结合以形成显示面板，之后还可以进行切割工艺以去除检测区等在制备过程中的辅助区域。
本公开实施例提供的阵列基板，设置彼此连接的第一连接部和第二连接部，又设置该第一连接部和第二连接部分别与第一信号线和第二信号线电连接，因此既实现了第一信号线和第二信号线的互连，又避免了第一信号线和第二信号线直接短路连接，从而允许在第二信号线形成后对第二信号线进行及时的检测以及及时的修复，从而提高产品良率、降低生产成本。此外，该第一连接部、第二连接部以及第一过孔、第二过孔和第三过孔均可与阵列基板中原有的结构一道形成，无需增加额外的工艺步骤，便于操作实施。
如图7所示，本公开实施例还提供一种显示面板300，该显示面板300包括上述阵列基板10。例如，该显示面板为OLED显示面板，相应地其包括的阵列基板为OLED阵列基板，子像素包括的发光元件为OLED。例如，该显示面板还包括设置于阵列基板10上的封装层301和盖板302，该封装层301配置为对发光元件160进行密封以防止外界的湿气和氧向该发光元件及像素电路的渗透而造成对器件的损坏。例如，封装层301包括有机薄膜或者包括有机薄膜及无机薄膜交替层叠的结构。例如，该封装层301与阵列基板10之间还可以设置吸水层(未示出)，配置为吸收发光元件160在前期制作工艺中残余的水汽或者溶胶。盖板302例如为玻璃盖板。例如，盖板302和封装层301可以为一体的结构。
在另一个示例中，显示面板300为液晶显示面板，该显示面板300还包括与该阵列基板对置的彩膜基板以及设置于该阵列基板与彩膜基板之间的液晶层。
本公开实施例还提供一种显示装置，包括上述阵列基板或显示面板。该显示装置例如可以为液晶显示装置、OLED显示装置或电子纸、数码相框、手机、平板电脑、显示器、笔记本电脑、导航仪等具有任何显示功能的产品或者部件。
虽然上文中已经用一般性说明及具体实施方式，对本发明作了详尽的描述，但在本公开实施例基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本公开精神的基础上所做的这些修改或改进，均属于本公开要求保护的范围。

Claims (15)

1.一种阵列基板，包括衬底基板以及依次层叠设置在所述衬底基板上的第一导电层、第一绝缘层、第二导电层和第三导电层，
其中，所述第一绝缘层将所述第一导电层与所述第二导电层绝缘，所述第一导电层包括第一信号线，所述第二导电层包括彼此间隔的第二信号线和第一连接部，所述第三导电层包括第二连接部；
所述第一连接部通过所述第一绝缘层中的第一过孔与所述第一信号线电连接；
所述第二连接部分别与所述第一连接部以及所述第二信号线连接从而形成将所述第一信号线与所述第二信号线电连接的连接结构。
2.如权利要求1所述的阵列基板，还包括设置于所述第二导电层和所述第三导电层之间的第二绝缘层，
其中，所述第二连接部分别通过所述第二绝缘层中的第二过孔和第三过孔与所述第一连接部和所述第二信号线电连接。
3.如权利要求1所述的阵列基板，其中，所述第一信号线和所述第二信号线为第一电源线或公共电极线。
4.如权利要求1所述的阵列基板，其中，所述第一连接部包括两个子连接部，所述两个子连接部分别设置于所述第二信号线的两侧。
5.如权利要求1-4任一所述的阵列基板，其中，所述第一导电层包括沿第一方向延伸的多条第一信号线，所述第二导电层包括沿第二方向延伸的多条第二信号线；
所述多条第一信号线和所述多条第二信号线在垂直于所述衬底基板的方向上彼此交叠，在每个交叠处提供有所述连接结构；
所述第二方向和所述第一方向交叉。
6.如权利要求5所述的阵列基板，还包括沿所述第一方向和所述第二方向排列为多行多列的多个子像素，
其中，所述第一导电层还包括沿第一方向延伸的多条扫描线，所述多条扫描线分别为所述多行子像素提供扫描信号。
7.如权利要求5所述的阵列基板，还包括沿所述第一方向和所述第二方向排列为多行多列的多个子像素，
其中，所述第二导电层还包括沿第二方向延伸的多条数据线，所述多条数据线分别为所述多列子像素提供数据信号。
8.如权利要求6所述的阵列基板，其中，每个所述子像素包括像素电极，所述第三导电层包括所述像素电极。
9.一种阵列基板的制作方法，包括：
在衬底基板上形成第一导电层，所述第一导电层包括第一信号线；
在第一导电层上形成第一绝缘层并在所述第一绝缘层中形成第一过孔；
在所述第一绝缘层上形成第二导电层，所述第二导电层包括彼此间隔的第二信号线和第一连接部，所述第一连接部通过所述第一过孔与所述第一信号线电连接；
在所述第二导电层上形成第三导电层，所述第三导电层包括第二连接部，所述第二连接部分别与所述第一连接部和所述第二信号线电连接从而形成将所述第一信号线与所述第二信号线电连接的连接结构。
10.如权利要求9所述的制作方法，还包括：在所述第二导电层上形成第二绝缘层并在所述第二绝缘层中形成第二过孔和第三过孔，
其中，所述第二连接部分别通过所述第二绝缘层中的第二过孔和第三过孔与所述第一连接部和所述第二信号线电连接。
11.如权利要求9所述的制作方法，还包括：在形成所述第二导电层之后、形成所述第三导电层之前，以电气检测方式检测所述第二信号线是否存在异常；
若所述第二信号线存在异常，对所述第二信号线进行修复。
12.如权利要求11所述的制作方法，其中，检测所述第二信号线是否存在异常包括：
在所述第二信号线的一端输入信号；
在所述第二信号线的另一端检测输出信号；
若所述输出信号小于预定值，则表示所述第二信号线存在异常。
13.如权利要求9-12任一所述的制作方法，其中，所述第一导电层包括沿第一方向延伸的多条第一信号线，所述第二导电层包括沿第二方向延伸的多条第二信号线；
所述多条第一信号线和所述多条第二信号线在垂直于所述阵列基板的方向上彼此交叠，在每个交叠处形成所述连接结构；
所述第二方向和所述第一方向交叉。
14.如权利要求13所述的制作方法，还包括形成沿所述第一方向和所述第二方向排列为多行多列的多个子像素，每个所述子像素包括像素电极，所述像素电极与所述第二连接部同层形成于所述第三导电层中。
15.一种显示面板，包括根据权利要求1-8任一所述的阵列基板。
CN201811093705.7A 2018-09-19 2018-09-19 阵列基板及其制作方法、显示面板 Active CN109087922B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811093705.7A CN109087922B (zh) 2018-09-19 2018-09-19 阵列基板及其制作方法、显示面板
US16/396,025 US11380713B2 (en) 2018-09-19 2019-04-26 Array substrate and manufacturing method thereof, display panel
US17/804,210 US20220293637A1 (en) 2018-09-19 2022-05-26 Array substrate and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811093705.7A CN109087922B (zh) 2018-09-19 2018-09-19 阵列基板及其制作方法、显示面板

Publications (2)

Publication Number Publication Date
CN109087922A true CN109087922A (zh) 2018-12-25
CN109087922B CN109087922B (zh) 2020-09-29

Family

ID=64841782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811093705.7A Active CN109087922B (zh) 2018-09-19 2018-09-19 阵列基板及其制作方法、显示面板

Country Status (2)

Country Link
US (2) US11380713B2 (zh)
CN (1) CN109087922B (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109559667A (zh) * 2019-01-04 2019-04-02 京东方科技集团股份有限公司 一种阵列基板、其测试方法及显示面板、显示装置
CN111292660A (zh) * 2020-02-12 2020-06-16 合肥鑫晟光电科技有限公司 Oled驱动背板、其检测方法及显示装置
CN111403372A (zh) * 2020-03-31 2020-07-10 湖北长江新型显示产业创新中心有限公司 Micro LED显示面板及其制备方法、显示装置
CN111599826A (zh) * 2020-06-29 2020-08-28 武汉华星光电技术有限公司 阵列基板及显示面板
CN111667767A (zh) * 2020-06-29 2020-09-15 武汉华星光电技术有限公司 阵列基板及显示面板
CN111781770A (zh) * 2020-07-10 2020-10-16 Tcl华星光电技术有限公司 一种阵列基板及其制作方法
CN112310035A (zh) * 2020-07-31 2021-02-02 比特大陆科技有限公司 封装基板和芯板
CN112530301A (zh) * 2020-12-02 2021-03-19 湖北长江新型显示产业创新中心有限公司 显示面板和显示装置
WO2021103015A1 (zh) * 2019-11-29 2021-06-03 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN113130463A (zh) * 2021-04-16 2021-07-16 京东方科技集团股份有限公司 一种发光基板及其制备方法、显示装置
US20210366379A1 (en) * 2019-12-13 2021-11-25 Beijing Boe Technology Development Co., Ltd. Display substrate and display device
US11444132B2 (en) 2019-11-29 2022-09-13 Hefei Boe Joint Technology Co., Ltd. Display substrate having gate extension portion protruding from gate electrode of first transistor, display device and manufacturing method the same thereof
US11476310B2 (en) 2019-11-29 2022-10-18 Hefei Boe Joint Technology Co., Ltd. Display substrate having first via hole region shifted with respect to body region of active layer, and display device
US11581372B2 (en) 2019-11-29 2023-02-14 Hefei Boe Joint Technology Co., Ltd. Display substrate having storage capacitor with capacitor electrode sides of one capacitor electrode between capacitor electrode sides of another capacitor electrode, and display device
US11910680B2 (en) 2019-11-29 2024-02-20 Hefei Boe Joint Technology Co., Ltd. Display substrate and manufacturing method thereof, display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240038164A1 (en) * 2021-03-30 2024-02-01 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device
CN113920920B (zh) * 2021-11-04 2024-03-29 厦门天马微电子有限公司 阵列基板、显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403320A (zh) * 2010-09-16 2012-04-04 上海天马微电子有限公司 阵列基板及其制作方法、液晶显示面板
CN104966721A (zh) * 2015-07-15 2015-10-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN108231798A (zh) * 2018-01-05 2018-06-29 京东方科技集团股份有限公司 一种待检测的显示面板、显示面板及显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724149B2 (en) * 1999-02-24 2004-04-20 Sanyo Electric Co., Ltd. Emissive display device and electroluminescence display device with uniform luminance
US6331733B1 (en) * 1999-08-10 2001-12-18 Easic Corporation Semiconductor device
JP2003249559A (ja) * 2002-02-22 2003-09-05 Handotai Rikougaku Kenkyu Center:Kk 多層配線装置および配線方法並びに配線特性解析・予測方法
US6734472B2 (en) * 2002-04-25 2004-05-11 Synplicity, Inc. Power and ground shield mesh to remove both capacitive and inductive signal coupling effects of routing in integrated circuit device
US6998722B2 (en) * 2002-07-08 2006-02-14 Viciciv Technology Semiconductor latches and SRAM devices
KR100592273B1 (ko) * 2004-05-20 2006-06-22 삼성에스디아이 주식회사 평판 디스플레이 장치
US8336018B2 (en) * 2010-06-09 2012-12-18 Lsi Corporation Power grid optimization
US9235674B2 (en) * 2013-03-05 2016-01-12 Oracle International Corporation Mitigating electromigration effects using parallel pillars
US9990904B2 (en) * 2014-01-23 2018-06-05 E Ink Holdings Inc. Pixel array suitable for slim border designs
TWI533269B (zh) * 2014-01-28 2016-05-11 元太科技工業股份有限公司 畫素陣列
KR102240760B1 (ko) * 2014-09-15 2021-04-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN105096753A (zh) * 2015-09-01 2015-11-25 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
US9935057B2 (en) * 2016-08-05 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple driver pin integrated circuit structure
CN108172174B (zh) * 2016-12-07 2020-04-07 元太科技工业股份有限公司 像素阵列基板
CN107331338B (zh) * 2017-08-28 2021-08-17 京东方科技集团股份有限公司 一种阵列基板、显示装置及其检测方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403320A (zh) * 2010-09-16 2012-04-04 上海天马微电子有限公司 阵列基板及其制作方法、液晶显示面板
CN104966721A (zh) * 2015-07-15 2015-10-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN108231798A (zh) * 2018-01-05 2018-06-29 京东方科技集团股份有限公司 一种待检测的显示面板、显示面板及显示装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109559667A (zh) * 2019-01-04 2019-04-02 京东方科技集团股份有限公司 一种阵列基板、其测试方法及显示面板、显示装置
CN109559667B (zh) * 2019-01-04 2022-05-27 京东方科技集团股份有限公司 一种阵列基板、其测试方法及显示面板、显示装置
US11217656B2 (en) 2019-11-29 2022-01-04 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Display substrate and manufacturing method thereof, display device
US11910680B2 (en) 2019-11-29 2024-02-20 Hefei Boe Joint Technology Co., Ltd. Display substrate and manufacturing method thereof, display device
US11581372B2 (en) 2019-11-29 2023-02-14 Hefei Boe Joint Technology Co., Ltd. Display substrate having storage capacitor with capacitor electrode sides of one capacitor electrode between capacitor electrode sides of another capacitor electrode, and display device
US11444132B2 (en) 2019-11-29 2022-09-13 Hefei Boe Joint Technology Co., Ltd. Display substrate having gate extension portion protruding from gate electrode of first transistor, display device and manufacturing method the same thereof
US11937480B2 (en) 2019-11-29 2024-03-19 Hefei Boe Joint Technology Co., Ltd. Display substrate having gate extension portion protruding from gate electrode of first transistor and display device
US11476310B2 (en) 2019-11-29 2022-10-18 Hefei Boe Joint Technology Co., Ltd. Display substrate having first via hole region shifted with respect to body region of active layer, and display device
WO2021103015A1 (zh) * 2019-11-29 2021-06-03 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN113383418A (zh) * 2019-11-29 2021-09-10 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US20210366379A1 (en) * 2019-12-13 2021-11-25 Beijing Boe Technology Development Co., Ltd. Display substrate and display device
CN111292660A (zh) * 2020-02-12 2020-06-16 合肥鑫晟光电科技有限公司 Oled驱动背板、其检测方法及显示装置
CN111403372A (zh) * 2020-03-31 2020-07-10 湖北长江新型显示产业创新中心有限公司 Micro LED显示面板及其制备方法、显示装置
CN111599826A (zh) * 2020-06-29 2020-08-28 武汉华星光电技术有限公司 阵列基板及显示面板
CN111599826B (zh) * 2020-06-29 2024-03-01 武汉华星光电技术有限公司 阵列基板及显示面板
CN111667767A (zh) * 2020-06-29 2020-09-15 武汉华星光电技术有限公司 阵列基板及显示面板
CN111781770A (zh) * 2020-07-10 2020-10-16 Tcl华星光电技术有限公司 一种阵列基板及其制作方法
CN112310035A (zh) * 2020-07-31 2021-02-02 比特大陆科技有限公司 封装基板和芯板
US11455944B2 (en) 2020-12-02 2022-09-27 Hubei Yangtze Industrial Innovation Center of Advanced Display Co., Ltd. Display panel including at least one power supply structure including common electrode configured to have predetermined area, and display device
CN112530301A (zh) * 2020-12-02 2021-03-19 湖北长江新型显示产业创新中心有限公司 显示面板和显示装置
CN113130463A (zh) * 2021-04-16 2021-07-16 京东方科技集团股份有限公司 一种发光基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20200091193A1 (en) 2020-03-19
US11380713B2 (en) 2022-07-05
CN109087922B (zh) 2020-09-29
US20220293637A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
CN109087922A (zh) 阵列基板及其制作方法、显示面板
CN104733499B (zh) 有机发光二极管显示装置及其制造方法
CN107871757B (zh) 有机发光二极管阵列基板及其制备方法、显示装置
CN103456763B (zh) 有机发光二极管显示器
CN110047378A (zh) 显示装置
CN104282724A (zh) 有机发光显示器件及制造有机发光显示器件的方法
CN110034159A (zh) 显示装置
CN105789266A (zh) 一种oled阵列基板及其制备方法、显示装置
EP3503189A1 (en) Display device
CN110010649A (zh) 显示装置
CN110010624A (zh) 显示装置
CN109860227A (zh) 有机发光显示装置
KR101499233B1 (ko) 유기 발광 표시 장치
CN109994525A (zh) 有机发光显示面板和使用它的有机发光显示设备
CN103811675A (zh) 柔性有机电致发光装置及其制造方法
CN105529350B (zh) 有机发光二极管显示装置
CN103441137B (zh) 电激发光显示面板及其制造方法
CN109920923A (zh) 有机发光二极管器件及制备方法、显示面板、显示装置
CN108091673A (zh) 像素结构及其制造方法、显示装置
CN109427820A (zh) 一种基板及其制备方法、显示面板
EP3783651A1 (en) Display apparatus
CN104681585B (zh) 有机发光二极管显示装置及其制造方法
CN102237391B (zh) 有机发光二极管显示器
CN107293563B (zh) Oled显示面板及其制作方法、柔性显示装置
CN115497998A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant