CN108091673A - 像素结构及其制造方法、显示装置 - Google Patents

像素结构及其制造方法、显示装置 Download PDF

Info

Publication number
CN108091673A
CN108091673A CN201711318010.XA CN201711318010A CN108091673A CN 108091673 A CN108091673 A CN 108091673A CN 201711318010 A CN201711318010 A CN 201711318010A CN 108091673 A CN108091673 A CN 108091673A
Authority
CN
China
Prior art keywords
electrode
layer
dot structure
film transistor
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711318010.XA
Other languages
English (en)
Other versions
CN108091673B (zh
Inventor
张玉欣
程鸿飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201711318010.XA priority Critical patent/CN108091673B/zh
Publication of CN108091673A publication Critical patent/CN108091673A/zh
Priority to US16/190,975 priority patent/US10720484B2/en
Application granted granted Critical
Publication of CN108091673B publication Critical patent/CN108091673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供了一种像素结构及其制造方法、显示装置，所述像素结构包括像素电路、发光区域和非发光区域；所述像素电路包括一个或多个存储电容，至少一个所述存储电容的电极位于所述发光区域。本发明提供的所述像素结构通过将存储电容设置到发光区域，可有效减小像素非发光区域的占比，从而可提高像素的开口率。

Description

像素结构及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种像素结构及其制造方法、显示装置。
背景技术
随着显示技术的不断发展，有机发光二极管(英文：Organic Light-EmittingDiode，以下简称OLED)显示基板，量子点发光二极管(英文：Quantum Dot Light EmittingDiodes，以下简称QLED)显示基板等新型显示基板以其耐冲击，抗震能力强，重量轻、体积小，携带更加方便等特点，受到了人们的广泛关注。
然而现有的QLED或OLED显示器在用于大尺寸显示时，像素电路中的电容Cs通常设置在像素的非发光区域。如图1和2所示，以2T1C电路结构(2个薄膜晶体管TFT，1个电容Cs)为例进行说明。电容Cs的两个电极通常分别采用电源线01和驱动薄膜晶体管05的栅极同层的金属制备。电容Cs通常位于驱动薄膜晶体管05和开关薄膜晶体管04之间。为了保证显示器件像素的开口率，通常要尽量缩小电容Cs电极的面积。但是减小电容Cs的同时可能会影响显示器件的性能。
发明内容
本发明提供了一种像素结构及其制造方法、显示装置，以解决现有技术电容大小受限、开口率小的问题。
根据本发明的一个方面，本发明实施例提供了一种像素结构，所述像素结构包括像素电路，所述像素结构包括发光区域和非发光区域；所述像素电路包括一个或多个存储电容，至少一个所述存储电容的电极位于所述发光区域。
可选地，所述像素结构还包括电源线；所述存储电容的电极包括第一电极和第二电极，所述第一电极与所述电源线位于同一层且一体设置。
可选地，所述像素电路包括位于所述非发光区域的至少一个薄膜晶体管和对应该薄膜晶体管的可导电的遮光层，该遮光层用于遮挡照射到对应的薄膜晶体管上的光线；所述第二电极与所述遮光层位于同一层，同工艺且材料相同。
可选地，所述像素电路包括位于所述非发光区域的至少一个薄膜晶体管，所述第二电极与所述薄膜晶体管的栅极位于同一层，同工艺且材料相同。
可选地，所述薄膜晶体管包括开关薄膜晶体管；所述像素结构包括多层绝缘层和第一引线；所述第二电极通过设置在所述绝缘层上的第一过孔与所述第一引线的一端连接；所述开关薄膜晶体管的漏极通过设置在所述绝缘层上的第二过孔与所述第一引线的另一端连接。
所述第一引线与所述薄膜晶体管的有源层位于同一层，同工艺且材料相同。
可选地，所述像素结构还包括与所述第一电极和第二电极相对设置的第三电极，所述第一电极、第二电极和第三电极形成电容。
可选地，所述薄膜晶体管的有源层为离子掺杂的有源层，所述第三电极为与所述有源层同材料同工艺形成的导电层。
可选地，所述薄膜晶体管包括开关薄膜晶体管；所述像素结构包括多层绝缘层和第二引线；所述第二电极和第三电极分别通过设置在所述绝缘层上的第三过孔和第四过孔与所述第二引线的一端连接；所述开关薄膜晶体管的漏极通过设置在所述绝缘层上的第五过孔与所述第二引线的另一端连接；
所述第二引线位于所述第一电极远离所述第二电极的一侧，且与所述第一电极电绝缘。
本发明实施例还提供了一种显示装置，包括上述像素结构。
本发明实施例还提供了一种像素结构的制造方法，包括：制造像素电路的过程，其中，在发光区域制作所述像素电路中的至少一个存储电容。
可选地，所述制造方法还包括：所述像素结构的每个存储电容包括相对设置的第一电极和第二电极，所述像素结构还包括与第一电极相连的电源线；所述制造方法还包括一次工艺形成所述第一电极和像素结构中的电源线的过程，具体包括：形成一层导电层，对所述导电层进行构图工艺，保留电源线预设区域的导电层作为电源线，保留像素结构的发光区域的导电层作为第一电极，所述第一电极与所述电源线之间的导电层保留，使得电源线和第一电极连接。
可选地，所述制造方法还包括：所述像素结构包括设置在非显示区域的薄膜晶体管，以及设置在所述薄膜晶体管下方的遮光层；
所述制造方法还包括一次工艺形成所述遮光层和所述第二电极的过程，具体包括：形成一层可遮光的导电层，对所述导电层进行构图工艺，保留遮光层预设区域导电层作为遮光层，保留发光区域的导电层作为第二电极。
可选地，所述制造方法还包括：所述像素结构包括设置在非显示区域的薄膜晶体管；所述制造方法还包括一次工艺形成所述薄膜晶体管的栅极和所述第二电极的过程，具体包括：形成一层导电层，对所述导电层进行构图工艺，保留栅极预设区域导电层作为栅极，保留发光区域的导电层作为第二电极。
可选地，所述像素结构还包括与所述第一电极和第二电极相对设置的第三电极；
所述制造方法还包括：一次工艺形成薄膜晶体管的有源层和所述第三电极的过程，具体包括：形成一层经掺杂的半导体层，并对所述半导体层进行构图工艺，保留有源层预设区域的半导体层作为有源层，保留发光区域的半导体层作为第三电极。
可选地，所述制造方法还包括：形成有第一引线的过程，具体包括：形成一层经掺杂的半导体层，并对所述半导体层进行构图工艺，保留所述发光区域和所述电源线之间的半导体层作为第一引线，保留有源层预设区域的半导体层作为有源层。
与现有技术相比，本发明实施例具有以下优点：
本发明实施例提供了一种像素结构及其制造方法、显示装置，所述像素结构包括：包括像素电路，所述像素结构包括发光区域和非发光区域；所述像素电路包括一个或多个存储电容，至少一个所述存储电容的电极位于所述发光区域。本发明提供的所述像素结构通过将存储电容设置到发光区域，可有效减小像素非发光区域的占比，从而可提高像素的开口率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术OLED或QLED像素结构；
图2为图1的电路结构(2T1C)示意图；
图3为本发明第一实施例像素结构示意图；
图4为图3A-A’方向的截面图；
图5为图3B-B’方向的截面图；
图6为本发明第二实施例像素结构示意图；
图7为图6C-C’方向的截面图；
图8为图6D-D’方向的截面图；
图9为图6E-E’方向的截面图；
图10为本发明第三实施例像素结构示意图；
图11(a)为图10F-F’方向的截面图；
图11(b)为图11(a)虚线部分的俯视图；
图12为图10G-G’方向的截面图；
图13为图10电路结构(2T2C)示意图。
附图标记：
01-电源线(Vdd线)；02-栅线(Gate线)；03-数据线(Data 线)；04-开关薄膜晶体管(T1)；05-驱动薄膜晶体管(T2)；041、 051-栅极；042、052-有源层；043、053-源极；044、054-漏极；06- 阳极；07-第一电极(C1)；08-第二电极(C2)；09-基板；10-第一绝缘层；11-第二绝缘层；12-第三绝缘层；13-第四绝缘层；14-遮光层；15-第一过孔；16-第二过孔；17-第三过孔；17’-第三小过孔；18- 第四过孔；18’-第四小过孔；19-第五过孔；20-第一引线；21-第五绝缘层；22-第三电极(C3)；23-第六过孔；24-第七过孔；25-第八过孔；26-第二引线；Q1-发光区域；Q2-非发光区域；Cs-存储电容。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。附图中各部件的形状和大小不反映显示装置的真实比例，目的只是示意说明本发明内容。
在对本发明的不同示例性实施方式的描述中，虽然本说明书中使用术语“上”、“下”等来描述本发明的不同示例性特征和元件，但是这些术语用于本文中仅出于方便。本说明书中的任何内容都不应理解为需要结构的特定方向才落入本发明的范围内。
根据本发明实施例的一个方面，提供了一种像素结构，如图3所示，所述像素结构包括发光区域Q1(如图3中虚线框所示的Q1区域)和非发光区域Q2(如图3中虚线框所示的Q2区域)。所述像素结构还包括像素电路，所述像素电路包括一个或多个存储电容Cs，至少一个所述存储电容Cs的电极位于发光区域Q1。
本发明的发光区域Q1是指每个像素结构中能透过光线的区域；非发光区域Q2是指每个像素结构中除发光区域Q1以外的区域。
其中，上述实施例提供的像素电极可以是适用于有机电致发光显示领域或适用于量子点发光显示领域。相应的，所述像素结构可以为OLED像素结构或QLED像素结构。
所述存储电容的电极为相对设置的两个电极，两个电极可以为透明电极或不透明电极。例如，当其中一个电极或两个电极都设置在发光器件的出光侧时，为保证像素的出光率，该电极为透明电极。未设置在发光器件出光侧的电极可以为任何材料的电极。
本发明上述实施例将至少一个存储电容Cs设置于像素的发光区域，可有效减小像素非发光区域的面积，增加发光区域的面积，从而可提高像素的开口率。此外，由于存储电容Cs设置于面积较大的发光区域Q1，其设置面积可根据不同产品需求而适当调整(如增大)而不过分受限于像素开口率的因素，从而更好的满足显示的需要。
为了尽量不增加像素结构的厚度，降低像素结构的布线复杂度，上述像素结构中的存储电容的其中一个电极与像素结构中的一些信号线或电源线同层设置，甚至相互连接。
比如，所述像素结构还包括电源线；所述存储电容的电极包括第一电极和第二电极，所述第一电极与所述电源线位于同一层且一体设置。在此需要说明的是，本发明实施例所述的一体式设置是指利用同一层金属，通过同一构图工艺同时制备出所述第一电极和所述电源线，同时，保留所述第一电极与所述电源线之间的至少部分金属层，即不将所述第一电极和所述电源线刻断。
具体地，如图3所或图6示，为2T1C像素结构，本发明实施例的像素结构由设置在基板09上的电源线(Vdd线)01、栅线(Gata 线)02、数据线(Data线)03围成。所述存储电容Cs的电极包括第一电极07和第二电极08。第一电极07和第二电极08相对设置，且在基板09上的垂直投影至少部分重合。第一电极07与电源线(Vdd) 01由同一构图工艺制备，位于同一层且一体设置。
上述本发明实施例提供的像素结构，由于第一电极07与电源线由同一构图工艺制备，不再增加额外的工艺制备，能有效节省工艺步骤，降低成本。
一般的，像素结构的像素电路中，如像素驱动电路，除了包括存储电容还包括多个晶体管，如开关晶体管、驱动发光器件的驱动晶体管等。不在发光器件出光侧的存储电容的电极可与薄膜晶体管中的膜层结构(如栅极、源极、漏极等)同工艺形成，也可以与薄膜晶体管下方可导电的遮光层同工艺形成，以节约工艺流程且不额外增加像素结构的厚度。
在一些实施方式中，如图4、图5所示，所述像素电路包括位于所述非发光区域Q2的至少一个薄膜晶体管，所述至少一个薄膜晶体管可以为开关薄膜晶体管04或驱动薄膜晶体管05。为了降低晶体管受光照的影响，一般的，薄膜晶体管的底部设置可导电的遮光层14，遮光层14用于遮挡照射到对应的薄膜晶体管上的光线。本发明实施例提供的第二电极08与上述遮光层14采用同一构图工艺制备，位于同一层且材料相同。遮光层14的材料为导电材料，具体可以为金属材料。比如，在基板上沉积一层金属层，通过掩模、曝光、显影，光刻等工艺，保留与TFT区域对应的金属层作为遮光层，保留发光区域设定位置的金属层作为存储电容的第二电极。
上述实施例中，第二电极08与遮光层14采用同一构图工艺制备，不再单独制备第二电极08，能有效节省工艺步骤，降低成本。
具体地，如图5为像素结构的截面示意图，其中，在基板09之上依次设置有驱动晶体管05的遮光层14、第一绝缘层10、有源层 052、第二绝缘层11、栅极051、第三绝缘层12、同一层的源漏极(源极053、漏极054)和数据线03、第四绝缘层13，还设置有发光器件的阳极06。发光器件的阳极06通过第八过孔25与所述驱动晶体管的漏极054连接。
第二电极08通过第六过孔23与驱动薄膜晶体管05的栅极051 连接；驱动薄膜晶体管05的栅极051通过第七过孔24与开关薄膜晶体管04的漏极044连接；
在此需要说明的是，在阳极06和阴极(图中未示出)之间根据需要进一步设置有空穴注入层、空穴传输层、发光层、电子传输层、电子注入层。
在本发明的另一些实施方式中，如图6、7所示，所述像素电路包括位于所述非发光区域Q2的至少一个薄膜晶体管，第二电极08 与所述薄膜晶体管的栅极采用同一构图工艺，位于同一层且材料相同。所述薄膜晶体管可以为开关薄膜晶体管04或驱动薄膜晶体管05。
上述实施例因第二电极08与所述薄膜晶体管的栅极采用同一构图工艺制备，不再单独制备第二电极08，能有效节省工艺步骤，降低成本。
具体地，在发光区域Q1设置有电容Cs。所述电容Cs包括相对设置的第一电极07和第二电极08。第一电极07和第二电极08在基板09上的垂直投影至少部分重合，形成电容Cs。第一电极07与Vdd 线01同层采用同一构图工艺制备且一体设置。第二电极08与开关薄膜晶体管04的栅极041或驱动薄膜晶体管05的栅极051采用同一构图工艺制备，位于同一层且材料相同。
可选地，如图7、8所示，所述像素结构包括多层绝缘层和第一引线20。第二电极08通过设置在所述绝缘层上的第一过孔15与第一引线20的一端连接，开关薄膜晶体管04的漏极044通过设置在所述绝缘层上的第二过孔16与第一引线20的另一端连接。第一引线 20与开关薄膜晶体管04的有源层042或驱动薄膜晶体管05的有源层052采用同一构图工艺，位于同一层且材料相同。有源层042或 052材料为经离子掺杂的半导体材料，例如：经离子掺杂的低温多晶硅材料。低温多晶硅材料经离子掺杂后具有很好的导电性。
由于第一引线20与开关薄膜晶体管04的有源层042采用同一构图工艺，不再需要单独制备第一引线20，能有效节省工艺步骤，降低成本。
具体地，第一引线20可以设置在发光区域Q1和电源线01之间或其他位置，只要满足导通第二电极08和驱动薄膜晶体管05的漏极 054即可。数据线03与驱动薄膜晶体管05的源极053、漏极054同层且采用同一构图工艺制备。驱动薄膜晶体管05的栅极051通过第七过孔24与开关薄膜晶体管04的漏极044连接；阳极06通过第八过孔25与驱动薄膜晶体管05的漏极054连接。
在一些实施方式中，如图10和11(a)所示，本发明实施例提供的像素电路还包括与第一电极07、第二电极08相对设置的第三电极 22。第一电极07、第二电极08和第三电极22在基板09上的垂直投影至少部分重合，形成存储电容Cs。该实施例每两个电极都可形成存储电容，能进一步增大像素电路的存储电容。
可选地，上述实施例中的第三电极22与所述薄膜晶体管的有源层采用同一构图工艺，位于同一层且材料相同。所述薄膜晶体管的有源层为经离子掺杂的半导体材料，例如：经离子掺杂的低温多晶硅材料。低温多晶硅材料经掺杂后具有很好的导电性，可以作为电极使用。第三电极22与所述薄膜晶体管的有源层采用同一构图工艺制备，不再单独制备，能有效节省工艺步骤，降低成本。
可选地，如图11、12所示，所述薄膜晶体管包括开关薄膜晶体管04和驱动薄膜晶体管05。所述像素结构包括多层绝缘层和第二引线26。所述第二电极08和第三电极22分别通过设置在所述绝缘层上的第三过孔17和第四过孔18与第二引线26的一端连接。开关薄膜晶体管04的漏极044通过设置在所述绝缘层上的第五过孔19与第二引线26的另一端连接。第二引线26位于第一电极07远离第二电极08的一侧，且与第一电极07电绝缘。
具体地，第二引线26设置在第四绝缘层13之上，并在第二引线 23之上依次设置第五绝缘层21和阳极06。第二引线26为导电材料，具体可以为金属材料。如图11(a)所示，第三过孔17需要穿过第一电极07。在第三过孔17中用绝缘材料填充，并在所述绝缘层材料中制备第一小过孔17’，第二引线26通过第一小过孔17’与第二电极08 连接；同时，第四过孔18也采用绝缘材料填充，并在所述绝缘层材料中制备第二小过孔18’，第二引线26通过第二小过孔18’与第三电极22连接。或者，第二引线26也可以通过第一小过孔17’与第三电极22连接，通过第二小过孔18’与第二电极08连接。
数据线03与驱动薄膜晶体管05的源极053、漏极054同层且同工艺制备。驱动薄膜晶体管05的栅极051通过第七过孔24与开关薄膜晶体管04的漏极044连接；阳极06通过第八过孔25与驱动薄膜晶体管05的漏极054连接。
本发明的像素结构可以进一步应用到阵列基板或包含该阵列基板的显示面板、显示器或显示装置上。具体可以应用到有机电致发光器件 (OLED)、量子点发光二级管(QLED)或其他照明器件，在此不做具体限制。
需要阐明的是，本发明仅以2T1C和2T2C的像素结构为例进行说明，本发明的像素结构也可以应用于多个薄膜晶体管和多个电容的情况。当像素电路采用多个电容时，所述多个电容可以全部或部分设置在所述发光区域。
本发明实施例还提供一种显示装置，所述显示装置可以为显示面板，显示器、移动终端、车载显示产品、医疗设备显示产品等。
本发明实施例提供了一种像素结构的制造方法，包括：制造像素电路的过程，其中，在发光区域制作所述像素电路中的至少一个存储电容。
可选地，所述像素结构的每个存储电容包括相对设置的第一电极 07和第二电极08，所述像素结构还包括与第一电极07相连的电源线 01；
所述制造方法还包括一次工艺形成第一电极07和像素结构中的电源线01的过程，具体包括：形成一层导电层，对所述导电层进行构图工艺，保留电源线01预设区域的导电层作为电源线，保留像素结构的发光区域Q1的导电层作为第一电极07，同时，保留第一电极07与电源线01之间的导电层，使得第一电极07和电源线01连接。
在此需要说明的是，本发明实施例所述的预设区域为制作某功能膜材的预设区域，例如：制作电源线、遮光层、栅极等功能膜材的预设区域。所述制作某功能膜层的预设区域为制作该功能膜层之前预先设计的待形成该功能膜层的区域，比如，电源线预设区域为待形成电源线的区域，该区域是预先设计的。
可选地，制作第一电极07的具体步骤如下：
在制备驱动薄膜晶体管05的源极053的步骤中，首先形成一层导电层，对所述导电层进行构图工艺，同时在像素结构的发光区域形成第一电极07，在所述发光区域Q1的一侧形成电源线01，并同时形成驱动薄膜晶体管的05的源极053和漏极054。所述电源线和第一电极07一体设置。
可选地，所述像素结构包括设置在非显示区域Q2的薄膜晶体管，以及设置在所述薄膜晶体管下方的遮光层14；
所述制造方法还包括一次工艺形成遮光层14和第二电极08的过程，具体包括：形成一层可遮光的导电层，对所述导电层进行构图工艺，保留与所述薄膜晶体管相对应的预设区域的导电层作为遮光层 14，同时，保留发光区域Q1的导电层作为第二电极08。
可选地，制作第二电极08的具体步骤如下：
在基板09之上首先形成一层导电遮光层，并对所述导电遮光层进行构图工艺，同时在像素结构的发光区域Q1形成第二电极08、开关薄膜晶体管04和驱动薄膜晶体管05的遮光层14。
可选地，所述像素结构包括设置在非显示区域Q2的薄膜晶体管，以及与所述薄膜晶体管的栅极同层设置的第二电极08；
所述制造方法还包括一次工艺形成第二电极08的过程，具体包括：在所述薄膜晶体管的栅极层形成一层金属导电层，对所述金属导电层进行构图工艺，保留预设区域的导电层作为栅极，同时，保留发光区域Q1的金属导电层作为第二电极08。
可选地，所述像素结构还包括与所述第一电极07和第二电极08 相对设置的第三电极22；
所述制造方法还包括：一次工艺形成薄膜晶体管的有源层和所述第三电极22的过程，具体包括：形成一层经掺杂的半导体层，并对所述半导体层进行构图工艺，保留有源层预设区域的半导体层作为有源层，保留发光区域的半导体层作为第三电极22。
可选地，制作所述第三电极22，具体的包括以下步骤：
在基板09之上形成一层经掺杂的低温多晶硅层，并对所述经掺杂的低温多晶硅层进行构图工艺。同时形成驱动薄膜晶体管的有源层 052和第三电极22。
可选地，本发明实施例提供的像素结构的制造方法还包括形成有第一引线的过程，具体包括：形成一层经掺杂的半导体层，并对所述半导体层进行构图工艺，保留所述发光区域和所述电源线之间的半导体层作为第一引线，保留有源层预设区域的半导体层作为有源层。
可选地，本发明实施例提供的像素结构的制造方法还包括形成有第二引线的过程，具体包括：形成一层金属导电层，并对所述导电金属层进行构图工艺，保留所述发光区域和所述电源线之间的半导体层作为第二引线。
进一步地，本发明还包括在所述像素结构的绝缘层之上制备第一过孔15、第二过孔16的步骤，使第一引线20通过第一过孔15连接第二电极08，通过第二过孔16连接开关薄膜晶体管的漏极044。
进一步地，本发明还包括在所述像素结构的绝缘层之上制备第三过孔17、第四过孔18、第五过孔19的步骤，以及在第三过孔17和第四过孔18中设置第三小过孔17’和第四小过孔18’的步骤。
制备第三小过孔17’和第四小过孔18’的具体步骤包括：在第四绝缘层13、第一电极07和第三绝缘层12上开设第三过孔17；在第四绝缘层13、第一电极07和第三绝缘层12、第二电极08、第二绝缘层11上开设第四过孔18；在第三过孔17和第四过孔18中采用绝缘材料进行填充，并在所述填充的绝缘材料中开设第三小过孔17’和第四小过孔18’。第二引线26通过第三小过孔17’和第四小过孔18’分别连接第二电极08和第三电极22。同时，通过第五过孔19连接驱动薄膜晶体管的漏极054。或者，本实施例也可以通过第三小过孔 17’和第四小过孔18’分别连接第三电极22和第二电极08，同时通过第五过孔19连接驱动薄膜晶体管的漏极054。
综上所述，本实施例将通过将电容Cs设置到像素的发光区域Q1，能有效减小像素非发光区域Q2的面积，因此提高了像素的开口率；同时，由于电容Cs设置到像素的发光区域，能进一步增大电容Cs的电极面积，从而增大电容，更好的满足显示的需要。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种像素结构，其特征在于，包括像素电路，所述像素结构包括发光区域和非发光区域；
所述像素电路包括一个或多个存储电容，至少一个所述存储电容的电极位于所述发光区域。
2.根据权利要求1所述的像素结构，其特征在于，所述像素结构还包括电源线；
所述存储电容的电极包括第一电极和第二电极，所述第一电极与所述电源线位于同一层且一体设置。
3.根据权利要求2所述的像素结构，其特征在于，所述像素电路包括位于所述非发光区域的至少一个薄膜晶体管和对应该薄膜晶体管的可导电的遮光层，该遮光层用于遮挡照射到对应的薄膜晶体管上的光线；
所述第二电极与所述遮光层位于同一层，同工艺且材料相同。
4.根据权利要求2所述的像素结构，其特征在于，所述像素电路包括位于所述非发光区域的至少一个薄膜晶体管，所述第二电极与所述薄膜晶体管的栅极位于同一层，同工艺且材料相同。
5.根据权利要求4所述的像素结构，其特征在于，
所述薄膜晶体管包括开关薄膜晶体管；
所述像素结构包括多层绝缘层和第一引线；
所述第二电极通过设置在所述绝缘层上的第一过孔与所述第一引线的一端连接；所述开关薄膜晶体管的漏极通过设置在所述绝缘层上的第二过孔与所述第一引线的另一端连接。
所述第一引线与所述薄膜晶体管的有源层位于同一层，同工艺且材料相同。
6.根据权利要求3-4任一项所述的像素结构，其特征在于，还包括与所述第一电极和第二电极相对设置的第三电极，所述第一电极、第二电极和第三电极形成电容。
7.根据权利要求6所述的像素结构，其特征在于，所述薄膜晶体管的有源层为离子掺杂的半导体材料，所述第三电极为与所述有源层同材料同工艺形成的导电层。
8.根据权利要求7所述的像素结构，其特征在于，
所述薄膜晶体管包括开关薄膜晶体管；
所述像素结构包括多层绝缘层和第二引线；
所述第二电极和第三电极分别通过设置在所述绝缘层上的第三过孔和第四过孔与所述第二引线的一端连接；所述开关薄膜晶体管的漏极通过设置在所述绝缘层上的第五过孔与所述第二引线的另一端连接；
所述第二引线位于所述第一电极远离所述第二电极的一侧，且与所述第一电极电绝缘。
9.一种显示装置，包括权利要求1-8任一项所述的像素结构。
10.一种像素结构的制造方法，其特征在于，包括：制造像素电路的过程，其中，在发光区域制作所述像素电路中的至少一个存储电容。
11.根据权利要求10所述的制造方法，其特征在于，所述像素结构的每个存储电容包括相对设置的第一电极和第二电极，所述像素结构还包括与所述第一电极相连的电源线；
所述制造方法还包括一次工艺形成所述第一电极和像素结构中的电源线的过程，具体包括：形成一层导电层，对所述导电层进行构图工艺，保留电源线预设区域的导电层作为电源线，保留像素结构的发光区域的导电层作为第一电极，所述第一电极与所述电源线之间的导电层保留，使得所述电源线和所述第一电极连接。
12.根据权利要求11所述的制造方法，其特征在于，所述像素结构包括设置在非显示区域的薄膜晶体管，以及设置在所述薄膜晶体管下方的遮光层；
所述制造方法还包括一次工艺形成所述遮光层和所述第二电极的过程，具体包括：形成一层可遮光的导电层，对所述导电层进行构图工艺，保留遮光层预设区域导电层作为遮光层，保留发光区域的导电层作为第二电极。
13.根据权利要求11所述的制造方法，其特征在于，所述像素结构包括设置在非显示区域的薄膜晶体管；
所述制造方法还包括一次工艺形成所述薄膜晶体管的栅极和所述第二电极的过程，具体包括：形成一层导电层，对所述导电层进行构图工艺，保留栅极预设区域导电层作为栅极，保留发光区域的导电层作为第二电极。
14.根据权利要求11-13任一项所述的制造方法，其特征在于，所述像素结构还包括与所述第一电极和第二电极相对设置的第三电极；
所述制造方法还包括：一次工艺形成薄膜晶体管的有源层和所述第三电极的过程，具体包括：形成一层经掺杂的半导体层，并对所述半导体层进行构图工艺，保留有源层预设区域的半导体层作为有源层，保留发光区域的半导体层作为第三电极。
15.根据权利要求13所述的制造方法，其特征在于，还包括形成有第一引线的过程，具体包括：形成一层经掺杂的半导体层，并对所述半导体层进行构图工艺，保留所述发光区域和所述电源线之间的半导体层作为第一引线，保留有源层预设区域的半导体层作为有源层。
CN201711318010.XA 2017-12-12 2017-12-12 像素结构及其制造方法、显示装置 Active CN108091673B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711318010.XA CN108091673B (zh) 2017-12-12 2017-12-12 像素结构及其制造方法、显示装置
US16/190,975 US10720484B2 (en) 2017-12-12 2018-11-14 Pixel structure, method for fabricating the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711318010.XA CN108091673B (zh) 2017-12-12 2017-12-12 像素结构及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN108091673A true CN108091673A (zh) 2018-05-29
CN108091673B CN108091673B (zh) 2021-05-18

Family

ID=62175214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711318010.XA Active CN108091673B (zh) 2017-12-12 2017-12-12 像素结构及其制造方法、显示装置

Country Status (2)

Country Link
US (1) US10720484B2 (zh)
CN (1) CN108091673B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108762593A (zh) * 2018-06-07 2018-11-06 京东方科技集团股份有限公司 触控面板和触控装置
CN110265412A (zh) * 2019-06-27 2019-09-20 京东方科技集团股份有限公司 阵列基板、显示面板和阵列基板的制造方法
CN110611043A (zh) * 2019-08-26 2019-12-24 深圳市华星光电半导体显示技术有限公司 有机发光显示面板及显示器件
CN111463252A (zh) * 2020-04-20 2020-07-28 合肥鑫晟光电科技有限公司 一种显示面板及其制备方法、显示装置
WO2021012374A1 (zh) * 2019-07-22 2021-01-28 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN114822412A (zh) * 2020-06-29 2022-07-29 京东方科技集团股份有限公司 显示基板及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234091A (zh) * 2020-10-23 2021-01-15 厦门天马微电子有限公司 显示面板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140080263A (ko) * 2012-12-20 2014-06-30 엘지디스플레이 주식회사 유기전계발광 표시소자
CN105321981A (zh) * 2014-08-01 2016-02-10 三星显示有限公司 显示装置和用于制造该显示装置的方法
CN105590949A (zh) * 2014-11-10 2016-05-18 乐金显示有限公司 有机发光二极管显示器及其制造方法
CN105609528A (zh) * 2014-11-13 2016-05-25 乐金显示有限公司 具有高开口率的有机发光二极管显示器及其制造方法
CN106257677A (zh) * 2015-06-19 2016-12-28 乐金显示有限公司 薄膜晶体管基板和使用该薄膜晶体管基板的显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183763B2 (en) * 2008-07-08 2012-05-22 Samsung Mobile Display Co., Ltd. Organic light emitting display and method of fabricating the same
KR20150044327A (ko) * 2013-10-16 2015-04-24 삼성디스플레이 주식회사 전계 완화 박막트랜지스터, 이의 제조 방법 및 이를 포함하는 표시장치
KR102490881B1 (ko) * 2014-12-26 2023-01-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140080263A (ko) * 2012-12-20 2014-06-30 엘지디스플레이 주식회사 유기전계발광 표시소자
CN105321981A (zh) * 2014-08-01 2016-02-10 三星显示有限公司 显示装置和用于制造该显示装置的方法
CN105590949A (zh) * 2014-11-10 2016-05-18 乐金显示有限公司 有机发光二极管显示器及其制造方法
CN105609528A (zh) * 2014-11-13 2016-05-25 乐金显示有限公司 具有高开口率的有机发光二极管显示器及其制造方法
CN106257677A (zh) * 2015-06-19 2016-12-28 乐金显示有限公司 薄膜晶体管基板和使用该薄膜晶体管基板的显示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108762593A (zh) * 2018-06-07 2018-11-06 京东方科技集团股份有限公司 触控面板和触控装置
CN108762593B (zh) * 2018-06-07 2020-12-08 京东方科技集团股份有限公司 触控面板和触控装置
US11372504B2 (en) 2018-06-07 2022-06-28 Chengdu Boe Optoelectronics Technology Co., Ltd. Touch panel and touch device
CN110265412A (zh) * 2019-06-27 2019-09-20 京东方科技集团股份有限公司 阵列基板、显示面板和阵列基板的制造方法
US11557638B2 (en) 2019-06-27 2023-01-17 Boe Technology Group Co., Ltd. Array substrate having light-shielding portion and display panel
WO2021012374A1 (zh) * 2019-07-22 2021-01-28 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法
US11985859B2 (en) 2019-07-22 2024-05-14 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and method for fabricating same
CN110611043A (zh) * 2019-08-26 2019-12-24 深圳市华星光电半导体显示技术有限公司 有机发光显示面板及显示器件
CN110611043B (zh) * 2019-08-26 2020-10-16 深圳市华星光电半导体显示技术有限公司 有机发光显示面板及显示器件
CN111463252A (zh) * 2020-04-20 2020-07-28 合肥鑫晟光电科技有限公司 一种显示面板及其制备方法、显示装置
CN114822412A (zh) * 2020-06-29 2022-07-29 京东方科技集团股份有限公司 显示基板及显示装置
CN114822412B (zh) * 2020-06-29 2024-03-15 京东方科技集团股份有限公司 显示基板及显示装置

Also Published As

Publication number Publication date
US10720484B2 (en) 2020-07-21
US20190181209A1 (en) 2019-06-13
CN108091673B (zh) 2021-05-18

Similar Documents

Publication Publication Date Title
CN108091673A (zh) 像素结构及其制造方法、显示装置
CN100353559C (zh) 双面板型有机电致发光装置及其制造方法
CN100511698C (zh) 有机电致发光器件及其制造方法
CN103811530B (zh) 柔性有机电致发光装置及其制造方法
CN104752439B (zh) 一种阵列基板、显示装置及阵列基板制造方法
CN109087922A (zh) 阵列基板及其制作方法、显示面板
CN105590953B (zh) 具有高孔径比的有机发光二极管显示器及其制造方法
CN108257972A (zh) 显示装置
CN110211974A (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN104282724A (zh) 有机发光显示器件及制造有机发光显示器件的方法
KR20180040765A (ko) 유기 발광 표시 장치
CN104241325B (zh) 显示装置
CN106206673A (zh) Amoled显示装置
CN110010623A (zh) 显示装置
CN108428718A (zh) 半导体装置及其制造方法
CN105789266A (zh) 一种oled阵列基板及其制备方法、显示装置
CN107871757A (zh) 有机发光二极管（oled）阵列基板及其制备方法、显示装置
CN104218060B (zh) 有机发光二极管显示器
CN110444565A (zh) 有机发光二极管显示装置
CN103762223A (zh) 一种具有氧化物薄膜电晶体的发光装置及其制造方法
CN107170900B (zh) Oled基板及其制备方法、显示装置
CN106992185A (zh) 薄膜晶体管基板、包括其的显示器及其制造方法
CN109920923A (zh) 有机发光二极管器件及制备方法、显示面板、显示装置
CN105655378A (zh) 一种阵列基板和oled显示面板、制备方法及显示装置
CN107565049A (zh) Amoled显示面板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant