CN111599826A - 阵列基板及显示面板 - Google Patents
阵列基板及显示面板 Download PDFInfo
- Publication number
- CN111599826A CN111599826A CN202010603323.5A CN202010603323A CN111599826A CN 111599826 A CN111599826 A CN 111599826A CN 202010603323 A CN202010603323 A CN 202010603323A CN 111599826 A CN111599826 A CN 111599826A
- Authority
- CN
- China
- Prior art keywords
- layer
- scanning line
- array substrate
- tail end
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 81
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 6
- 230000008054 signal transmission Effects 0.000 claims description 6
- 230000003068 static effect Effects 0.000 abstract description 9
- 230000005611 electricity Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 80
- 239000010949 copper Substances 0.000 description 9
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 239000010936 titanium Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 208000013883 Blast injury Diseases 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
Abstract
本申请提供一种阵列基板及显示面板，阵列基板包括依次设置的衬底基板、第一导电层、第一绝缘层和第二导电层，第一导电层包括扫描线，第二导电层包括数据线，本申请通过在扫描线主体的末端连接一导电部，且将导电部的末端表面的表面曲率设置为大于扫描线主体的末端端面的表面曲率；或在冗余像素区中，将数据线绕开扫描线，避免数据线与扫描线重叠；通过上述的设置避免扫描线末端积累的静电击穿其上的数据线，导致扫描线和数据线短接。
Description
技术领域
本申请涉及一种显示技术领域，特别涉及一种阵列基板及显示面板。
背景技术
在显示面板的冗余像素区中，像素电极层电连接于对应的数据线，在显示像素子中，像素电极层电连接于对应的数据线。由于金属末端容易积累静电，而扫描线末端在长时间积累大量静电荷后，与冗余像素区的数据线形成电压差，进而发生静电炸伤异常。
发明内容
本申请实施例提供一种阵列基板及显示面板，以解决现有的显示面板的冗余像素区因扫描线末端积累大量静电荷容易发生静电炸伤的技术问题。
本申请实施例提供一种阵列基板，所述阵列基板包括：
衬底基板；
第一导电层，所述第一导电层设置在所述衬底基板上，所述第一导电层包括扫描线，所述扫描线包括扫描线主体和导电部，所述导电部连接于所述扫描线主体的末端，所述末端为所述扫描线主体中信号传输的末端；
第一绝缘层，所述第一绝缘层设置在所述第一导电层上；以及
第二导电层，所述第二导电层设置在所述第一绝缘层上，所述第二导电层包括多条数据线，所述数据线与所述扫描线主体交叉设置；
所述导电部包括首端表面和末端表面，所述首端表面连接于所述扫描线主体的末端端面，所述末端表面位于所述导电部远离所述首端表面的一侧；所述末端表面的表面曲率小于所述扫描线主体的末端端面的表面曲率。
在本申请实施例所述的阵列基板中，所述阵列基板包括显示像素区和设置在所述显示像素区周侧的冗余像素区；
所述导电部和所述扫描线主体的部分位于所述冗余像素区。
在本申请实施例所述的阵列基板中，所述阵列基板还包括设置在所述衬底基板上有源层和第二绝缘层，以及依次设置在所述第二导电层上的平坦层、像素电极层和钝化层；所述第一导电层设置在所述第二绝缘层上，所述第二导电层还包括漏极和对应连接于所述数据线的源极；所述像素电极层包括像素电极；
在所述显示像素区中，所述平坦层上开设有对应于所述漏极的过孔，所述像素电极通过所述过孔连接于所述漏极；
在所述冗余像素区中，所述漏极与其对应的所述像素电极绝缘设置。
在本申请实施例所述的阵列基板中，所述导电部俯视图形为圆形、纺锤形、椭圆、梯形或方形。
本申请还涉及一种阵列基板，其包括显示像素区和设置在所述显示像素区周侧的冗余像素区，所述阵列基板包括：
衬底基板；
第一导电层，所述第一导电层设置在所述衬底基板上，所述第一导电层包括扫描线，所述扫描线包括一末端，所述扫描线末端为所述扫描线中信号传输的末端；
第一绝缘层，所述第一绝缘层设置在所述第一导电层上；以及
第二导电层，所述第二导电层设置在所述第一绝缘层上，所述第二导电层包括多条数据线，多条数据线包括位于所述冗余像素区的第一数据线；
所述第一数据线包括多个第一部分和多个弯折部分，所述第一部分与所述扫描线交替设置，所述弯折部分连接于相邻的两个第一部分，所述弯折部分于所述衬底基板所在平面的正投影绕设在所述扫描线末端于所述衬底基板所在平面的正投影的外周侧。
在本申请实施例所述的阵列基板中，在一所述第一数据线中，所述第一部分的延伸方向一致。
在本申请实施例所述的阵列基板中，所述弯折部分形状为弧状。
在本申请实施例所述的阵列基板中，在两个相邻的所述第一部分之间，所述弯折部分包括一竖直段和分别连接于所述竖直段两端的第一横段和第二横段，所述第一横段的另一端连接于一所述第一部分，所述第二横段的另一端连接于另一所述第一部分；
所述第一横段和所述第二横段的延伸方向均平行于所述扫描线的延伸方向，所述竖直段的延伸方向垂直于所述扫描线的延伸方向。
在本申请实施例所述的阵列基板中，所述阵列基板还包括设置在所述衬底基板上有源层和第二绝缘层，以及依次设置在所述第二导电层上的平坦层、像素电极层和钝化层；所述第一导电层设置在所述第二绝缘层上，所述第二导电层还包括漏极和对应连接于所述数据线的源极；所述像素电极层包括像素电极；
在所述显示像素区中，所述平坦层上开设有对应于所述漏极的过孔，所述像素电极通过所述过孔连接于所述漏极；
在所述冗余像素区中，所述漏极与其对应的所述像素电极绝缘设置。
本申请还涉及一种显示面板，所述显示面板包括上述的阵列基板。
本申请的阵列基板及显示面板通过在扫描线主体的末端连接一导电部，且将导电部的末端表面的表面曲率设置为大于扫描线主体的末端端面的表面曲率；或在冗余像素区中，将数据线绕开扫描线，避免数据线与扫描线重叠；通过上述的设置避免扫描线末端积累的静电击穿其上的数据线，导致扫描线和数据线短接。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面对实施例中所需要使用的附图作简单的介绍。下面描述中的附图仅为本申请的部分实施例，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获取其他的附图。
图1为本申请第一实施例的阵列基板的俯视结构示意图；
图2为本申请第一实施例的阵列基板的剖视结构示意图；
图3为本申请第二实施例的阵列基板的俯视结构示意图；
图4为本申请第二实施例的阵列基板的剖视结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
需要说明的是，本申请实施例以底栅型薄膜晶体管阵列基板为例进行说，但并不限于此，比如本申请的阵列基板也可以是顶栅型薄膜晶体管阵列基板。
请参照图1和图2，图1为本申请第一实施例的阵列基板的俯视结构示意图；图2为本申请第一实施例的阵列基板的剖视结构示意图。
本实施例提供一种阵列基板100，其包括显示像素区AA和设置在所述显示像素区AA周侧的冗余(dummy)像素区DU。所述阵列基板100包括依次设置的衬底基板11、有源层12、第二绝缘层13、第一导电层14、第一绝缘层15、第二导电层16、平坦层17、像素电极层18和钝化层19。
所述第一导电层14设置在所述衬底基板11上。所述第一导电层14包扫描线141和栅极(图未示出)，扫描线141包括扫描线主体1411和导电部1412，所述导电部1412连接于所述扫描线主体1411的末端。所述末端为所述扫描线主体1411中信号传输的末端。
所述第一绝缘层15设置在所述第一导电层14上。
所述第二导电层16设置在所述第一绝缘层15上。所述第二导电层16包括多条数据线161，所述数据线161与所述扫描线主体1411交叉设置。
所述导电部1412包括首端表面14a和末端表面14b。所述首端表面14a连接于所述扫描线主体1411的末端端面14c，所述末端表面14b位于所述导电部1412远离所述首端表面14a的一侧。所述末端表面14b的表面曲率小于所述扫描线主体142的末端端面14c的表面曲率。
本第一实施例的阵列基板100通过在扫描线主体1411的末端连接一导电部1412，且将导电部1412的末端表面14b的表面曲率设置为大于扫描线主体1411的末端端面14c的表面曲率，避免扫描线141末端积累的静电击穿其上的数据线161，导致扫描线141和数据线161短接。
具体的，在扫描线的带电量以及周围环境相同的情况下，扫描线末端越尖，尖端效应越明显；而尖端越尖，表面曲率越大，其表面电荷密度越高，其附近场强越强，进而越容易发生静电击穿现象。因此本第一实施例将导电部1412作为扫描线141的末端，相较于现有技术的扫描线，本实施例并通过导电部142减小扫描线141的末端表面14b的表面曲率，来降低其等电位面，从而使得扫描线141末端不容易积累静电荷，达到降低静电击穿的风险。
可选的，所述导电部1412俯视图形为圆形、纺锤形、椭圆、梯形或方形，但并不限于此。
所述第一导电层14和所述第二导电层16均为单层结构或多层堆叠结构。所述第二导电层16可以为Mo(钼)/Al(铝)/Mo(钼)、Al(铝)/Mo(钼)、Mo(钼)/Cu(铜)、Mo(钼)/Ti(钛)/Cu(铜)中的一种；也可以为Cu(铜)、Ti(钛)、Al(铝)、Ag(银)和ITO(氧化铟锡)中的一种。
在本第一实施例所述的阵列基板100中，所述导电部1412和所述扫描线主体1411的部分位于所述冗余像素区DU。在一些实施例中，阵列基板100也可不设冗余像素区DU。
具体的，所述第二导电层16还包括漏极162以及对应连接于所述数据线161的源极(图中未示出)。所述像素电极层18包括像素电极181。
在所述显示像素区AA中，所述平坦层17上开设有对应于所述漏极162的过孔171。所述像素电极181通过所述过孔171连接于所述漏极162。
在冗余像素区DU中，所述漏极162与其对应的像素电极181绝缘设置。
请参照图3和图4，图3为本申请第二实施例的阵列基板的俯视结构示意图；图4为本申请第二实施例的阵列基板的剖视结构示意图。
本申请第二实施例的阵列基板200，其包括显示像素区AA和设置在所述显示像素区AA周侧的冗余(dummy)像素区DU。所述阵列基板200包括依次设置的衬底基板21、有源层22、第二绝缘层23、第一导电层24、第一绝缘层25、第二导电层26、平坦层27、像素电极层28和钝化层29。
所述第一导电层24设置在所述衬底基板21上。所述第一导电层24包括扫描线241和栅极(图未示出)。所述扫描线241包括一末端24a，所述扫描线末端24a为所述扫描线241中信号传输的末端。
所述第一绝缘层25设置在所述第一导电层24上。
所述第二导电层26设置在所述第一绝缘层25上。所述第二导电层26包括多条数据线261，多条数据线261包括位于所述冗余像素区DU的第一数据线26a。
所述第一数据线26a包括多个第一部分26a1和多个弯折部分26a2。所述第一部分26a1与所述扫描线241交替设置。所述弯折部分26a2连接于相邻的两个第一部分26a1。
所述弯折部分26a2于所述衬底基板21所在平面的正投影绕设在所述扫描线241末端24a于所述衬底基板21所在平面的正投影的外周侧。
本第二实施的阵列基板200在冗余像素区DU中，将数据线261绕开扫描线241，避免数据线261与扫描线241重叠；通过上述的设置避免扫描线末端24a积累的静电击穿其上的数据线261，导致扫描线241和数据线261短接。
在本第二实施例的阵列基板200中，多条所述数据线261还包括多条第二数据线26b，所述第二数据线26b至少设置在所述显示像素区AA。也即，第二数据线26b全部设置在显示像素区AA，或部分可设置在冗余像素区DU。
当部分的第二数据线26b设置在冗余像素区DU时，该部分的第二数据线26b位于所述第一数据线26a远离所述扫描线末端24a的一侧。而本第二实施例以第二数据线26a均设置在显示像素区AA为例。
在本第二实施例所述的阵列基板200中，在一所述第一数据线26a中，所述第一部分26a1的延伸方向一致，以节省布线空间。其中第一部分26a1的延伸方向垂直于扫描线241的延伸方向。
在两个相邻的所述第一部分26a1之间，所述弯折部分26a2包括一竖直段26aa和分别连接于所述竖直段26aa两端的第一横段26ab和第二横段26ac。所述第一横段26ab的另一端连接于一所述第一部分26a1，所述第二横段26ac的另一端连接于另一所述第一部分26a1。
所述第一横段26ab和所述第二横段26ac的延伸方向均平行于所述扫描线241的延伸方向，所述竖直段26aa的延伸方向垂直于所述扫描线241的延伸方向。
在本一些实施例中，所述弯折部分26a2形状为弧状，但并不限于此。
所述第一导电层24和所述第二导电层26均为单层结构或多层堆叠结构。所述第二导电层26可以为Mo/Al/Mo、Al/Mo、Mo/Cu、Mo/Ti/Cu中的一种；也可以为Cu、Ti、Al、Ag和ITO中的一种。
具体的，所述第二导电层26还包括漏极262以及对应连接于所述数据线261的源极(图中未示出)。所述像素电极层28包括像素电极281。
在所述显示像素区AA中，所述平坦层27上开设有对应于所述漏极262的过孔271。所述像素电极281通过所述过孔271连接于所述漏极262。
在冗余像素区DU中，所述漏极262与其对应的像素电极281绝缘设置。
本申请还涉及一种显示面板，所述显示面板包括上述的阵列基板100或阵列基板200。
本申请的阵列基板及显示面板通过在扫描线主体的末端连接一导电部，且将导电部的末端表面的表面曲率设置为大于扫描线主体的末端端面的表面曲率；或在冗余像素区中，将数据线绕开扫描线，避免数据线与扫描线重叠；通过上述的设置避免扫描线末端积累的静电击穿其上的数据线，导致扫描线和数据线短接。
以上对本申请实施例所提供的一种阵列基板及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种阵列基板，其特征在于，所述阵列基板包括：
衬底基板；
第一导电层，所述第一导电层设置在所述衬底基板上，所述第一导电层包括扫描线，所述扫描线包括扫描线主体和导电部，所述导电部连接于所述扫描线主体的末端，所述末端为所述扫描线主体中信号传输的末端；
第一绝缘层，所述第一绝缘层设置在所述第一导电层上；以及
第二导电层，所述第二导电层设置在所述第一绝缘层上，所述第二导电层包括多条数据线，所述数据线与所述扫描线主体交叉设置；
所述导电部包括首端表面和末端表面，所述首端表面连接于所述扫描线主体的末端端面，所述末端表面位于所述导电部远离所述首端表面的一侧；所述末端表面的表面曲率小于所述扫描线主体的末端端面的表面曲率。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括显示像素区和设置在所述显示像素区周侧的冗余像素区；
所述导电部和所述扫描线主体的部分位于所述冗余像素区。
3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括设置在所述衬底基板上有源层和第二绝缘层，以及依次设置在所述第二导电层上的平坦层、像素电极层和钝化层；所述第一导电层设置在所述第二绝缘层上，所述第二导电层还包括漏极和对应连接于所述数据线的源极；所述像素电极层包括像素电极；
在所述显示像素区中，所述平坦层上开设有对应于所述漏极的过孔，所述像素电极通过所述过孔连接于所述漏极；
在所述冗余像素区中，所述漏极与其对应的所述像素电极绝缘设置。
4.根据权利要求1所述的阵列基板，其特征在于，所述导电部俯视图形为圆形、纺锤形、椭圆、梯形或方形。
5.一种阵列基板，其包括显示像素区和设置在所述显示像素区周侧的冗余像素区，其特征在于，所述阵列基板包括：
衬底基板；
第一导电层，所述第一导电层设置在所述衬底基板上，所述第一导电层包括扫描线，所述扫描线包括一末端，所述扫描线末端为所述扫描线中信号传输的末端；
第一绝缘层，所述第一绝缘层设置在所述第一导电层上；以及
第二导电层，所述第二导电层设置在所述第一绝缘层上，所述第二导电层包括多条数据线，多条数据线包括位于所述冗余像素区的第一数据线；
所述第一数据线包括多个第一部分和多个弯折部分，所述第一部分与所述扫描线交替设置，所述弯折部分连接于相邻的两个第一部分，所述弯折部分于所述衬底基板所在平面的正投影绕设在所述扫描线末端于所述衬底基板所在平面的正投影的外周侧。
6.根据权利要求5所述的阵列基板，其特征在于，在一所述第一数据线中，所述第一部分的延伸方向一致。
7.根据权利要求6所述的阵列基板，其特征在于，所述弯折部分形状为弧状。
8.根据权利要求6所述的阵列基板，其特征在于，在两个相邻的所述第一部分之间，所述弯折部分包括一竖直段和分别连接于所述竖直段两端的第一横段和第二横段，所述第一横段的另一端连接于一所述第一部分，所述第二横段的另一端连接于另一所述第一部分；
所述第一横段和所述第二横段的延伸方向均平行于所述扫描线的延伸方向，所述竖直段的延伸方向垂直于所述扫描线的延伸方向。
9.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括设置在所述衬底基板上有源层和第二绝缘层，以及依次设置在所述第二导电层上的平坦层、像素电极层和钝化层；所述第一导电层设置在所述第二绝缘层上，所述第二导电层还包括漏极和对应连接于所述数据线的源极；所述像素电极层包括像素电极；
在所述显示像素区中，所述平坦层上开设有对应于所述漏极的过孔，所述像素电极通过所述过孔连接于所述漏极；
在所述冗余像素区中，所述漏极与其对应的所述像素电极绝缘设置。
10.一种显示面板，其特征在于，所述显示面板包括权利要求1-9任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010603323.5A CN111599826B (zh) | 2020-06-29 | 2020-06-29 | 阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010603323.5A CN111599826B (zh) | 2020-06-29 | 2020-06-29 | 阵列基板及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111599826A true CN111599826A (zh) | 2020-08-28 |
| CN111599826B CN111599826B (zh) | 2024-03-01 |
Family
ID=72184935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010603323.5A Active CN111599826B (zh) | 2020-06-29 | 2020-06-29 | 阵列基板及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111599826B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010076529A (ko) * | 2000-01-26 | 2001-08-16 | 구본준, 론 위라하디락사 | 정전기방지를 위한 박막트랜지스터 어레이기판 제조방법 |
| KR20070071380A (ko) * | 2005-12-30 | 2007-07-04 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
| US20120319932A1 (en) * | 2011-06-17 | 2012-12-20 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | ESD Protection Device of LCD Display |
| CN109087922A (zh) * | 2018-09-19 | 2018-12-25 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制作方法、显示面板 |
| US20190035352A1 (en) * | 2017-11-01 | 2019-01-31 | Xiamen Tianma Micro-Electronics Co., Ltd. | Display panel and display device |
| US20190096345A1 (en) * | 2017-09-25 | 2019-03-28 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Dummy circuit and drive circuit for flat panel display device |
-
2020
- 2020-06-29 CN CN202010603323.5A patent/CN111599826B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010076529A (ko) * | 2000-01-26 | 2001-08-16 | 구본준, 론 위라하디락사 | 정전기방지를 위한 박막트랜지스터 어레이기판 제조방법 |
| KR20070071380A (ko) * | 2005-12-30 | 2007-07-04 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
| US20120319932A1 (en) * | 2011-06-17 | 2012-12-20 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | ESD Protection Device of LCD Display |
| US20190096345A1 (en) * | 2017-09-25 | 2019-03-28 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Dummy circuit and drive circuit for flat panel display device |
| US20190035352A1 (en) * | 2017-11-01 | 2019-01-31 | Xiamen Tianma Micro-Electronics Co., Ltd. | Display panel and display device |
| CN109087922A (zh) * | 2018-09-19 | 2018-12-25 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制作方法、显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111599826B (zh) | 2024-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107845643B (zh) | 一种显示面板及显示装置 | |
| EP3367440B1 (en) | Display device having notched connection wiring | |
| CN110018598B (zh) | 显示面板及显示装置 | |
| CN109285451B (zh) | 像素数组基板 | |
| US11906859B2 (en) | Display substrate and display device | |
| KR20180070309A (ko) | 플렉서블 표시 장치 | |
| US10943930B2 (en) | Display device having a multi-path structure in a bending region | |
| US20220114931A1 (en) | Display panel and display device | |
| CN112462975A (zh) | 触控面板、显示面板以及显示装置 | |
| WO2022105510A1 (zh) | 触控面板、显示面板以及显示装置 | |
| CN110993670A (zh) | Oled显示面板 | |
| CN112086027A (zh) | 阵列基板 | |
| CN111599826A (zh) | 阵列基板及显示面板 | |
| CN111667767B (zh) | 阵列基板及显示面板 | |
| CN111124177A (zh) | 内嵌式触控显示面板 | |
| US11127669B2 (en) | Flexible display screen and flexible device | |
| CN111090201B (zh) | 显示面板及电子装置 | |
| US11024578B1 (en) | Conductive component and display device | |
| CN110444546B (zh) | 驱动背板及其制造方法 | |
| CN111524906B (zh) | 导电组件及显示装置 | |
| US11804494B2 (en) | Array substrate and preparation method thereof, display panel and display device | |
| CN111463201B (zh) | 显示面板 | |
| US11169646B2 (en) | Touch panel and display device | |
| CN111045261B (zh) | 一种显示面板 | |
| CN117133779A (zh) | 阵列基板母板、制备方法、阵列基板以及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |