CN112310035A - 封装基板和芯板 - Google Patents

封装基板和芯板 Download PDF

Info

Publication number
CN112310035A
CN112310035A CN202010762586.0A CN202010762586A CN112310035A CN 112310035 A CN112310035 A CN 112310035A CN 202010762586 A CN202010762586 A CN 202010762586A CN 112310035 A CN112310035 A CN 112310035A
Authority
CN
China
Prior art keywords
conductive
power input
power output
power
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010762586.0A
Other languages
English (en)
Inventor
张超
张强
丁同浩
王锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bitmain Development Inc
Original Assignee
Bitmain Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bitmain Technologies Ltd filed Critical Bitmain Technologies Ltd
Priority to CN202010762586.0A priority Critical patent/CN112310035A/zh
Publication of CN112310035A publication Critical patent/CN112310035A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种封装基板和芯板，封装基板包括依次层叠的导电层C1、绝缘层I1、导电层C2、绝缘层I2、第三导电层C3、绝缘层I3和导电层C4；导电层C1具有电源焊盘，导电层C4具有封装焊盘；导电层C2包括间隔排列的多个第一导电带，导电层C3包括间隔排列的多个第二导电带；电源焊盘通过贯通绝缘层I1的导电微孔与多个第一导电带电连接，封装焊盘通过贯通绝缘层I3的导电微孔与多个第二导电带电连接，每个第一导电带通过贯通绝缘层I2的导电通孔与多个第二导电带电连接；第一导电带在绝缘层I2上的正投影的延伸方向与第二导电带在绝缘层I2上的正投影的延伸方向非平行设置。根据本发明实施例的封装基板能够较好的缩小通流瓶颈和降低通路压降。

Description

封装基板和芯板
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种封装基板和一种封装基板的芯板。
背景技术
封装基板是Die(裸片)和PCB(印制电路板)互连的载体，图1-图6示出了相关技术中4层有Core(芯板)的封装基板的互连结构，叠层为1+2+1结构。C11-C41为导电层，导电层间为绝缘层I11-I31。C11为Bump Pad，C41为Package Pad。两种Pad通过C21和C31两层导电层和Via(过孔)互连。其中I11和I31具有贯穿薄介质的导电微孔(Micro via)M11，I21具有贯穿厚介质的导电通孔(PTH via)P11。相同网络的Bump Pad和PKG Pad通过I11(Microvia)+I21(PTH via)+I31(Micro via)互连。
但导电层C21和导电层C31在绝缘层I21上均沿横向铺设，即导电层C21和导电层C31同向平行铺设，导电层C11的整行焊点只与下方横向延伸的导电层独立连接，存在通流瓶颈，且通路压降较大。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明的一个目的在于提出一种封装基板，该封装基板能够较好的缩小通流瓶颈和降低通路压降。
本发明还提出一种封装基板的芯板。
为了上述目的，根据本发明的第一方面实施例提出一种封装基板，所述封装基板包括依次层叠的导电层C1、绝缘层I1、导电层C2、绝缘层I2、第三导电层C3、绝缘层I3和导电层C4；所述导电层C1具有电源焊盘，所述导电层C4具有封装焊盘；所述导电层C2包括间隔排列的多个第一导电带，所述导电层C3包括间隔排列的多个第二导电带；所述电源焊盘通过贯通所述绝缘层I1的导电微孔与多个所述第一导电带电连接，所述封装焊盘通过贯通所述绝缘层I3的导电微孔与多个所述第二导电带电连接，每个所述第一导电带通过贯通所述绝缘层I2的导电通孔与多个所述第二导电带电连接；所述第一导电带在所述绝缘层I2上的正投影的延伸方向与所述第二导电带在所述绝缘层I2上的正投影的延伸方向非平行设置。
根据本发明实施例的封装基板能够较好的缩小通流瓶颈和降低通路压降。
根据本发明的一些具体实施例，所述第一导电带在所述绝缘层I2上的正投影的延伸方向与所述第二导电带在所述绝缘层I2上的正投影的延伸方向垂直设置。
根据本发明的一些具体实施例，所述电源焊盘包括电源输入焊点和电源输出焊点；所述绝缘层I1的导电微孔包括电源输入微孔和电源输出微孔；所述第一导电带包括第一电源输入导电带和第一电源输出导电带；每个所述电源输入焊点通过对应的电源输入微孔与对应的所述第一电源输入导电带电连接，每个所述电源输出焊点通过对应的电源输出微孔与对应的所述第一电源输出导电带电连接。
根据本发明的一些具体实施例，所述绝缘层I2的导电通孔包括电源输入通孔和电源输出通孔；所述第二导电带包括第二电源输入导电带和第二电源输出导电带；每个所述第一电源输入导电带通过对应的电源输入通孔与多个所述第二电源输入导电带电连接，每个所述第一电源输出导电带通过对应的电源输出通孔与多个所述第二电源输出导电带电连接。
根据本发明的一些具体实施例，所述封装基板具有正交的横向和纵向；所述电源输入焊点在所述导电层C1上排列成多行，每行电源输入焊点沿所述横向延伸且多行电源输入焊点沿所述纵向排列，每行电源输入焊点包括间隔排列的多段；所述电源输出焊点在所述导电层C1上排列成多行，每行电源输出焊点沿所述横向延伸且多行电源输出焊点沿所述纵向排列，每行电源输出焊点包括间隔排列的多段；多行电源输入焊点和多行电源输出焊点在所述纵向上交替排列，多段电源输入焊点和多段电源输出焊点在所述横向上错开排列。
根据本发明的一些具体实施例，所述电源输入微孔与所述电源输入焊点一一对应地设置，所述电源输出微孔与所述电源输出焊点一一对应地设置。
根据本发明的一些具体实施例，所述第一电源输入导电带和第一电源输出导电带均沿所述纵向延伸且在所述横向上交替排列；每个所述第一电源输入导电带与每行电源输入微孔中的一段电连接；每个所述第一电源输出导电带与每行电源输出微孔中的一段电连接。
根据本发明的一些具体实施例，所述电源输入通孔在所述绝缘层I2上排列成多列，每列电源输入通孔沿所述纵向延伸且多列电源输入通孔沿所述横向排列，每列电源输入通孔包括间隔排列的多段；所述电源输出通孔在所述绝缘层I2上排列成多列，每列电源输出通孔沿所述纵向延伸且多列电源输出通孔沿所述横向排列，每列电源输出通孔包括间隔排列的多段；多列电源输入通孔和多列电源输入通孔在所述横向上交替排列，多段电源输入通孔和多段电源输出通孔在所述纵向上错开排列。
根据本发明的一些具体实施例，每个所述第一电源输入导电带与对应的一列电源输入通孔电连接；每个所述第一电源输出导电带与对应的一列电源输出通孔电连接。
根据本发明的一些具体实施例，所述第二电源输入导电带和第二电源输出导电带均沿所述横向延伸且在所述纵向上交替排列；每个所述第二电源输入导电带与每列电源输入通孔中的一段电连接且从同一列电源输出通孔的相邻段之间穿过；每个所述第二电源输出导电带与每列电源输出通孔中的一段电连接且从同一列电源输入通孔的相邻段之间穿过。
根据本发明的一些具体实施例，每段电源输入焊点包括三个电源输入焊点，同一行电源输入焊点的相邻段之间的距离对应两个电源输入焊点；每段电源输出焊点包括三个电源输出焊点，同一行电源输出焊点的相邻段之间的距离对应两个电源输出焊点。
根据本发明的一些具体实施例，每列电源输入通孔包括四个电源输入通孔，同一列电源输入通孔的相邻段之间的距离对应两个电源输入通孔；每列电源输出通孔包括四个电源输出通孔，同一列电源输出通孔的相邻段之间的距离对应两个电源输出通孔。
根据本发明的第二方面实施例提出一种封装基板的芯板，所述封装基板的芯板包括绝缘层I2和分别设置在所述绝缘层I2的两侧表面的导电层C2和导电层C3；所述导电层C2包括间隔排列的多个导电带，所述导电层C3包括间隔排列的多个导电带；所述导电层C2的每个导电带通过贯通所述绝缘层I2的导电通孔与所述导电层C3的多个导电带电连接；所述导电层C2的导电带在所述绝缘层I2上的正投影的延伸方向与所述导电层C3的导电带在所述绝缘层I2上的正投影的延伸方向非平行设置。
根据本发明实施例的封装基板的芯板能够较好的缩小通流瓶颈和降低通路压降。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是现有封装基板的信号互连示意图。
图2是现有封装基板的导电层C11的Bump map排布图。
图3是现有封装基板在VDD的bump附近打PTH via时的示意图。
图4是现有封装基板的绝缘层I11的过孔排布图。
图5是现有封装基板的绝缘层I11+I21的过孔排布图。
图6是现有封装基板的绝缘层I11+导电层C21+绝缘层I21+导电层C31的排布图。
图7是根据本发明实施例的封装基板的结构示意图。
图8是根据本发明实施例的封装基板的第一导电带和第二导电带正投影到绝缘层I2的示意图。
图9是根据本发明实施例的封装基板的绝缘层I1的导电微孔的布局示意图。
图10是根据本发明实施例的封装基板的绝缘层I3的导电通孔的布局示意图。
图11是根据本发明实施例的封装基板的第一导电带的布局示意图。
图12是根据本发明实施例的封装基板的第二导电带的布局示意图。
图13是根据本发明实施例的封装基板的第一导电带和第二导电带的布局示意图。
附图标记：
封装基板100、
电源焊盘110、电源输入焊点111、电源输出焊点112、
封装焊盘120、
第一导电带130、第一电源输入导电带131、第一电源输出导电带132、
第二导电带140、第二电源输入导电带141、第二电源输出导电带142、
导电微孔150、电源输入微孔151、电源输出微孔152、
导电通孔160、电源输入通孔161、电源输出通孔162。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。在本发明的描述中，“第一特征”、“第二特征”可以包括一个或者更多个该特征。此外，在本发明的描述中，“多个”的含义是两个或两个以上。
本发明基于本申请的发明人对以下事实和问题的发现和认识作出的：
相关技术中的封装基板，如图1-图6所示(箭头A所指方向为纵向，箭头B所指方向为横向)，C11-C41为导电层，导电层间为绝缘层I11-I31。C11为Bump Pad，C41为PackagePad。两种Pad通过C21和C31两层导电层和Via(过孔)互连。其中I11和I31具有贯穿薄介质的导电微孔(Micro via)M11，I21具有贯穿厚介质的导电通孔(PTH via)P11。相同网络的BumpPad和Package Pad通过I11(Micro via)+I21(PTH via)+I31(Micro via)互连。
如图2所示，一般Die的Bump map排布中，电源输入(VDD)D11和电源输出(VSS)S11信号的Bump在纵向(或横向)间隔排布。互连设计时，每个bump下需要I11的micro via和I21的PTH via连接，电气性能才能好。当在VDD的bump附近打PTH via时，由于PTH via的尺寸较大，占据VSS的bump下方区域(如图3所示)，从而导致VSS的bump无法有Micro via连接,只能通过C1层的水平方向的金属把bump间彼此互连，且因为bump间距小，C11层金属无法在纵向方向彼此互连。
按此方法设计，第2行，第5行，第7行…的bump上无法打过孔，I11的过孔排布如图4所示，增加I21的导电通孔(PTH via)PT11，整体via pattern如图5所示，C21的导电带(VDDMetal)DM11和C31层的(VSS Metal)SM11和bump排布方向一致，都是横向排布，如图6所示。
基于此，现有技术中的封装基板存在以下问题：
1、电气性能不均衡，会出现局部M1整行bump点由于无法与过孔连接，电阻值过大，例如图2中，第2行的VSS bump、第5行的VDD bump等。
2、整行bump只有横向(或纵向)导电带独立连接，存在通流瓶颈，压降较大。
为此，本发明提出一种封装基板100，下面根据附图描述根据本发明实施例的封装基板100。
如图7-13所示(箭头A所指方向为纵向，箭头B所指方向为横向)，根据本发明实施例的封装基板100包括依次层叠的导电层C1、绝缘层I1、导电层C2、绝缘层I2、第三导电层C3、绝缘层I3和导电层C4。
导电层C1具有电源焊盘110，导电层C4具有封装焊盘120，导电层C2包括间隔排列的多个第一导电带130，导电层C3包括间隔排列的多个第二导电带140。电源焊盘110通过贯通绝缘层I1的导电微孔150与多个第一导电带130电连接，封装焊盘120通过贯通绝缘层I3的导电微孔150与第二导电带140电连接。每个第一导电带130通过贯通绝缘层I2的导电通孔160与多个第二导电带140电连接。第一导电带130在绝缘层I2上的正投影的延伸方向与第二导电带140在绝缘层I2上的正投影的延伸方向非平行设置。
举例而言，电源焊盘110可为Bump Pad，封装焊盘可为Package Pad，绝缘层I1和绝缘层I2可以为聚丙烯(Polypropylene，PP)材料制成，导电层C1、导电层C2、导电层C3和导电层C4可以为导电金属层，导电通孔160的孔径大于导电微孔150的孔径。
根据本发明实施例的封装基板100，通过在导电层C1设有电源焊盘110，导电层C4设有封装焊盘120，导电层C2包括间隔排列的多个第一导电带130，导电层C3包括间隔排列的多个第二导电带140，并且电源焊盘110通过贯通绝缘层I1的导电微孔150与多个第一导电带130电连接，封装焊盘120通过贯通绝缘层I3的导电微孔150与多个第二导电带140电连接，每个第一导电带130通过贯通绝缘层I2的导电通孔160与多个第二导电带140电连接，这样实现了电源焊盘110与封装焊盘120之间的电连接，电源焊盘110与封装焊盘120中的一个与die相连且另一个与PCB互连，以便于实现die与PCB之间的电连接。
另外，第一导电带130在绝缘层I2上的正投影的延伸方向与第二导电带140在绝缘层I2上的正投影的延伸方向非平行设置，因此每个第一导电带130可以通过贯通绝缘层I2的导电通孔160与多个第二导电带140电连接，换言之，多个第一导电带130在绝缘层I2上的正投影与多个第二导电带140在绝缘层I2上的正投影彼此交叉，形成网状结构，其中，绝缘层I2的导电通孔160所在的位置为网状结构的节点，即第一导电带130在绝缘层I2上的正投影与第二导电带140在绝缘层I2上的正投影的交点，这样电源焊盘110与封装焊盘120之间的导电通路增加，减小了导电通路整体的电阻，缩小通流瓶颈，并且由于电阻降低，导电通路整体两端的电压也随着降低，从而减小通路压降。
如此，根据本发明实施例的所述封装基板100能够较好的缩小通流瓶颈和降低通路压降。
根据本发明的一些具体实施例，如图8所示，第一导电带130在绝缘层I2上的正投影的延伸方向与第二导电带140在绝缘层I2上的正投影的延伸方向垂直设置。如此，便于生产加工，简化了生产流程，提高了生产效率，且在减小通流瓶颈和通路压降的情况下，减少第一导电带和第二导电带的材耗，从而降低成本。
根据本发明的一些具体实施例，如图7所示，电源焊盘110包括电源输入焊点111和电源输出焊点112，绝缘层I1的导电微孔150包括电源输入微孔151和电源输出微孔152，第一导电带130包括第一电源输入导电带131和第一电源输出导电带132，每个电源输入焊点111通过对应的电源输入微孔151与对应的第一电源输入导电带131电连接，每个电源输出焊点112通过对应的电源输出微孔152与对应的第一电源输出导电带132电连接。其中，第一电源输入导电带131和第一电源输出导电带132之间不导通。
如此，通过将每个电源输入焊点111与对应的第一电源输入导电带131电连接，每个电源输出焊点112与对应的第一电源输出导电带132电连接通过将每个电源输出焊点112，多个电源输入焊点111之间相互连通，多个电源输出焊点112之间相互连通，保证了多个电源输入焊点111之间的电压非常接近，多个电源输出焊点112之间的电压非常接近，提高了封装基板100使用的安全性和稳定性。本领域技术人员可知的时，电源输入焊点111可为VDD焊点，电源输出焊点112可为VSS焊点。
根据本发明的一些具体实施例，如图9和图11所示，绝缘层I2的导电通孔160包括电源输入通孔161和电源输出通孔162，第二导电带140包括第二电源输入导电带141和第二电源输出导电带142，每个第一电源输入导电带131通过对应的电源输入通孔161与多个第二电源输入导电带141电连接，每个第一电源输出导电带132通过对应的电源输出通孔162与多个第二电源输出导电带142电连接。
在本发明的一些实施中，如图9和图11所示，每个第二电源输入导电带141可以通过对应的电源输入通孔161与多个第一电源输入导电带131电连接，每个第二电源输出导电带142可以通过对应的电源输出通孔162与多个第一电源输出导电带132电连接。
这样通过电源输入通孔161和电源输出通孔162的设置，保证多个第一电源输入导电带131与多个第二电源输入导电带141之间相互连通，多个第一电源输出导电带132与多个第二电源输出导电带142之间相互连通。并且，电源输入通孔161和电源输出通孔162之间互不连通。
根据本发明的一些具体实施例，如图9所示，封装基板100具有正交的横向和纵向，电源输入焊点111在导电层C1上排列成多行，每行电源输入焊点111沿所述横向延伸且多行电源输入焊点111沿所述纵向排列，每行电源输入焊点111包括间隔排列的多段。电源输出焊点112在导电层C1上排列成多行，每行电源输出焊点112沿所述横向延伸且多行电源输出焊点112沿所述纵向排列，每行电源输出焊点112包括间隔排列的多段。多行电源输入焊点111和多行电源输出焊点112在所述纵向上交替排列，多段电源输入焊点111和多段电源输出焊点112在所述横向上错开排列。
进一步地，电源输入微孔151与电源输入焊点111一一对应地设置，电源输出微孔152与电源输出焊点112一一对应地设置。
由于多行电源输入焊点111和多行电源输出焊点112在所述纵向上交替排列，多段电源输入焊点111和多段电源输出焊点112在所述横向上错开排列，因此便于对每个电源输入焊点111设置与之对应地电源输入微孔151，也便于对每个电源输出焊点112设置与之对应地电源输入微孔152。通过电源输入微孔151与电源输入焊点111一一对应地设置，电源输出微孔152与电源输出焊点112一一对应地设置，保证每个电源输入焊点111和电源输出焊点112的阻值均比较小，且多个电源输入焊点111之间电阻阻值相似，多个电源输出焊点112之间电阻阻值相似，提高了封装基板100整体的电气均衡性。
根据本发明的一些具体实施例，如图11所示，第一电源输入导电带131和第一电源输出导电带132均沿所述纵向延伸且在所述横向上交替排列，每个第一电源输入导电带131与每行电源输入微孔151中的一段电连接，每个第一电源输出导电带132与每行电源输出微孔152中的一段电连接。如此，进一步地保证了电源输入微孔151与电源输入焊点111一一对应，且电源输出微孔152与电源输出焊点112一一对应，并且，封装基板100的结构紧凑，有利于产品小型化。
进一步地，如图10所示，电源输入通孔161在绝缘层I2上排列成多列，每列电源输入通孔161沿所述纵向延伸且多列电源输入通孔161沿所述横向排列，每列电源输入通孔161包括间隔排列的多段；电源输出通孔162在绝缘层I2上排列成多列，每列电源输出通孔162沿所述纵向延伸且多列电源输出通孔162沿所述横向排列，每列电源输出通孔162包括间隔排列的多段。多列电源输入通孔161和多列电源输出通孔162在所述横向上交替排列，多段电源输入通孔161和多段电源输出通孔162在所述纵向上错开排列。
如此，进一步地保证了电源输入微孔151与电源输入焊点111一一对应，且电源输出微孔152与电源输出焊点112一一对应，并且，封装基板100的结构紧凑，有利于产品小型化。
再进一步地，如图11所示，每个第一电源输入导电带131与对应的一列电源输入通孔161电连接，每个第一电源输出导电带132与对应的一电源输出通孔162电连接。
更进一步地，如图12和图13所示，第二电源输入导电带141和第二电源输出导电带142均沿所述横向延伸且在所述纵向上交替排列，每个第二电源输入导电带141与每列电源输入通孔161中的一段电连接且从同一列电源输出通孔162的相邻段之间穿过，每个第二电源输出导电带142与每列电源输出通孔162中的一段电连接且从同一列电源输入通孔161的相邻段之间穿过。
如此，实现了第一电源输入导电带131和第二电源输入导电带141之间的电连接，且第一电源输出导电带132和第二电源输出导电带142之间的电连接。并且，实现了第一导电带130在绝缘层I2上的正投影的延伸方向与第二导电带140在绝缘层I2上的正投影的延伸方向非平行设置。
具体地，如图9所示，每段电源输入焊点111包括三个电源输入焊点111，同一行电源输入焊点111的相邻段之间的距离对应两个电源输入焊点111，每段电源输出焊点112包括三个电源输出焊点112，同一行电源输出焊点112的相邻段之间的距离对应两个电源输出焊点112。如此，可以保证电源输入焊点111和电源输出焊点112之间相互交错，便于电源输入微孔151和电源输出微孔152的设置，防止由于导电通孔160的设置而导致电源输入微孔151和电源输出微孔152无法设置的情况出现，同时封装基板100的结构紧凑，有利于产品小型化。
进一步地，如图10所示，每列电源输入通孔161包括四个电源输入通孔161，同一列电源输入通孔161的相邻段之间的距离对应两个电源输入通孔161，每列电源输出通孔162包括四个电源输出通孔162，同一列电源输出通孔162的相邻段之间的距离对应两个电源输出通孔162。如此，可以保证电源输入通孔161和电源输出通孔162之间相互交错，便于电源输入微孔151和电源输出微孔152焊点的设置，同时封装基板100的结构紧凑，有利于产品小型化。
在本发明的一些实施中，相关技术的封装基板100的电源焊盘110和本发明实施例的封装基板100的电源焊盘110的阻值对比：
Per Bump Resistance Max(mohm) Min(mohm) Average(mohm)
相关技术的封装基板 7.0 0.8 3.90
本发明的封装基板100 1.5 0.6 1.05
下面根据附图描述根据本发明实施例的封装基板100的芯板，封装基板100的芯板包括绝缘层I2和分别设置在绝缘层I2的两侧表面的导电层C2和导电层C3，导电层C2包括间隔排列的多个第一导电带130，导电层C3包括间隔排列的多个第二导电带140，每个第一导电带130通过贯通绝缘层I2的导电通孔160与多个第二导电带140电连接，第一导电带130在绝缘层I2上的正投影的延伸方向与第二导电带140在绝缘层I2上的正投影的延伸方向非平行设置。
如此，根据本发明实施例的封装基板100的芯板能够较好的缩小通流瓶颈和降低通路压降。
下面根据附图举例描述封装基板100：
首先，将导电层C1和导电层C2通过导电微孔150(Micro Via)互连，导电层C1设有多排电源焊盘110(Bump Pad)，多排电源焊盘110一部分为电源输入焊点111(VDD)且另一部分为电源输出焊点112(VSS)，每排Bump Pad都是先排列三个Micro Via，再空缺两个MicroVia，再排列三个Micro Via，依次类推排布。其中，VDD和VSS相互错开设计，换言之，在VDD排的空缺Micro Via的地方，则相邻VSS排设置Micro Via，如图9所示；
其次，将导电层C2和导电层C3通过导电通孔160(PTH via)连接，PTH Via排列为多列，每列PTH Via沿纵向延伸，相邻两列的PTH Via交错排列，每列先排列四个PTH Via再空缺两个PTH Via，再排列四个PTH Via，依次类推排布，这样可以保证每排Bump Pad都有Micro Via与导电通孔160(PTH via)连接，其中，PTH Via的布局如图10所示；
然后，在导电层C2设置多条第一导电带130(第一导电带130可以为导电金属材料制成)，每条第一导电带130沿纵向延伸，多条第一导电带130一部分为第一电源输入导电带131且另一部分为第一电源输出导电带132，第一电源输入导电带131与VDD电连接，第一电源输出导电带132与VSS电连接，第一电源输入导电带131和第一电源输出导电带132按照VDD和VSS交错的方式排列，如图11所示；
之后，在导电层C3设置多条第二导电带140(第二导电带140可以为导电金属材料制成)，每条第二导电带140沿横向延伸，多条第二导电带140一部分为第二电源输入导电带141且另一部分为第二电源输出导电带142，第二电源输入导电带141与VDD电连接，第二电源输出导电带142与VSS电连接，第二电源输入导电带141和第二电源输出导电带142按照VDD和VSS交错的方式排列，如图12所示；
最后，将多条第一导电带130和多条第二导电带140以及导电微孔150和导电通孔160一起显示，如图13所示。
根据本发明实施例的封装基板100的其他构成对于本领域普通技术人员而言都是已知的，这里不再详细描述。
在本说明书的描述中，参考术语“具体实施例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (13)

1.一种封装基板，其特征在于，所述封装基板包括依次层叠的导电层C1、绝缘层I1、导电层C2、绝缘层I2、第三导电层C3、绝缘层I3和导电层C4；
所述导电层C1具有电源焊盘，所述导电层C4具有封装焊盘；
所述导电层C2包括间隔排列的多个第一导电带，所述导电层C3包括间隔排列的多个第二导电带；
所述电源焊盘通过贯通所述绝缘层I1的导电微孔与多个所述第一导电带电连接，所述封装焊盘通过贯通所述绝缘层I3的导电微孔与多个所述第二导电带电连接，每个所述第一导电带通过贯通所述绝缘层I2的导电通孔与多个所述第二导电带电连接；
所述第一导电带在所述绝缘层I2上的正投影的延伸方向与所述第二导电带在所述绝缘层I2上的正投影的延伸方向非平行设置。
2.根据权利要求1所述的封装基板，其特征在于，所述第一导电带在所述绝缘层I2上的正投影的延伸方向与所述第二导电带在所述绝缘层I2上的正投影的延伸方向垂直设置。
3.根据权利要求1所述的封装基板，其特征在于，所述电源焊盘包括电源输入焊点和电源输出焊点；
所述绝缘层I1的导电微孔包括电源输入微孔和电源输出微孔；
所述第一导电带包括第一电源输入导电带和第一电源输出导电带；
每个所述电源输入焊点通过对应的电源输入微孔与对应的所述第一电源输入导电带电连接，每个所述电源输出焊点通过对应的电源输出微孔与对应的所述第一电源输出导电带电连接。
4.根据权利要求3所述的封装基板，其特征在于，所述绝缘层I2的导电通孔包括电源输入通孔和电源输出通孔；
所述第二导电带包括第二电源输入导电带和第二电源输出导电带；
每个所述第一电源输入导电带通过对应的电源输入通孔与多个所述第二电源输入导电带电连接，每个所述第一电源输出导电带通过对应的电源输出通孔与多个所述第二电源输出导电带电连接。
5.根据权利要求3所述的封装基板，其特征在于，所述封装基板具有正交的横向和纵向；
所述电源输入焊点在所述导电层C1上排列成多行，每行电源输入焊点沿所述横向延伸且多行电源输入焊点沿所述纵向排列，每行电源输入焊点包括间隔排列的多段；
所述电源输出焊点在所述导电层C1上排列成多行，每行电源输出焊点沿所述横向延伸且多行电源输出焊点沿所述纵向排列，每行电源输出焊点包括间隔排列的多段；
多行电源输入焊点和多行电源输入焊点在所述纵向上交替排列，多段电源输入焊点和多段电源输出焊点在所述横向上错开排列。
6.根据权利要求5所述的封装基板，其特征在于，所述电源输入微孔与所述电源输入焊点一一对应地设置，所述电源输出微孔与所述电源输出焊点一一对应地设置。
7.根据权利要求6所述的封装基板，其特征在于，所述第一电源输入导电带和第一电源输出导电带均沿所述纵向延伸且在所述横向上交替排列；
每个所述第一电源输入导电带与每行电源输入微孔中的一段电连接；
每个所述第一电源输出导电带与每行电源输出微孔中的一段电连接。
8.根据权利要求4所述的封装基板，其特征在于，所述电源输入通孔在所述绝缘层I2上排列成多列，每列电源输入通孔沿所述纵向延伸且多列电源输入通孔沿所述横向排列，每列电源输入通孔包括间隔排列的多段；
所述电源输出通孔在所述绝缘层I2上排列成多列，每列电源输出通孔沿所述纵向延伸且多列电源输出通孔沿所述横向排列，每列电源输出通孔包括间隔排列的多段；
多列电源输入通孔和多列电源输出通孔在所述横向上交替排列，多段电源输入通孔和多段电源输出通孔在所述纵向上错开排列。
9.根据权利要求8所述的封装基板，其特征在于，每个所述第一电源输入导电带与对应的一列电源输入通孔电连接；
每个所述第一电源输出导电带与对应的一列电源输出通孔电连接。
10.根据权利要求8所述的封装基板，其特征在于，所述第二电源输入导电带和第二电源输出导电带均沿所述横向延伸且在所述纵向上交替排列；
每个所述第二电源输入导电带与每列电源输入通孔中的一段电连接且从同一列电源输出通孔的相邻段之间穿过；
每个所述第二电源输出导电带与每列电源输出通孔中的一段电连接且从同一列电源输入通孔的相邻段之间穿过。
11.根据权利要求5-7中任一项所述的封装基板，其特征在于，每段电源输入焊点包括三个电源输入焊点，同一行电源输入焊点的相邻段之间的距离对应两个电源输入焊点；
每段电源输出焊点包括三个电源输出焊点，同一行电源输出焊点的相邻段之间的距离对应两个电源输出焊点。
12.根据权利要求8-10中任一项所述的封装基板，其特征在于，每列电源输入通孔包括四个电源输入通孔，同一列电源输入通孔的相邻段之间的距离对应两个电源输入通孔；
每列电源输出通孔包括四个电源输出通孔，同一列电源输出通孔的相邻段之间的距离对应两个电源输出通孔。
13.一种封装基板的芯板，其特征在于，包括绝缘层I2和分别设置在所述绝缘层I2的两侧表面的导电层C2和导电层C3；
所述导电层C2包括间隔排列的多个导电带，所述导电层C3包括间隔排列的多个导电带；
所述导电层C2的每个导电带通过贯通所述绝缘层I2的导电通孔与所述导电层C3的多个导电带电连接；
所述导电层C2的导电带在所述绝缘层I2上的正投影的延伸方向与所述导电层C3的导电带在所述绝缘层I2上的正投影的延伸方向非平行设置。
CN202010762586.0A 2020-07-31 2020-07-31 封装基板和芯板 Pending CN112310035A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010762586.0A CN112310035A (zh) 2020-07-31 2020-07-31 封装基板和芯板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010762586.0A CN112310035A (zh) 2020-07-31 2020-07-31 封装基板和芯板

Publications (1)

Publication Number Publication Date
CN112310035A true CN112310035A (zh) 2021-02-02

Family

ID=74483657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010762586.0A Pending CN112310035A (zh) 2020-07-31 2020-07-31 封装基板和芯板

Country Status (1)

Country Link
CN (1) CN112310035A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2550900Y (zh) * 2002-07-04 2003-05-14 威盛电子股份有限公司 覆晶封装基板
CN101202267A (zh) * 2006-12-13 2008-06-18 国际商业机器公司 用于为集成电路芯片提供电互连的方法和结构
US20110121366A1 (en) * 2009-04-14 2011-05-26 NuPGA Corporation System comprising a semiconductor device and structure
US20150348895A1 (en) * 2013-01-21 2015-12-03 Pbt Pte. Ltd. Substrate for semiconductor packaging and method of forming same
CN107026135A (zh) * 2015-12-30 2017-08-08 台湾积体电路制造股份有限公司 具有错列鱼骨式电源网络的集成电路
CN206711895U (zh) * 2017-06-02 2017-12-05 京东方科技集团股份有限公司 一种阵列基板、电致发光显示面板及显示装置
CN109087922A (zh) * 2018-09-19 2018-12-25 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示面板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2550900Y (zh) * 2002-07-04 2003-05-14 威盛电子股份有限公司 覆晶封装基板
CN101202267A (zh) * 2006-12-13 2008-06-18 国际商业机器公司 用于为集成电路芯片提供电互连的方法和结构
US20110121366A1 (en) * 2009-04-14 2011-05-26 NuPGA Corporation System comprising a semiconductor device and structure
US20150348895A1 (en) * 2013-01-21 2015-12-03 Pbt Pte. Ltd. Substrate for semiconductor packaging and method of forming same
CN107026135A (zh) * 2015-12-30 2017-08-08 台湾积体电路制造股份有限公司 具有错列鱼骨式电源网络的集成电路
CN206711895U (zh) * 2017-06-02 2017-12-05 京东方科技集团股份有限公司 一种阵列基板、电致发光显示面板及显示装置
CN109087922A (zh) * 2018-09-19 2018-12-25 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示面板

Similar Documents

Publication Publication Date Title
US6388890B1 (en) Technique for reducing the number of layers in a multilayer circuit board
DE102016113946B4 (de) PCB-basiertes Halbleitergehäuse mit integrierter elektrischer Funktionalität
US7687912B2 (en) Semiconductor component comprising interconnected cell strips
US7256354B2 (en) Technique for reducing the number of layers in a multilayer circuit board
US7684204B2 (en) Circuit board for mounting multilayer chip capacitor and circuit board apparatus including the multilayer chip capacitor
JP3386977B2 (ja) 多層回路基板
US7630188B2 (en) Conditioner with coplanar conductors
JPH11150158A (ja) 多層回路基板
CN203351589U (zh) 金属-氧化物-金属电容器
CN105359629A (zh) 印刷布线板和印刷布线板制造方法
CN101646300A (zh) 印刷布线板和印刷电路板
KR20120008982A (ko) 다층 회로 기판 및 다층 회로 기판의 제조 방법
US6384485B1 (en) Semiconductor device
US20210136926A1 (en) Multi-layered circuit board
US7069646B2 (en) Techniques for reducing the number of layers in a multilayer signal routing device
US9659868B2 (en) Semiconductor apparatus
US5157477A (en) Matched impedance vertical conductors in multilevel dielectric laminated wiring
DE102004060345A1 (de) Halbleitervorrichtung mit geschichteten Chips
US20080251286A1 (en) Method For Increasing a Routing Density For a Circuit Board and Such a Circuit Board
CN112310035A (zh) 封装基板和芯板
JP2011138812A (ja) 電源モジュール
JP2001094011A (ja) 半導体集積回路
CN113035864B (zh) 电源配置结构、集成电路器件和电子设备
US6459049B1 (en) High density signal routing
US7281326B1 (en) Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230609

Address after: 1 Raffles Plaza, Singapore, 36-01

Applicant after: Bitmain Development Co.,Ltd.

Address before: Room A1, 11 / F, punctuality building, 245-251 Hennessy Road, Hong Kong, China

Applicant before: BITMAIN TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right