CN2550900Y - 覆晶封装基板 - Google Patents

覆晶封装基板 Download PDF

Info

Publication number
CN2550900Y
CN2550900Y CN02240995U CN02240995U CN2550900Y CN 2550900 Y CN2550900 Y CN 2550900Y CN 02240995 U CN02240995 U CN 02240995U CN 02240995 U CN02240995 U CN 02240995U CN 2550900 Y CN2550900 Y CN 2550900Y
Authority
CN
China
Prior art keywords
power supply
bump pads
section
gasket ring
joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN02240995U
Other languages
English (en)
Inventor
许志行
徐鑫洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CN02240995U priority Critical patent/CN2550900Y/zh
Application granted granted Critical
Publication of CN2550900Y publication Critical patent/CN2550900Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

本实用新型涉及一种覆晶封装基板，具有多层图案化导线层，其依序相互重叠、至少一绝缘层，其配置介于相邻二导线层之间，用以电性隔离导线层，并与导线层相互交错叠合、及多个导电插塞，其分别贯穿绝缘层，用以电性连接这些导线层。最顶层的导线层具有一电源凸块垫区段，其具有多个电源凸块垫，而这最底层的导线层则具有多个接合垫，其中电源凸块垫区段可与相邻的接地凸块垫区段相互置换，或设计将电源凸块垫区段的两端朝向邻近的接地凸块垫区段的方向延伸，使电源凸块垫区段的两端的电源凸块垫可经由导线层及导电插塞而分别电性连接至接合垫之一。

Description

覆晶封装基板
技术领域
本实用新型涉及一种覆晶封装基板，且特别涉及一种可降低平面电感的覆晶封装基板。
背景技术
覆晶接合技术(Flip Chip Interconnect Technology，FC。或称倒装片接合技术)主要利用面数组(Area Array)的排列方式，将芯片(die)的多个焊垫(die pad)配置于芯片的主动表面(active surface)上，并在各个焊垫上形成凸块(bump)，接着在将芯片翻覆(flip)之后，利用芯片上的凸块对应连接至承载器(carrier)的接点，使得芯片可经由承载器而电性连接至外界的电子装置。由于覆晶接合技术可适用于高脚数(High Pin Count)的芯片封装，并具有可缩小封装面积及缩短信号传输路径等优点，使得覆晶接合技术已被广泛地应用于芯片封装领域。常见应用覆晶接合技术的芯片封装型态有覆晶球格数组型(Flip Chip Ball Grid Array，FCBGA)、覆晶针格数组型(Flip Chip Pin Grid Array，FCPGA)及基板上有芯片型(Chip On Board，COB)等。
请参考图1，其为公知的一种覆晶球格数组型封装结构的剖示图。芯片10的主动表面12配置有多个焊垫14，用以作为芯片10的信号输出入的媒介，而焊垫14上更分别配置有一凸块20，用以分别连接覆晶封装基板30的顶面上的凸块垫(bump pad)33a。此外，覆晶封装基板30主要由多层图案化的导线层32及多层绝缘层34所相互交错叠合而成，并可利用多个导电插塞36分别贯穿绝缘层34，用以电性连接二层或二层以上的导线层32，其中导电插塞36包括镀通插塞(Plating Through Hole，PTH)36a及导通插塞(via)36b。另外，覆晶封装基板30的顶面的凸块垫33a由这些导线层32的最顶层者(即导线层32a)所构成，并利用一图案化的焊罩层(Solder Mask)38a来保护导线层32a，同时暴露出导线层32a的凸块垫33a。
请同样参考图1，覆晶封装基板30的底面更配置有多个接合垫33b，其由导线层32的最底层者(即导线层32b)所形成，并同样利用一图案化的焊罩层38b来保护导线层32b，同时暴露出导线层32b的接合垫33b，而接合垫33b上更可配置焊球(Ball)40等导电结构。因此，芯片10的焊垫14可分别经由凸块20，而电性及机械性连接至覆晶封装基板30的对应的凸块垫33a，再经由各层导线层32及各个导电插塞36，而向下绕线至覆晶封装基板30的底面的接合垫33b，最后利用接合垫33b上的焊球40等导电结构，而电性及机械性连接至下一层级(next level)的电子装置，例如一印刷电路板(PCB)。
请同样参考图1，由于芯片10的焊垫14以面数组的方式，分布于芯片10的主动表面12上，所以覆晶封装基板30的凸块垫33a亦将对应以面数组的方式，配置于覆晶封装基板30的顶面。此外，为了对应芯片10的不同功能的焊垫14，凸块垫33a包括有信号凸块垫、电源凸块垫、接地凸块垫、核心电源/接地凸块垫。
请同时参考图1、图2A，其中图2A为公知的一种覆晶封装基板的凸块垫布局方式的示意图。公知的一种凸块垫33a的布局方式依照凸块垫33a的功能不同，将具有核心电源/接地功能的凸块垫33a配置于中央，而形成一核心电源/接地凸块垫区域110，并依序将具有信号、电源及接地功能的凸块垫33a分别组成一第一信号凸块垫环120、一电源凸块垫环130、一接地凸块垫环140及一第二信号凸块垫环150，并呈同心环状排列分布于核心电源/接地凸块垫区域110的外围。此外，电源凸块垫环130由多个电源凸块垫区段130a、130b、130c及130d，其头尾依序相互邻接，而这些电源凸块垫区段130a、130b、130c及130d则分别为四个单一电源群组。
请同时参考图1、图2B，其中图2B为公知的一种覆晶封装基板的接合垫布局方式的示意图。为了对应图2A的凸块垫布局方式，公知技术对应提出一种应用于覆晶封装基板的接合垫布局方式，用以缩短绕线路径及降低平面电感。因此，依照接合垫33b的功能不同，将具有核心电源/接地功能的接合垫33b规划配置于覆晶封装基板30的底面中央，而形成一核心电源/接地接合垫区域112，并依序将具有信号、电源及接地功能的接合垫33b分别组成一第一信号接合垫环122、一电源接合垫环132、一接地接合垫环142及一第二信号接合垫环152，并呈同心环状排列分布于核心电源/接地接合垫区域112的外围。此外，电源接合垫环132由多个电源接合垫区段132a、132b、132c及132d，其头尾依序相互邻接，而这些电源接合垫区段132a、132b、132c及132d则分别为四个单一电源群组。
请参考图1、图3，其中图3为公知的同一电源群组外侧的凸块与焊球的示意图。由于同一电源群组的凸块101经由图1的覆晶封装基板30的导线层32及导电插塞36，而向下绕线至对应的焊球102，因此，在同一电源群组的两端(如圈选区域)将具有高平面电感(Plane Inductance)的特性，如此将会影响芯片10于覆晶封装之后的电气效能。
发明内容
本实用新型的目的在于提出一种覆晶封装基板，可以降低于同一电源群组的接近两端处产生较高平面电感值的现象，并可有效抑制同步切换噪声(Synchronous Switching Noise，SSN)，进而提升芯片于覆晶封装之后的整体电气效能。
基于本实用新型的上述目的，本实用新型提出一种覆晶封装基板，此覆晶封装基板具有多层图案化导线层，其依序相互重叠、至少一绝缘层，其配置介于二相邻的导线层之间，用以电性隔离导线层，并与导线层相互交错叠合、以及多个导电插塞，其分别贯穿绝缘层，用以电性连接这些导线层。最顶层的导线层具有至少一电源凸块垫区段，其具有多个电源凸块垫，而这最底层的导线层则具有多个接合垫，其中电源凸块垫区段可与相邻的接地凸块垫区段相互置换，或设计将电源凸块垫区段的两端朝向邻近的接地凸块垫区段的方向延伸，使得电源凸块垫区段的两端的电源凸块垫可经由导线层及导电插塞而分别电性连接至接合垫之一。
为让本实用新型的上述目的、特征和优点能明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。
附图说明
图1为公知的一种覆晶球格数组型封装结构的剖示图；
图2A为公知的一种覆晶封装基板的凸块垫布局方式的示意图；
图2B为公知的一种覆晶封装基板的接合垫布局方式的示意图；
图3为公知的同一电源群组外侧的凸块与焊球的示意图；
图4为本实用新型的同一电源群组外侧的凸块与焊球的示意图；
图5A为本实用新型的较佳实施例的一种覆晶封装基板，其凸块垫布局方式的示意图；
图5B为本实用新型的较佳实施例的一种覆晶封装基板，其接合垫布局方式的示意图；以及
图6为公知与本实用新型的覆晶封装基板，其平面电感曲线的比较图。
图标说明
10：芯片               12：主动表面
14：焊垫               20：凸块
30：覆晶封装基板       32、32a、32b：导线层
33a：凸块垫            33b：焊球垫
34：绝缘层             36：导电插塞
36a：镀通插塞          36b：导通插塞
38a、38b：焊罩层       40：焊球
110：核心电源/接地凸块垫区域
120：第一信号凸块垫环
130：电源凸块垫环
130a～130d：电源凸块垫区段
140：接地凸块垫环
150：第二信号凸块垫环
112：核心电源/接地接合垫区域
122：第一信号接合垫环
132：电源接合垫环
132a～132d：电源接合垫区段
142：接地接合垫环
152：第二信号接合垫环
210：核心电源/接地凸块垫区域
220：第一信号凸块垫环
230：电源凸块垫环
230a～230d：电源凸块垫区段
240：接地凸块垫环
240a～240b：接地凸块垫区段
250：第二信号凸块垫环
212：核心电源/接地接合垫区域
232：电源接合垫环
232a～232d：电源接合垫区段
242：接地接合垫环
242a～242b：接地接合垫区段
252：信号接合垫环
301、302：平面电感曲线
具体实施方式
请参考图2A，公知的电源凸块垫环130由多个电源凸块垫区段130a、130b、130c及130d，其头尾依序相互邻接而成，而这些电源凸块垫区段130a、130b、130c及130d分别为四个单一电源群组。然而，为了预防单一电源凸块垫区段130a、130b、130c或130d的两端产生较高的平面电感值，请参考图4，其为本实用新型的同一电源群组外侧的凸块与焊球的示意图。本实用新型利用同一电源群组的两端的凸块201，如凸块201a及凸块201b，分别向下连接至对应的焊球202a及焊球202b，如此将可有效降低同一电源群组的两端产生较高的平面电感值。以图2A的电源凸块垫区段130d为例，同一电源凸块垫区段130d的两端的电源凸块垫33a分别经过图1的导线层32及导通插塞36，而向下绕线至接合垫33b，并电性连接接合垫33b，如此将可降低电源凸块垫区段130d的两端的平面电感值，并有效抑制同步切换噪声，进而提升芯片10的整体的电气效能。
请参考图1、2A、5A，其中图5A为本实用新型的较佳实施例的一种覆晶封装基板，其凸块垫布局方式的示意图。如图5A所示，第一信号凸块垫环220、电源凸块垫环230、接地凸块垫环240及第二信号凸块垫环250以核心电源/接地凸块垫区域210为中心，而呈同心环状排列分布。值得注意的是，由于电源凸块垫环230的正下方通常配设有多个接合垫33b，使得电源凸块垫环230的(电源)凸块垫33a将可经由最短的路径，而向下绕线连接至(电源)接合垫33b，再经由接合垫33b上的焊球40等导电结构，而连接至外界的电子装置。
请同样参考图1、2A、5A，受限于接合垫33b的最小间距及焊球40的球径尺寸的因素，位于电源凸块垫环230正下方的接合垫33b的位置将很难完全对应到图2A的所有电源凸块垫区段130a、130b、130c及130d其两端的凸块垫33a的位置。因此，当电源凸块垫区段230d的两端的(电源)凸块垫33a其正下方并无对应到任何(电源)接合垫33b时，可使得电源凸块垫区段230d的部分(电源)凸块垫33a与接地凸块垫环240的部分(接地)凸块垫33a相互置换，如图式的双箭头方向所示，因而使置换后的电源凸块垫区段230d成为接地凸块垫环240的部分凸块垫区段，但在功能上仍是作为原来的电源群组。此外，置换后的(接地)凸块垫33a则另外组成接地凸块垫区段240b，而成为电源凸块垫环230的部分凸块垫区段，但在功能上仍是作为(接地)凸块垫33a。此外，接地凸块垫环240的其余未相互置换的(接地)凸块垫33a则另外组成一接地凸块垫区段240a，其与电源凸块垫区段230d之间头尾依序相互邻接。
请再参考图1、5A，电源凸块垫区段230d，除了与相邻外围的接地凸块垫环240的部分凸块垫区段相互置换以外，亦可与相邻内围的第一信号凸块垫环220的部分凸块垫区段相互置换。然而，当接地凸块垫环240与第一信号凸块垫环220相互置换时，电源凸块垫区段230d亦可与相邻内围的接地凸块垫环240的部分凸块垫区段相互置换，或与相邻外围的第一信号凸块垫环220的部分凸块垫区段相互置换，值得注意的是，这样的情况并未绘示于图5A中，但仍属于本实用新型的较佳实施例。
请再参考图1、5A，本实用新型可将电源凸块垫区段230d与相邻外围(或相邻内围)的接地凸块垫环240((第一)信号凸块垫环220)的部分凸块垫区段相互置换，使得电源凸块垫区段230d的两端的(电源)凸块垫33a将更为接近其所对应的(电源)接合垫33b，除了可缩短上述的(电源)凸块垫33a与其所对应的(电源)接合垫33b之间的绕线距离以外，更可降低凸块垫33a绕线至接合垫33b所产生的平面电感值，故可有效抑制同步切换噪声，进而提升芯片于封装之后的电气效能。
请同时参考图1、5A，更可增加电源凸块垫区段230d的凸块垫33a的数量，例如分别将电源凸块垫区段230d的一端(或两端)，沿着接地凸块垫环240的环绕方向向外延伸，因而增加电源凸块垫区段230d的长度，进而增加其凸块垫33a的分布区域及数量，使得置换后的电源凸块垫区段230d的两端分别与电源凸块垫区段230a的一端及电源凸块垫区段230c的一端相互内外并排，意即在电源凸块垫区段230d与电源凸块垫区段230a、230c的交界处上，电源凸块垫区段230d的一端的凸块垫33a可以并排于电源凸块垫区段230a的一端的凸块垫33a邻侧，而电源凸块垫区段230d的另一端的凸块垫33a亦可并排于电源凸块垫区段230c的一端的凸块垫33a邻侧。因此，电源凸块垫区段230d的两端的凸块垫33a将可更分别接近其对应的接合垫33b，藉以缩短上述的凸块垫33a与对应其的接合垫33b之间的路径，进而提升芯片10于覆晶封装之后的电气效能。
请同时参考图1、5A，值得注意的是，置换后的电源凸块垫区段230d的一端的(电源)凸块垫33a泛指以置换后的电源凸块垫区段230d的一末端为圆心，且以图1的相邻二接合垫33b的最短间距为半径所围成圆形区域内的这些(电源)凸块垫33a之一。此外，置换后的电源凸块垫区段230d的另一端的(电源)凸块垫33a泛指以置换后的电源凸块垫区段230d的另一末端为圆心，且以图1的相邻二接合垫33b的最短间距为半径所围成圆形区域内的这些(电源)凸块垫33a之一。
在本实用新型的较佳实施例中，除了利用内外相互置换的方式，使得同一电源凸块垫区段的两端的电源凸块垫更能接近其所对应的接合垫的外，本实用新型的较佳实施例更提供另一种覆晶封装基板的凸块垫的布局方式。
请同时参考图1、5A，以电源凸块垫环230的电源凸块垫区段230b为例，为使得电源凸块垫区段230b的两端的(电源)凸块垫33a更接近其所对应的(电源)接合垫33b，在凸块垫33a的布局设计上，可使得电源凸块垫区段230b的一端(或两端)朝向相邻的接地凸块垫区段240a的方向延伸，如单箭头方向所示。因此，电源凸块垫区段230b的两端的(电源)凸块垫33a将可更接近其所对应的(电源)接合垫33b。
请再参考图5A，电源凸块垫区段230d的一端(或两端)除了可向外延伸至相邻外围的接地凸块垫环240的接地凸块垫区段240a以外，电源凸块垫区段230d的一端(或两端)亦可向内延伸至相邻内围的第一信号凸块垫环220。同样地，当接地凸块垫环240与第一信号凸块垫环220相互置换时，电源凸块垫区段230d的一端(或二端)亦可向内延伸至相邻内围的接地凸块垫环240，或是向外延伸至相邻外围的第一信号凸块垫环220，值得注意的是，这样的情况并未绘示于图5A中，但仍属于本实用新型的较佳实施例。
为了缩短凸块垫绕线至对应的接合垫的距离，并同时降低平面电感的产生，本实用新型所揭露的覆晶封装基板其凸块垫的两种布局方式，其亦可应用在同一覆晶封装基板的接合垫的布局方式。
请参考图5B，其为本实用新型的较佳实施例的一种覆晶封装基板，其接合垫布局方式的示意图。为了对应图5A的凸块垫的布局方式，本实用新型对应提出一种应用于覆晶封装基板的接合垫的布局方式。同样地，依照接合垫33b的功能不同，可将具有核心电源/接地功能的接合垫33b配置于覆晶封装基板30的底面中央，而形成一核心电源/接地接合垫区域212，并依序将具有信号、电源及接地功能的接合垫33b分别组成一电源接合垫环232、一接地接合垫环242及一信号接合垫环252，三者均呈同心环状排列分布于核心电源/接地接合垫区域212的外围。
请参考图1、5A、5B，值得注意的是，图5A的第一信号凸块垫环220与第二信号凸块垫环250的凸块垫33a均可绕线至图5B的信号接合垫环252的接合垫33b，再经由焊球40等导电结构而与外界相互电性连接。
请同样参考图1、5A、5B，由于图5A的电源凸块垫区段230d的(电源)凸块垫33a与接地凸块垫区段240的部分(电源)凸块垫33a已相互置换，所以第5图的电源接合垫区段232d的(电源)接合垫33b亦可与接地接合垫区段242的部分(接地)接合垫33b相互置换，使得电源接合垫区段232d成为接地接合垫环242的部分接合垫区段，但在功能上仍是作为原来的电源群组，而置换后的(接地)接合垫33b则另外组成接地接合垫区段240b，而成为电源接合垫环230的部分接合垫区段，但在功能上仍是作为(接地)接合垫33b。此外，接地接合垫环240的其余未互换位置的(接地)接合垫33b则另外组成一接地接合垫区段240a，其与电源接合垫区段230d之间头尾依序相互邻接。
请再参考图1、5B，电源接合垫区段232d，除了与相邻外围的接地接合垫环242的部分接合垫区段相互置换以外，当接地接合垫环242与信号接合垫环252相互置换时，电源接合垫区段232d亦可与相邻外围的信号凸块垫环252的部分接合垫区段相互置换，值得注意的是，这样的情况并未绘示于图5B中，但仍属于本实用新型的较佳实施例。
请同时参考图1、5B，更可增加电源接合垫区段232d的接合垫33b的数量，例如分别将电源接合垫区段232d的一端(或两端)，沿着接地接合垫环242的环绕方向向外延伸，因而增加电源接合垫区段232d的长度，进而增加其接合垫33b的分布区域及数量，使得置换后的电源接合垫区段232d的两端分别与电源接合垫区段232a的一端及电源接合垫区段232c的一端相互内外并排，意即在电源接合垫区段232d与电源接合垫区段232a、232c的交界处上，电源接合垫区段232d的一端的接合垫33b可以并排于电源接合垫区段232a的一端的接合垫33b邻侧，或是电源接合垫区段232d的另一端的接合垫33b已可并排于电源接合垫区段232c的一端的接合垫33b邻侧，因而增加同一电源群组(例如电源接合垫区段232d)的导通面积，进而有效提升芯片10于覆晶封装之后的电气效能。
请同时参考图5A、5B，为了对应图5A的电源凸块垫区段230b的一端(或二端)向外(或向内)延伸的凸块垫布局方式，在同一覆晶封装基板30的接合垫33b的布局设计上，如图5B所示，可使得电源接合垫区段232b的一端(或两端)亦朝向相邻的接地凸块垫区段242a的方向延伸，如单箭头方向所示。
请再参考图5B，电源接合垫区段232d的一端(或两端)除了可向外延伸至相邻外围的接地接合垫环242的接地接合垫区段242a以外，当电源接合垫环232与接地接合垫环242相互置换时，电源接合垫区段232d的一端(或二端)亦可向内延伸至相邻内围的接地接合垫环242，或是向外延伸至相邻外围的信号接合垫环252，值得注意的是，这样的情况并未绘示于图5B中，但仍属于本实用新型的较佳实施例。
请参考图6，其为公知与本实用新型的覆晶封装基板，其平面电感曲线的比较图。公知的覆晶封装基板的平面电感曲线301的接近两端的平面电感值急速窜升，并产生较多的同步切换噪声。然而，本实用新型的覆晶封装基板的平面电感曲线302的接近两端的平面电感值仅仅缓慢上升。因此，与公知的覆晶封装基板相较的下，本实用新型的覆晶封装基板可大幅降低同一电源群组的两端的平面电感值，同时可有效抑制同步切换噪声的产生。
本实用新型的覆晶封装基板的目的在于使同一电源群组的两端的电源凸块垫能直接向下绕线至其所对应的电源接合垫，因而缩短电源凸块垫与其所对应的电源接合垫之间的绕线路径，进而可有效降低同一电源群组的两端的平面电感值。
因此，本实用新型的第一种凸块垫布局方式将覆晶封装基板的同一电源凸块垫区段与其相邻并排的接地(或信号)凸块垫环的部分凸块垫区段相互置换，使得电源凸块垫区段的两端的电源凸块垫将更为接近其所对应的电源接合垫，故可缩短电源凸块垫与其所对应的电源接合垫之间的绕线路径，进而降低电源凸块垫与对应的电源接合垫之间的平面电感值。值得注意的是，本实用新型的第一种凸块垫的布局方式亦可应用于同一覆晶封装基板的接合垫的布局方式。
此外，本实用新型的第二种凸块垫布局方式将覆晶封装基板的同一电源凸块垫区段的一端(或两端)朝向相邻的接地(或信号)凸块垫环的部分凸块垫区段的方向延伸，同样可使电源凸块垫区段的两端的电源凸块垫将更为接近其所对应的电源接合垫，故可缩短电源凸块垫与其所对应的电源接合垫之间的绕线路径，进而降低电源凸块垫与对应的电源接合垫之间的平面电感值。值得注意的是，本实用新型的第二种凸块垫的布局方式亦可应用于同一覆晶封装基板的接合垫的布局方式。
综上所述，本实用新型的覆晶封装基板的目的在于将同一电源群组的两端的凸块垫分别向下绕线至其所对应的接合垫，用以解决同一电源凸块垫群组的两端产生较高平面电感值的问题，并有效抑制同步切换噪声的产生，因而提升芯片于覆晶封装之后的电气效能。于是，本实用新型将同一电源凸块垫区段的电源凸块垫，与相邻的接地(或信号)凸块垫环的部分凸块垫区段相互置换，使得同一电源凸块垫区段的两端的电源凸块垫将更为接近其所对应的电源接合垫。或是，本实用新型可将同一电源凸块垫区段的一端(或两端)朝向相邻的接地(或信号)凸块垫环的部分凸块垫区段的方向延伸，使得同一电源凸块垫区段的两端的电源凸块垫将更为接近其所对应的电源接合垫。因此，本实用新型的覆晶封装基板可缩短电源凸块垫及其所对应的电源接合垫之间的绕线路径，同时降低同一电源凸块垫区段的两端的平面电感，进而提升芯片于覆晶封装之后的电气效能。
虽然本实用新型已以一较佳实施例公开，然其并非用以限定本实用新型，任何本领域的普通技术人员，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，因此本实用新型的保护范围以权利要求为准。

Claims (13)

1.一种覆晶封装基板，其特征在于，至少包括：
多个图案化的导线层，依序相互重叠；
至少一绝缘层，配置介于二相邻的这些导线层之间，电性隔离这些导线层，并与这些导线层相互交错叠合；以及
多个导电插塞，分别贯穿该绝缘层，电性连接至少二导电层，
其中该导线层的最顶层者具有一第一凸块垫环及一第二凸块垫环，而该第一凸块垫环及该第二凸块垫环呈同心环状排列，且彼此内外相邻，
其中该第一凸块垫环具有多个电源凸块垫区段，其头尾依序相互邻接，而这些电源凸块垫区段分别具有多个电源凸块垫，
其中该第二凸块垫环具有多个非电源凸块垫区段，其头尾依序相互邻接，而这些非电源凸块垫区段分别具有多个非电源凸块垫，
其中至少一电源凸块垫区段与相邻的该非电源凸块垫区段相互置换，且在置换后的该电源凸块垫区段与其余的这些电源凸块垫区段的交界处上，置换后的该电源凸块垫区段的至少一电源凸块垫并排于其余的这些电源凸块垫区段的至少一电源凸块垫的邻侧。
2.如权利要求1所述的覆晶封装基板，其特征在于，该非电源凸块垫选自接地凸块垫及信号凸块垫其中之一。
3.如权利要求1所述的覆晶封装基板，其特征在于，这些导电层的最底层具有多个接合垫，且置换后的该电源凸块垫区段的一端的这些电源凸块垫之一经由这些导电层及这些导电插塞，而电性连接至这些接合垫之一，并且置换后的该电源凸块垫区段的另一端的这些电源凸块垫之一经由这些导电层及这些导电插塞，而电性连接至另一接合垫。
4.如权利要求3所述的覆晶封装基板，其特征在于，这些导电层的最底层者具有一第一接合垫环及一第二接合垫环，而该第一接合垫环及该第二接合垫环呈同心环状排列，且彼此内外相邻，而该第一接合垫环具有多个电源接合垫区段，其分别具有多个电源接合垫，且该第二接合垫环具有多个非电源接合垫区段，其分别具有多个非电源接合垫，其中至少一这些电源接合垫区段与相邻的该非电源接合垫区段相互置换，且在置换后的该电源接合垫区段与其余的这些电源接合垫的交界处上，置换后的该电源接合垫区段的至少一这些电源接合垫并排于其余的这些电源凸块垫区段的至少一电源凸块垫的邻侧。
5.如权利要求4所述的覆晶封装基板，其特征在于，该非电源接合垫选自接地接合垫及信号接合垫其中之一。
6.如权利要求4所述的覆晶封装基板，其特征在于，该电源接合垫区段的两端的这些电源接合垫经由这些导线层及这些导电插塞，而分别电性连接至置换后的该电源凸块垫区段的两端的这些电源凸块垫。
7.如权利要求1所述的覆晶封装基板，其特征在于，置换后的该电源凸块垫区段的一端的这些电源凸块垫指以置换后的该电源凸块垫区段的一末端为圆心，且以相邻二接合垫的最短间距为半径所围成圆形区域内的这些电源凸块垫，并且置换后的该电源凸块垫区段的另一端的这些电源凸块垫指以置换后的该电源凸块垫区段的另一末端为圆心，且以相邻二接合垫的最短间距为半径所围成圆形区域内的这些电源凸块垫。
8.一种覆晶封装基板，其特征在于，至少包括：
多个图案化的导线层，依序相互重叠；
至少一绝缘层，配置介于二相邻的这些导线层之间，电性隔离这些导线层，并与这些导线层相互交错叠合；以及
多个导电插塞，分别贯穿该绝缘层，电性连接至少二导电层，
其中该导线层的最顶层者具有一第一凸块垫环及一第二凸块垫环，而该第一凸块垫环及该第二凸块垫环呈同心环状排列，且彼此内外相邻，
其中该第一凸块垫环具有多个电源凸块垫区段，其头尾依序相互邻接，而这些电源凸块垫区段分别具有多个电源凸块垫，
其中该第二凸块垫环具有至少一非电源凸块垫区段，且该非电源凸块垫区段具有多个非电源凸块垫，
其中至少一电源凸块垫区段的至少一端朝向相邻的该非电源凸块垫区段的方向延伸。
9.如权利要求8所述的覆晶封装基板，其特征在于，该非电源凸块垫选自接地凸块垫及信号凸块垫其中之一。
10.如权利要求8所述的覆晶封装基板，其特征在于，这些导电层的最底层具有多个接合垫，且延伸后的该电源凸块垫区段的一端的这些电源凸块垫之一经由这些导电层及这些导电插塞，而电性连接至这些接合垫之一，并且延伸后的该电源凸块垫区段的另一端的这些电源凸块垫之一经由这些导电层及这些导电插塞，而电性连接至另一接合垫。
11.如权利要求8所述的覆晶封装基板，其特征在于，这些导电层的最底层具有一第一接合垫环及一第二接合垫环，而该第一接合垫环及该第二接合垫环呈同心环状排列，且彼此内外相邻，而该第一接合垫环具有多个电源接合垫区段，其分别具有多个电源接合垫，且该第二接合垫环具有至少一非电源接合垫区段，其具有多个非电源接合垫，其中至少一这些电源接合垫区段的至少一端朝向相邻的该非电源接合垫区段的方向延伸。
12.如权利要求11所述的覆晶封装基板，其特征在于，该非电源接合垫选自接地接合垫及信号接合垫其中之一。
13.如权利要求11所述的覆晶封装基板，其特征在于，该电源接合垫区段的两端的这些电源接合垫经由这些导线层及这些导电插塞，而分别电性连接至延伸后的该电源凸块垫区段的两端的这些电源凸块垫。
CN02240995U 2002-07-04 2002-07-04 覆晶封装基板 Expired - Lifetime CN2550900Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN02240995U CN2550900Y (zh) 2002-07-04 2002-07-04 覆晶封装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN02240995U CN2550900Y (zh) 2002-07-04 2002-07-04 覆晶封装基板

Publications (1)

Publication Number Publication Date
CN2550900Y true CN2550900Y (zh) 2003-05-14

Family

ID=33713954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02240995U Expired - Lifetime CN2550900Y (zh) 2002-07-04 2002-07-04 覆晶封装基板

Country Status (1)

Country Link
CN (1) CN2550900Y (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112310035A (zh) * 2020-07-31 2021-02-02 比特大陆科技有限公司 封装基板和芯板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112310035A (zh) * 2020-07-31 2021-02-02 比特大陆科技有限公司 封装基板和芯板
CN112310035B (zh) * 2020-07-31 2024-08-20 比特大陆发展有限公司 封装基板和芯板

Similar Documents

Publication Publication Date Title
CN1193424C (zh) 半导体装置
US5901050A (en) Wired base plate and package for electronic parts
CN1914699A (zh) 电子元件的制造方法、母板和电子元件
CN1685509A (zh) 具有背侧面空穴安装电容器的电子封装及其加工方法
CN1714442A (zh) 半导体器件
CN1591841A (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
CN1577840A (zh) 半导体器件的堆叠封装
CN1541414A (zh) 具有侧向连接的电容器的电子组件及其制造方法
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
CN1221310A (zh) 载带自动键合膜
TW200531611A (en) Method and apparatus for increasing routing density for a circuit board
CN113766818A (zh) 多层堆叠封装组件及多层组件的封装方法
CN2550900Y (zh) 覆晶封装基板
US6710459B2 (en) Flip-chip die for joining with a flip-chip substrate
US20230048468A1 (en) Semiconductor emi shielding component, semiconductor package structure and manufacturing method thereof
CN2559099Y (zh) 覆晶构装基板
CN1178295C (zh) 倒装芯片及倒装芯片式封装基板
CN116093083A (zh) 一种高压电容隔离器
CN2550903Y (zh) 覆晶芯片及覆晶构装基板
CN2872796Y (zh) 电子组装体
CN2569340Y (zh) 覆晶芯片
CN1185703C (zh) 倒装芯片式封装基板
CN1250057C (zh) 信号传输结构
CN2681524Y (zh) 线路载板
CN1303685C (zh) 球栅阵列半导体封装件

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20120704

Granted publication date: 20030514