CN111781770A - 一种阵列基板及其制作方法 - Google Patents

一种阵列基板及其制作方法 Download PDF

Info

Publication number
CN111781770A
CN111781770A CN202010662074.7A CN202010662074A CN111781770A CN 111781770 A CN111781770 A CN 111781770A CN 202010662074 A CN202010662074 A CN 202010662074A CN 111781770 A CN111781770 A CN 111781770A
Authority
CN
China
Prior art keywords
metal
arranged along
communicated
routing wire
wire arranged
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010662074.7A
Other languages
English (en)
Other versions
CN111781770B (zh
Inventor
孙正娟
张骢泷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202010662074.7A priority Critical patent/CN111781770B/zh
Publication of CN111781770A publication Critical patent/CN111781770A/zh
Application granted granted Critical
Publication of CN111781770B publication Critical patent/CN111781770B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133603—Direct backlight with LEDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种阵列基板及其制造方法。阵列基板包括：第一金属层，包括至少一沿第一方向设置的第一金属走线和至少一沿第二方向设置的第一金属走线，其中，沿第一方向设置的第一金属走线被沿第二方向设置的第一金属走线分为相互不连通的多个部分；第一绝缘层；第二金属层，通过多个第一过孔连通沿第一方向设置的第一金属走线的相互不连通的多个部分；第二绝缘层；第三金属层，通过多个第二过孔使沿第一方向设置的第一金属走线与沿第二方向设置的第一金属走线连通。本申请将驱动电压引线网络变更为用第三金属层通过第二过孔实现，阵列检测从第三金属层制程完成后提前到第二绝缘层制程完成后，以提升良率。

Description

一种阵列基板及其制作方法
技术领域
本申请涉及液晶显示器技术领域，具体涉及一种阵列基板及其制作方法。
背景技术
主动矩阵式(Active matrix，AM)miniLED技术中，以薄膜晶体管(Thin FilmTransistor，TFT)作为驱动电路。请参阅图1，miniLED驱动电路如图1所示，电路通过VDD与VSS的压差驱动LED灯。因LED灯亮度受电压影响波动很大，为保证背光源组件(Back LightUnit，BLU)的LED亮度均一性，VDD和VSS采用大线宽、双层金属以降低内阻压降(RCloading)及电源压降(IR drop)影响，且采用网状结构(mesh)保证整个面内电压均一性。
请参阅图2和图2A，现有的VSS&VDD的结构如图2所示，图2A为图2中沿A-A’的剖面图。其中，现有的阵列基板包括第一金属层101、绝缘层102以及第二金属层103。可见，在形成第一金属层101时，纵向和横向的各条金属走线间没有任何隔断，mesh网状结构已然成形。由于面内大面积的VSS和VDD线路交叉，异物、静电放电(Electro-Static discharge，ESD)导致VSS&VDD短路比率高达到约10％。且因为mesh结构，使得自动量测系统(automatictest system，ATS)检测后无法定位异常线路及位置，而现有的热成像检测只能在定位到确定的线路后才能线扫描查找发热短路点。这10％的短路无法通过检测定位后修补挽回，导致良率损失10％。
因此，有必要提供一种阵列基板及其制作方法，以克服上述缺陷。
发明内容
本申请目的在于提供一种阵列基板及其制作方法，将驱动电压引线VSS横向和纵向网络结构从用第一金属层M1实现变更到用第三金属层(多为ITO，氧化铟锡)通过过孔实现，阵列检测(Array TEST)从第三金属层制程完成后提前到第二绝缘层制程完成后，并可以使用热成像技术检测，以提升良率。
作为本申请的第一方面，提供一种阵列基板，具有一衬底基板，所述阵列基板包括：第一金属层，设置于所述衬底基板上并包括至少一沿第一方向设置的第一金属走线和至少一沿第二方向设置的第一金属走线；其中，所述沿第一方向设置的第一金属走线被所述沿第二方向设置的第一金属走线分为相互不连通的多个部分；第一绝缘层，设置于所述第一金属层上并设有多个第一过孔；第二金属层，设置于所述第一绝缘层上并包括至少一第一连接线，所述第一连接线通过所述多个第一过孔连通所述沿第一方向设置的第一金属走线的相互不连通的多个部分；第二绝缘层，设置于所述第二金属层上并设有多个第二过孔；以及，第三金属层，设置于所述第二绝缘层上并通过所述多个第二过孔使所述沿第一方向设置的第一金属走线与所述沿第二方向设置的第一金属走线连通。
进一步，所述第一金属层还包括至少一沿第一方向设置的第二金属走线和至少一沿第二方向设置的第二金属走线；其中，所述沿第一方向设置的第二金属走线和所述沿第二方向设置的第二金属走线连通，并且，所述沿第一方向设置的第二金属走线被所述沿第二方向设置的第一金属走线分为相互不连通的多个部分。
进一步，所述第二金属层还包括至少一第二连接线，所述第二连接线通过所述多个第一过孔连通所述沿第一方向设置的第二金属走线的相互不连通的多个部分。
进一步，所述沿第一方向设置的第一金属走线还被所述沿第二方向设置的第二金属走线分为相互不连通的多个部分，所述第一连接线通过所述多个第一过孔连通所述沿第一方向设置的第一金属走线的相互不连通的多个部分。
进一步，所述第二连接线在所述衬底基板上的正投影覆盖所述沿第一方向设置的第二金属走线。
进一步，所述第一连接线在所述衬底基板上的正投影覆盖所述沿第一方向设置的第一金属走线。
进一步，所述第一金属走线和所述第二金属走线均为驱动电压引线。
作为本申请的另一方面，提供一种阵列基板的制作方法，具体包括以下步骤：S1,提供一衬底基板，在所述衬底基板上依次形成第一金属层、第一绝缘层、第二金属层、第二绝缘层；S2,对当前阵列基板进行阵列检测和修补；S3,在所述第二绝缘层上形成第三金属层。
在所述步骤S2中，通过阵列检测，以确定所述第一金属层上短路点所在的异常线；通过热成像检测沿所述异常线扫描，获取所述短路点的位置；对所述短路点的位置进行检测修补。
进一步，在所述步骤S1中，所述第一金属层包括至少一沿第一方向设置的第一金属走线、至少一沿第二方向设置的第一金属走线、至少一沿第一方向设置的第二金属走线和至少一沿第二方向设置的第二金属走线；其中，所述沿第一方向设置的第一金属走线被所述沿第二方向设置的第一金属走线分为相互不连通的多个部分；所述沿第一方向设置的第一金属走线还被所述沿第二方向设置的第二金属走线分为相互不连通的多个部分；所述沿第一方向设置的第二金属走线被所述沿第二方向设置的第一金属走线分为相互不连通的多个部分；所述沿第一方向设置的第二金属走线和所述沿第二方向设置的第二金属走线连通。
进一步，在所述步骤S1中，所述第二金属层包括至少一第一连接线以及至少一第二连接线；所述第一绝缘层上设有多个第一过孔；其中，所述第一连接线通过所述多个第一过孔连通所述沿第一方向设置的第一金属走线的相互不连通的多个部分；所述第二连接线通过所述多个第一过孔连通所述沿第一方向设置的第二金属走线的相互不连通的多个部分。
与现有技术相比，本申请的积极效果在于：
本申请通过对于第一金属层在横向和纵向交叉处断开设计，使得横向和纵向的VSS引线在第三金属层成形前互不连通，从而将VSS引线横向和纵向网络结构从用第一金属层实现变更到用第三金属层通过过孔实现，将阵列检测从第三金属层制程完成后提前到ITO层制成之前，并实现通过热成像技术对短路点进行检测，提前检出VSS和VDD的短路位置并进行修补，以提升良率。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为现有miniLED驱动电路示意图。
图2为现有VSS&VDD的结构示意图。
图2A为图2中沿A-A’的剖面图。
图3为本申请实施例的一种阵列基板的局部俯视图。
图4为图3中带圈部分的沿B-B’的剖面图。
图5位本申请实施例的一种阵列基板的制作方法的流程图
附图标记：
101-第一金属层，102绝缘层，103第二金属层；1-第一金属层，2-第一绝缘层，3-第二金属层，4-第二绝缘层，5-第三金属层，6-衬底基板，11-沿第一方向设置的第一金属走线，12-沿第二方向设置的第一金属走线，13-沿第一方向设置的第二金属走线，14-沿第二方向设置的第二金属走线，31-第一连接线，32-第二连接线，41第二过孔。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参阅图3和图4，本申请实施例提供一种阵列基板，包括：第一金属层1、第一绝缘层2、第二金属层3、第二绝缘层4、第三金属层5以及衬底基板6。
所述第一金属层1，设置于所述衬底基板6上并包括至少一沿第一方向(图3中表示为纵向)设置的第一金属走线11和至少一沿第二方向(图3中表示为横向)设置的第一金属走线12。如图3所示，所述沿第一方向设置的第一金属走线11被所述沿第二方向设置的第一金属走线12分为相互不连通的多个部分。
所述第一绝缘层2，设置于所述第一金属层1上并设有多个第一过孔。所述第一过孔的位置未在图3或图4中进行标示，但通过过孔将两层金属层进行搭接属于本领域常规操作，本领域技术人员可以理解到关于所述第一过孔的位置设置，在此不做赘述。
所述第二金属层3，设置于所述绝缘层2上，并包括至少一第一连接线31。所述第一连接线31通过所述多个第一过孔连通所述沿第一方向设置的第一金属走线11的相互不连通的多个部分。
所述第二绝缘层4，设置于所述第二金属层3上并设有多个第二过孔41；
以及，所述第三金属层5，设置于所述第二绝缘层4上并通过所述多个第二过孔41使所述沿第一方向设置的第一金属走线11与所述沿第二方向设置的第一金属走线12连通。
以下结合图3和图4详细描述本申请所述阵列基板的具体结构设置。
所述第一金属层1还包括至少一沿第一方向设置的第二金属走线13和至少一沿第二方向设置的第二金属走线14。具体地，所述第一金属走线和所述第二金属走线均为驱动电压引线。本实施例中，所述第一金属走线为VSS引线，所述第二金属走线为VDD引线。
如图3所示，所述沿第一方向设置的第二金属走线13和所述沿第二方向设置的第二金属走线14连通。所述沿第一方向设置的第二金属走线13被所述沿第二方向设置的第一金属走线12分为相互不连通的多个部分。所述沿第一方向设置的第一金属走线11被所述沿第二方向设置的第一金属走线12分为相互不连通的多个部分。所述沿第一方向设置的第一金属走线11还被所述沿第二方向设置的第二金属走线14分为相互不连通的多个部分。
所述第一连接线31在所述衬底基板上6的正投影覆盖所述沿第一方向设置的第一金属走线11。所述第一连接线31通过所述多个第一过孔连通所述沿第一方向设置的第一金属走线11的相互不连通的多个部分。
即，在形成所述第一金属层1时，VSS引线在纵向与横向交叉处断开，横向VSS与纵向VSS互不连通，横向VSS与纵向VDD互不连通，纵向VSS与横向VDD互不连通，横向VDD与纵向VDD相互连通。
所述第一绝缘层2可为栅绝缘层(GI层，Gate Isolation)。
所述第二金属层3还包括至少一第二连接线32，所述第二连接线32通过所述多个第一过孔连通所述沿第一方向设置的第二金属走线13的相互不连通的多个部分。所述第二连接线32在所述衬底基板6上的正投影覆盖所述沿第一方向设置的第二金属走线13。
即，在形成所述第二金属层3时，纵向VDD为通过第一过孔(GI viahole)搭接的双层金属结构；横向VDD为单层金属结构；纵向VSS为双层金属结构，通过所述第一绝缘层2在横向交叉处断开；横向VSS为单层金属结构。此时，横向VSS与纵向VSS互不连通，横向VSS与纵向VDD互不连通，纵向VSS与横向VDD互不连通，横向VDD与纵向VDD相互连通。
所述第二绝缘层4可为钝化层(PV层，Passivation)。
第三金属层5一般采用氧化铟锡(Indium Tin Oxide，简称ITO)材料制作形成。具体地，在形成第三金属层5之后，横向VSS与纵向VSS相互连通，横向VDD与纵向VDD相互连通。
本申请通过对于第一金属层在横向和纵向交叉处断开设计，使得横向和纵向的VSS引线在第三金属层(多为ITO层)成形前互不连通，从而将VSS引线横向和纵向网络结构从用第一金属层实现变更到用第三金属层通过过孔(PV via hole)实现，将阵列检测(Array TEST)从第三金属层制程完成后提前到ITO层制成之前，并实现通过热成像技术对短路点进行检测，提前检出VSS和VDD的短路位置并进行修补，以提升良率。
基于同一发明构思，本申请还提供一种阵列基板的制作方法。
请参阅图5，具体包括以下步骤：
S1,提供一衬底基板，在所述衬底基板上依次形成第一金属层、第一绝缘层、第二金属层、第二绝缘层。
S2,对当前阵列基板进行阵列检测和修补。
S3,在所述第二绝缘层上形成第三金属层。
其中，在所述步骤S2中，通过阵列检测，以确定所述第一金属层上短路点所在的异常线；通过热成像检测沿所述异常线扫描，获取所述短路点的位置；对所述短路点的位置进行检测修补。
以下描述本申请所述阵列基板具体的制作方法。
请参阅图3，在所述步骤S1中，在所述衬底基板上形成本申请实施例中阵列基板对应的膜层结构。如图3所示，所述第一金属层，包括至少一沿第一方向设置的第一金属走线11和至少一沿第二方向设置的第一金属走线12、以及至少一沿第一方向设置的第二金属走线13和至少一沿第二方向设置的第二金属走线14。
具体地，所述沿第一方向设置的第一金属走线11被所述沿第二方向设置的第一金属走线12分为相互不连通的多个部分。所述沿第一方向设置的第一金属走线11还被所述沿第二方向设置的第二金属走线14分为相互不连通的多个部分。所述沿第一方向设置的第二金属走线13被所述沿第二方向设置的第一金属走线12分为相互不连通的多个部分。所述沿第一方向设置的第二金属走线13和所述沿第二方向设置的第二金属走线14连通。
所述第二金属层包括至少一第一连接线31以及至少一第二连接线32；所述第一绝缘层上设有多个第一过孔。其中，所述第一连接线31通过所述多个第一过孔连通所述沿第一方向设置的第一金属走线11的相互不连通的多个部分。所述第二连接线32通过所述多个第一过孔连通所述沿第一方向设置的第二金属走线13的相互不连通的多个部分。
本实施例提出的阵列基板的制作方法与上述实施例提出的阵列基板属于同一发明构思，未在本实施例中详尽描述的技术细节可参见上述实施例，并且本实施例具备执行所述阵列基板相同的有益效果。即，将阵列检测(Array TEST)从第三金属层制程完成后提前到ITO层制成之前，并实现通过热成像技术对短路点进行检测，提前检出VSS和VDD的短路位置并进行修补，以提升良率。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板及其制作方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板，具有一衬底基板，其特征在于，所述阵列基板包括：
第一金属层，设置于所述衬底基板上并包括至少一沿第一方向设置的第一金属走线和至少一沿第二方向设置的第一金属走线；其中，所述沿第一方向设置的第一金属走线被所述沿第二方向设置的第一金属走线分为相互不连通的多个部分；
第一绝缘层，设置于所述第一金属层上并设有多个第一过孔；
第二金属层，设置于所述第一绝缘层上并包括至少一第一连接线，所述第一连接线通过所述多个第一过孔连通所述沿第一方向设置的第一金属走线的相互不连通的多个部分；
第二绝缘层，设置于所述第二金属层上并设有多个第二过孔；以及，
第三金属层，设置于所述第二绝缘层上并通过所述多个第二过孔使所述沿第一方向设置的第一金属走线与所述沿第二方向设置的第一金属走线连通。
2.如权利要求1所述的阵列基板，其特征在于，所述第一金属层还包括至少一沿第一方向设置的第二金属走线和至少一沿第二方向设置的第二金属走线；其中，所述沿第一方向设置的第二金属走线和所述沿第二方向设置的第二金属走线连通，并且，所述沿第一方向设置的第二金属走线被所述沿第二方向设置的第一金属走线分为相互不连通的多个部分。
3.如权利要求2所述的阵列基板，其特征在于，所述第二金属层还包括至少一第二连接线，所述第二连接线通过所述多个第一过孔连通所述沿第一方向设置的第二金属走线的相互不连通的多个部分。
4.如权利要求2所述的阵列基板，其特征在于，所述沿第一方向设置的第一金属走线还被所述沿第二方向设置的第二金属走线分为相互不连通的多个部分，所述第一连接线通过所述多个第一过孔连通所述沿第一方向设置的第一金属走线的相互不连通的多个部分。
5.如权利要求3所述的阵列基板，其特征在于，所述第二连接线在所述衬底基板上的正投影覆盖所述沿第一方向设置的第二金属走线。
6.如权利要求1所述的阵列基板，其特征在于，所述第一连接线在所述衬底基板上的正投影覆盖所述沿第一方向设置的第一金属走线。
7.如权利要求2所述的阵列基板，其特征在于，所述第一金属走线和所述第二金属走线均为驱动电压引线。
8.一种阵列基板的制作方法，其特征在于，具体包括以下步骤：
S1,提供一衬底基板，在所述衬底基板上依次形成第一金属层、第一绝缘层、第二金属层、第二绝缘层；
S2,对当前阵列基板进行阵列检测和修补；
S3,在所述第二绝缘层上形成第三金属层；
在所述步骤S2中，通过阵列检测，以确定所述第一金属层上短路点所在的异常线；通过热成像检测沿所述异常线扫描，获取所述短路点的位置；对所述短路点的位置进行检测修补。
9.如权利要求8所述的方法，其特征在于，在所述步骤S1中，所述第一金属层包括至少一沿第一方向设置的第一金属走线和至少一沿第二方向设置的第一金属走线、以及至少一沿第一方向设置的第二金属走线和至少一沿第二方向设置的第二金属走线；
其中，所述沿第一方向设置的第一金属走线被所述沿第二方向设置的第一金属走线分为相互不连通的多个部分；所述沿第一方向设置的第一金属走线还被所述沿第二方向设置的第二金属走线分为相互不连通的多个部分；所述沿第一方向设置的第二金属走线被所述沿第二方向设置的第一金属走线分为相互不连通的多个部分；所述沿第一方向设置的第二金属走线和所述沿第二方向设置的第二金属走线连通。
10.如权利要求9所述的方法，其特征在于，在所述步骤S1中，所述第二金属层包括至少一第一连接线以及至少一第二连接线；所述第一绝缘层上设有多个第一过孔；
其中，所述第一连接线通过所述多个第一过孔连通所述沿第一方向设置的第一金属走线的相互不连通的多个部分；所述第二连接线通过所述多个第一过孔连通所述沿第一方向设置的第二金属走线的相互不连通的多个部分。
CN202010662074.7A 2020-07-10 2020-07-10 一种阵列基板及其制作方法 Active CN111781770B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010662074.7A CN111781770B (zh) 2020-07-10 2020-07-10 一种阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010662074.7A CN111781770B (zh) 2020-07-10 2020-07-10 一种阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN111781770A true CN111781770A (zh) 2020-10-16
CN111781770B CN111781770B (zh) 2022-12-06

Family

ID=72768015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010662074.7A Active CN111781770B (zh) 2020-07-10 2020-07-10 一种阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN111781770B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102891163A (zh) * 2011-07-19 2013-01-23 奇美电子股份有限公司 有机电激发光显示装置
US9196598B1 (en) * 2014-06-12 2015-11-24 Freescale Semiconductor, Inc. Semiconductor device having power distribution using bond wires
CN109087922A (zh) * 2018-09-19 2018-12-25 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示面板
US20190066561A1 (en) * 2017-08-28 2019-02-28 Boe Technology Group Co., Ltd. Array substrate, display device and method for detecting the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102891163A (zh) * 2011-07-19 2013-01-23 奇美电子股份有限公司 有机电激发光显示装置
US9196598B1 (en) * 2014-06-12 2015-11-24 Freescale Semiconductor, Inc. Semiconductor device having power distribution using bond wires
US20190066561A1 (en) * 2017-08-28 2019-02-28 Boe Technology Group Co., Ltd. Array substrate, display device and method for detecting the same
CN109087922A (zh) * 2018-09-19 2018-12-25 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示面板

Also Published As

Publication number Publication date
CN111781770B (zh) 2022-12-06

Similar Documents

Publication Publication Date Title
US6980264B2 (en) Repair method for defects in data lines and flat panel display incorporating the same
TWI388912B (zh) 製造陣列基板之方法
EP3088951B1 (en) Array substrate, preparation method thereof, motherboard comprising array substrate and display apparatus
CN103513454B (zh) 阵列基板及其检测方法和制备方法
US8154674B2 (en) Liquid crystal display, array substrate and mother glass thereof
US8711297B2 (en) Display device and method of repairing display device
CN104680957B (zh) 显示设备及其制造和测试方法
CN108803177A (zh) 阵列基板、显示面板及其检测方法
CN105974705B (zh) 阵列基板、其制作方法、修复方法、显示面板及显示装置
US20160103378A1 (en) Array substrate and liquid crystal display panel including the same
WO2014015636A1 (zh) 阵列基板及其制备方法、显示装置
JP4995227B2 (ja) 薄膜トランジスターにおけるマザーボードのテストラインおよびその製造方法
JP3205501B2 (ja) アクティブマトリクス表示装置およびその修正方法
US10908467B2 (en) Array substrate and repairing method thereof, display panel
KR102075060B1 (ko) 리페어를 위한 배선 구조 및 그를 구비하는 평판표시장치
US7990486B2 (en) Liquid crystal display panel with line defect repairing mechanism and repairing method thereof
CN100454556C (zh) 修补结构与主动元件阵列基板
US6605495B1 (en) Method of forming a thin film transistor liquid crystal display
CN104882452B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN111781770B (zh) 一种阵列基板及其制作方法
CN104752442A (zh) 一种阵列基板
JP2812346B2 (ja) 液晶表示装置及びその製造方法
JPH03171034A (ja) 液晶表示装置及びその製造方法
TWI471643B (zh) 影像顯示系統及其製造方法
TWI300864B (en) Thin film transistor array and repairing method of the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant