CN106206746B - 薄膜晶体管、goa电路、显示基板和显示装置 - Google Patents

薄膜晶体管、goa电路、显示基板和显示装置 Download PDF

Info

Publication number
CN106206746B
CN106206746B CN201610861627.5A CN201610861627A CN106206746B CN 106206746 B CN106206746 B CN 106206746B CN 201610861627 A CN201610861627 A CN 201610861627A CN 106206746 B CN106206746 B CN 106206746B
Authority
CN
China
Prior art keywords
electrode
thin film
film transistor
conductive
conductive portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610861627.5A
Other languages
English (en)
Other versions
CN106206746A (zh
Inventor
何为
张心杰
肖文龙
吴四权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610861627.5A priority Critical patent/CN106206746B/zh
Publication of CN106206746A publication Critical patent/CN106206746A/zh
Priority to US15/735,938 priority patent/US10644120B2/en
Priority to PCT/CN2017/080842 priority patent/WO2018058939A1/zh
Application granted granted Critical
Publication of CN106206746B publication Critical patent/CN106206746B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136268—Switch defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/506—Repairing, e.g. with redundant arrangement against defective part

Abstract

公开了一种薄膜晶体管。该薄膜晶体管包括第一电极、第二电极和第三电极。第一电极和第二电极同层设置并且相互绝缘。第三电极设置在第一电极和第二电极下方并且与第一电极和第二电极绝缘。第一电极包括至少一个第一导电部。第二电极包括多个第二导电部，每个第二导电部邻近每个第一导电部设置。第三电极设置有开口部，开口部与第一导电部或第二导电部至少部分交叠。当第一或第二导电部出现短路引起沟道不良时，在第一或第二导电部与开口部交叠的位置将其切断以修复沟道不良，该修复对第三电极无任何影响。还公开了一种GOA电路、显示基板和显示装置。

Description

薄膜晶体管、GOA电路、显示基板和显示装置
技术领域
本发明涉及显示技术领域，并且具体涉及一种薄膜晶体管、GOA电路、显示基板和显示装置。
背景技术
液晶显示装置(LCD)由于其体积小、功耗低、无辐射等优点成为目前平板显示装置的主流产品。液晶显示装置通常包括阵列基板和彩膜基板，阵列基板和彩膜基板对盒形成液晶显示面板。阵列基板通常包括布置在玻璃基板上的薄膜晶体管和像素电极。阵列基板还布置有栅线(即扫描线)、数据线以及公共电极线，栅线和数据线相互交叉将阵列基板划分为多个像素区域，并且每个像素区域中设置有像素电极。用于驱动薄膜晶体管的栅线以及用于输送加载在像素上的电压信号的数据线在玻璃基板上纵横交错。
由异物或残留引起的沟道不良是影响产品良率的重要因素，沟道不良直接影响像素的正常充电，进而影响薄膜晶体管的电学特性，并且影响液晶旋转。如果显示面板在大范围出现异物或残留，整个显示面板的显示效果将劣化。现有的切割修复通常会损坏薄膜晶体管中的电极结构，从而影响薄膜晶体管的电气性能，进而影响显示面板和显示装置的显示性能。
发明内容
本发明实施例旨在提供一种薄膜晶体管、GOA电路、显示基板和显示装置，其减轻或消除在修复沟道不良时对薄膜晶体管的电极结构的影响。
本发明的一实施例提供了一种薄膜晶体管。该薄膜晶体管包括第一电极、第二电极和第三电极，其中所述第一电极和所述第二电极同层设置并且相互绝缘，所述第三电极设置在所述第一电极和第二电极下方并且与所述第一电极和第二电极绝缘。所述第一电极包括至少一个第一导电部。所述第二电极包括多个第二导电部，每个所述第二导电部邻近每个所述第一导电部设置。所述第三电极设置有开口部，所述开口部与所述第一导电部或第二导电部至少部分交叠。
在此实施例的薄膜晶体管中，第三电极的开口部与第一导电部或第二导电部交叠的位置形成切割区域，在该切割区域处可采用激光等方式对发生沟道不良的电极进行切割修复。例如，当第一电极的第一导电部或第二电极的第二导电部出现短路引起沟道不良时，在该交叠位置切断第一导电部或第二导电部，从而消除了沟道不良。由于该切割区域对应于第三电极的开口部，即此处不存在第三电极，因此该修复对薄膜晶体管的第三电极无任何影响。
在本发明一实施例中，所述开口部在所述第三电极上布置在沿着所述第一导电部或第二导电部的延伸方向的端部区域。
在此实施例的薄膜晶体管中，开口部布置在第三电极的端部区域，与第一导电部或第二导电部交叠的位置位于第三电极的端部区域。在第一导电部或第二导电部由于短路引起沟道不良的情况下，通过在该切割区域将相应的第一导电部或第二导电部切断，可以增大修复该沟道不良的几率。
此外，在此实施例的薄膜晶体管中，由于开口部设置在第三电极的端部区域，第一电极和第二电极可以布置在第三电极的该端部区域之外的区域，从而提高第三电极的空间利用效率，有利于增大沟道的宽长比。当出现沟道不良时，发生短路的第一导电部或第二导电部被切断以修复沟道不良，使得沟道的宽长比减小。增大沟道的宽长比有利于薄膜晶体管在修复沟道不良后仍维持良好的沟道性能，进而维持良好的电气性能。当薄膜晶体管的沟道宽长比增大时，可以满足大尺寸显示装置对于充电快、开口率高的要求。
在本发明一实施例中，所述开口部呈带状；以及所述开口部沿与所述第一导电部或第二导电部的延伸方向垂直的方向延伸。
在此实施例的薄膜晶体管中，带状开口部的延伸方向垂直于第一和第二导电部，从而与第一导电部或第二导电部交叠，以形成切割区域，便于在出现沟道不良时进行切割修复。
在本发明一实施例中，所述开口部为矩形或椭圆形。
在此实施例的薄膜晶体管中，矩形形状的开口部，形状规则，便于制作。开口部在其延伸方向上的尺寸，即长度足以横跨所有第一导电部或者所有第二导电部，而在与其延伸方向垂直的方向上的尺寸，即宽度只需能够为激光或其它切断方式提供适当操作空间即可。原则上，开口部的宽度尽可能小，从而有利于形成具有较大宽长比的沟道。开口部还可以为例如圆角矩形的其它长条形状，而不限于这些形状。
在本发明一实施例中，所述第一电极包括一个第一导电部；所述第二电极包括两个第二导电部；以及所述开口部与所述第二电极的每个第二导电部至少部分交叠。
在此实施例的薄膜晶体管中，薄膜晶体管采用单沟道设计。通过切割第二电极的发生沟道不良的第二导电部，消除沟道不良，修复薄膜晶体管。
在本发明一实施例中，所述第一电极包括N个第一导电部，N为大于1的整数；所述第二电极包括至少N个第二导电部；以及所述第一导电部和所述第二导电部交替布置。
在此实施例的薄膜晶体管中，薄膜晶体管采用至少双沟道设计，第一导电部和第二导电部交替布置，这有利于增加沟道宽长比。
在本发明一实施例中，所述第一电极包括N个第一导电部，N为大于1的整数；所述第二电极包括2N个第二导电部；以及每个第一导电部被两个第二导电部围绕。
在此实施例的薄膜晶体管中，薄膜晶体管采用至少双沟道设计，这有利于增加沟道宽长比。此外，由于每个沟道相互独立，不共用第二导电部，因此当某个第二导电部由于发生沟道不良而被切断时，相邻的沟道不受影响。
在本发明一实施例中，所述第一导电部和所述第二导电部具有线性形状。
在此实施例的薄膜晶体管中，第一电极和第二电极的结构简单且紧凑，有利于在第三电极的有限面积内形成较大宽长比的沟道。
在本发明一实施例中，所述第一导电部和所述第二导电部具有非线性形状；以及所述第二导电部围绕所述第一导电部布置。
在此实施例的薄膜晶体管中，通过采用非线性形状的第一导电部和第二导电部，有利于增加沟道宽长比。
在本发明一实施例中，所述第二电极还包括将所述第二导电部电连接的第二电极线。
在此实施例的薄膜晶体管中，由于第二电极不包括将第二导电部电连接到第二电极线的第二连接部，第二电极的第二电极线可以靠近第三电极布置而占用像素区域的面积较小，或者布置在第三电极上方而不占用像素区域的面积，使得像素区域中ITO图案的占比大，开口率提高。
在本发明一实施例中，所述第二电极还包括将所述第二导电部分别电连接到所述第二电极线的第二连接部；以及所述第二电极线和所述第二连接部的正投影落在所述第三电极的正投影之内。
在此实施例的薄膜晶体管中，第二电极线和第二连接部的正投影落在第三电极的正投影之内，因而不占用像素区域，使得像素区域中ITO图案的占比大，开口率提高。此处的正投影是指在第一导电部和第二导电部所在平面内的投影。
在本发明一实施例中，所述第二电极线的正投影落在所述第三电极的正投影之内。
在此实施例的薄膜晶体管中，第二电极线的正投影落在第三电极的正投影之内，因而不占用像素区域，使得像素区域中ITO图案的占比大，开口率提高。此外，由于第二电极不包括第二连接部，第三电极的开口部可以较小并且第三电极的空间利用效率提高，有利于增大沟道的宽长比。
在本发明一实施例中，所述第一电极还包括将所述第一导电部电连接的第一电极线。
在此实施例的薄膜晶体管中，由于第一电极不包括将第一导电部电连接到第一电极线的连接部，第一电极的第一电极线可以靠近栅极布置，由此占用像素区域的面积较小，使得像素区域中ITO图案的占比大，开口率提高。
在本发明一实施例中，所述第一电极和第二电极分别呈梳状。
在此实施例的薄膜晶体管中，第一电极线和第一导电部呈梳状，并且第二电极线和第二导电部呈梳状，第一导电部和第二导电部交替布置，由此形成叉指电极结构。这是多沟道的一种例子，其结构紧凑并且有利于增加沟道宽长比。
在本发明一实施例中，所述薄膜晶体管还包括半导体层，其布置在所述第一电极和第二电极与所述第三电极之间；以及所述半导体层的正投影与所述第三电极的正投影重合。
在此实施例的薄膜晶体管中，半导体层形成薄膜晶体管的有源层，并且半导体层和第三电极的正投影重合，有利于简化工艺步骤。此外，半导体层和第三电极的正投影重合，说明在第三电极的开口部位置也不存在半导体层，使得切割修复也不会损坏薄膜晶体管的有源层，从而有利于提高产品良率以及降低成本。
在本发明一实施例中，所述第三电极为栅极；以及
所述第一电极和所述第二电极其中之一为源极，并且另一个为漏极。
在此实施例的薄膜晶体管中，第一电极和第二电极分别形成薄膜晶体管的源极或漏极，并且第三电极形成薄膜晶体管的栅极。
本发明一实施例提供了一种GOA电路，其包括如上所述的薄膜晶体管。
本发明此实施例的GOA电路具有与上文所述的薄膜晶体管的各实施例相同或相似的益处，此处不再赘述。
本发明一实施例提供了一种显示基板，其包括如上所述的薄膜晶体管。所述第一电极电连接到每个像素的像素电极，所述第二电极连接到数据线，以及所述第三电极为栅线。
本发明此实施例的显示基板具有与上文所述的薄膜晶体管的各实施例相同或相似的益处，此处不再赘述。
本发明一实施例提供了一种显示装置，其包括如上所述的显示基板。
本发明此实施例的显示装置具有与上文所述的薄膜晶体管的各实施例相同或相似的益处，此处不再赘述。
本发明的实施例公开了一种薄膜晶体管、GOA电路、显示基板和显示装置。该薄膜晶体管包括第一电极、第二电极和第三电极。第一电极和第二电极同层设置并且相互绝缘。第三电极设置在第一电极和第二电极下方并且与第一电极和第二电极绝缘。第一电极包括至少一个第一导电部。第二电极包括多个第二导电部，每个第二导电部邻近每个第一导电部设置。第三电极设置有开口部，开口部与第一导电部或第二导电部至少部分交叠。当第一或第二导电部出现短路引起沟道不良时，在第一或第二导电部与开口部交叠的位置将其切断以修复沟道不良，该修复对第三电极无任何影响。
应理解，以上的一般描述和下文的细节描述仅是示例性和解释性的，并非旨在以任何方式限制本发明。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例。
图1A为一种薄膜晶体管的示意性俯视图；
图1B为另一种薄膜晶体管的示意性俯视图；
图2为本发明一实施例提供的显示基板的示意性俯视图；
图3A为本发明一实施例提供的薄膜晶体管的示意性俯视图；
图3B为图3A所示薄膜晶体管的一种变型的示意性俯视图；
图3C为图3A所示薄膜晶体管的另一变型的示意性俯视图；
图4A为本发明一实施例提供的薄膜晶体管的示意性俯视图；
图4B为图4A所示薄膜晶体管的一种变型的示意性俯视图；
图5A为本发明一实施例提供的薄膜晶体管的示意性俯视图；
图5B为图5A所示薄膜晶体管的一种变型的示意性俯视图；
图6A为本发明一实施例提供的薄膜晶体管的示意性俯视图；
图6B为图6A所示薄膜晶体管的一种变型的示意性俯视图；
图6C为图6A所示薄膜晶体管的另一变型的示意性俯视图；以及
图7为本发明一实施例提供的薄膜晶体管的示意性俯视图。
通过上述附图，已示出本发明明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围，而是通过参考特定实施例为本领域普通技术人员说明本发明的概念。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施例的技术方案作进一步地详细描述。
附图中示出的部件或元素标注如下：
110、310、410、510、610、710 第一电极；
200 显示基板；
202 显示区域；
204 外围区域；
208 像素；
311、411、511、611、711 第一导电部；
312、412、612 第一连接部；
413、613、713 第一电极线；
120、320、420、520、620、720 第二电极；
321、421、521、621、721 第二导电部；
322、522 第二连接部；
323、423、523、623、723 第二电极线
130、330、430、530、630、730 第三电极；
332、432、532、632、732 开口部；
140、340、440、540、640、740 数据线；
150、350、450、550、650、750 异物或残留；
160、360、460、560、660、760 过孔；以及
170、370、470、570、670、770 切割区域。
相同的附图标记或相差100的整数倍的标记在附图中指等同或相似的部件。
图1A示出一种单沟道类型的薄膜晶体管。该薄膜晶体管包括第一电极110、第二电极120和第三电极130。例如，第一电极110、第二电极120和第三电极130分别为薄膜晶体管的漏极、源极和栅极。在液晶显示装置中，栅极130通常由栅线形成，源极120连接到数据线140，并且漏极110通过过孔160连接到像素电极(未图示)。当栅极130被施加正电压时，栅极130和漏极110之间产生电场，该电场在栅极130和漏极110之间的半导体层(未图示)中形成导电沟道，该导电沟道将同层布置的源极120和漏极110电性连接。当栅极130被施加负电压时，源极120和漏极110之间通过半导体层断开。
在薄膜晶体管的制作阶段，诸如异物或残留150可能掉落在漏极110、源极120或栅极130上，导致某些电极之间发生短路而引起沟道不良。当薄膜晶体管中发生短路引起的沟道不良时，通常采用激光等方式进行修复。
目前的异物或残留主要通过最终阵列测试(Final Array Test)检出。如图1A所示，当检测到异物或残留150导致薄膜晶体管中的漏极110和源极120的某一分支之间短路时，采用激光在切割区域170对源极120进行切割修复。由于沟道完全覆盖在栅线130上，该切割修复必然会损伤栅线130，从而影响施加在栅线130上的扫描电压的稳定性。
图1B示出一种双沟道类型的薄膜晶体管。当检测到异物或残留150导致漏极110的某一分支和源极120的某一分支之间短路时，采用激光在切割区域170对漏极110进行切割修复以保留沟道的开关效应。然而，在双沟道设计中，源极120在像素区域中的占用面积大，使得例如用于在显示区域中形成诸如像素电极的ITO图案的占比小，进而导致开口率低。
下面结合附图具体说明本发明实施例提供的薄膜晶体管、GOA电路、显示基板和显示装置的具体实施方式。
图2示意性示出根据本发明一实施例的显示基板。在示例性实施例中，显示基板200具有显示区域202以及显示区域202之外的外围区域204。显示区域202中设置有多个像素208。外围区域204中设置有诸如GOA电路、连接垫(pad)、引线(wiring)等线路或部件。如所示，外围区域204为显示基板200中显示区域202周围的区域。例如，外围区域204围绕显示区域202，并且驱动电路或相关线路和部件设置在外围区域204的部分区域中。显示基板200通常为阵列基板。在示例性实施例中，显示基板200为彩膜阵列(COA)基板。显示基板200与诸如彩膜基板的对置基板对盒，以形成显示装置的显示面板。该显示装置例如为液晶显示装置、OLED显示装置、触控显示装置或其它类型的显示装置。
本发明一实施例提出一种薄膜晶体管。该薄膜晶体管包括第一电极、第二电极和第三电极。第一电极和第二电极同层设置并且相互绝缘。第三电极设置在第一电极和第二电极下方并且与第一电极和第二电极绝缘。第一电极包括至少一个第一导电部。第二电极包括多个第二导电部，每个第二导电部邻近每个第一导电部设置。第三电极设置有开口部，开口部与第一导电部或第二导电部至少部分交叠。当第一或第二导电部出现短路引起沟道不良时，在第一或第二导电部与开口部交叠的位置将其切断以修复沟道不良，该修复对第三电极无任何影响。
图3A示意性示出根据本发明一实施例的薄膜晶体管。该薄膜晶体管包括第一电极310、第二电极320和第三电极330。第一电极310和第二电极320同层设置并且相互绝缘。第三电极330设置在第一电极310和第二电极320下方，并且与第一电极310和第二电极320绝缘。第一电极310包括1个第一导电部311，并且第二电极320包括2个第二导电部321。每个第二导电部321邻近第一导电部311设置。第三电极330设置有开口部332，其与所有第二导电部321至少部分交叠。
当异物或残留350掉落在第一电极310的第一导电部311和第二电极320的第二导电部321之间使其短路时，薄膜晶体管在该第一导电部311和第二导电部321之间发生沟道不良。这种情况下，在该第二导电部321与开口部332交叠的位置，即切割区域370，采用激光等方式将该第二导电部321切断，由此修复沟道不良。如所示，该切割区域370对应于第三电极330的开口部332，即此处不存在第三电极330。因此，上述切割修复对薄膜晶体管的第三电极330无任何影响，并且不影响施加在第三电极330，即栅线上的扫描电压的稳定性。
在示例性实施例中，第一电极310、第二电极320和第三电极330分别为薄膜晶体管的漏极、源极和栅极。在液晶显示基板中，第三电极330通常由栅线形成，第二电极320连接到数据线340，并且第一电极310通过过孔360连接到像素电极(未图示)。
在示例性实施例中，如图3A所示，开口部332在第三电极330上布置在沿着第一导电部311或第二导电部321的延伸方向的端部区域。通过将开口部332布置在第三电极330的端部区域，该开口部332与第一导电部311或第二导电部321交叠的位置位于第三电极330的端部区域，即切割区域370位于第三电极330的端部区域。在第一导电部311或第二导电部321由于短路引起沟道不良的情况下，通过在该切割区域370将相应的第一导电部311或第二导电部321切断，可以增大修复该沟道不良的几率。此外，通过将开口部332设置在第三电极330的端部区域，提高了第三电极330的空间利用效率，有利于增大沟道的宽长比。增大沟道的宽长比有利于薄膜晶体管在修复沟道不良后仍维持良好的沟道性能，进而维持良好的电气性能。当薄膜晶体管的沟道宽长比增大时，可以满足大尺寸显示装置对于充电快、开口率高的要求。
在示例性实施例中，开口部332呈带状，并且开口部332的延伸方向垂直于第一导电部311或第二导电部321的延伸方向。开口部332与所有第一导电部311或第二导电部321交叠，从而提供在出现沟道不良时进行切割修复的切割区域370。
在示例性实施例中，开口部332为诸如矩形或椭圆形的规则形状。在其它实施例中，开口部332为其它长条形状，例如圆角矩形。开口部332在其延伸方向上的尺寸定义为长度。该长度通常足以横跨所有第一导电部311或者所有第二导电部321。开口部332在与其延伸方向垂直的方向上的尺寸定义为宽度。该宽度只需能够为激光或其它切断方式提供适当操作空间即可。原则上，开口部332的宽度尽可能小，这有利于形成具有较大宽长比的沟道。
在示例性实施例中，薄膜晶体管还包括半导体层(未图示)。该半导体层布置在第一电极310和第二电极320与第三电极330之间。半导体层的正投影与第三电极330的正投影重合。半导体层和第三电极330的正投影重合，使得在第三电极330的开口部332位置也不存在半导体层。因此在进行切割修复时，不会损坏薄膜晶体管的该半导体层，这有利于提高产品良率并且降低成本。
在示例性实施例中，如图3A所示，第一电极310还包括第一连接部312。第一导电部311通过第一连接部312电连接到连接垫，进而通过过孔360电连接到像素电极。第二电极320还包括第二连接部322以及第二电极线323。第二电极线323通过第二连接部322将第二导电部321电连接。第二电极线323电连接到数据线340。第二电极线323通常平行于栅线并且靠近栅线布置，由此尽可能少占用像素区域。
在上述实施例中，第一导电部311和第二导电部321是指在薄膜晶体管工作时，第一电极310和第二电极320的参与形成沟道的部分。第二导电部321、第二连接部322以及第二电极线323仅仅指第二电极320的结构或功能不同的部分。
应指出，此处开口部定义为第三电极中不存在电极材料的部分。该开口部可以完全落在第三电极中，即开口部是封闭的。可替代地，该开口部可以与第三电极的边缘交叠，即开口部是开放的，如图3A以及后续各图中所示。
图3B和图3C示意性示出图3A所示薄膜晶体管的变型。
如图3B所示，第二连接部322和第二电极线323的正投影落在所述第三电极的正投影之内。藉此，第二连接部322和第二电极线323不占用像素区域，使得像素区域中ITO图案的占比大，开口率提高。
如图3C所示，第二电极320包括第二导电部321和第二电极线323，而不包括第二连接部322。第二电极线323的正投影落在第三电极330的正投影之内。藉此，第二电极线323不占用像素区域，使得像素区域中ITO图案的占比大，开口率提高。此外，由于第二电极320不包括第二连接部322，第三电极330的开口部332可以较小并且第三电极330的空间利用效率提高，有利于增大沟道的宽长比。
图4A示意性示出根据本发明一实施例的薄膜晶体管。如所示，该薄膜晶体管的第一电极410包括2个第一导电部411，并且第二电极420包括1个第二导电部421，由此形成单沟道设计。第三电极430设置有开口部432，其与所有第一导电部411至少部分交叠。
当异物或残留450掉落在第一导电部411和第二导电部421之间使其短路时，在该第一导电部411与开口部432交叠的位置，即切割区域470，采用激光等方式将该第一导电部411切断，由此修复沟道不良。如所示，该切割区域470对应于第三电极430的开口部432，即此处不存在第三电极430。因此，上述切割修复对薄膜晶体管的第三电极430无任何影响，并且不影响施加在第三电极430，即栅线上的扫描电压的稳定性。
如图4A所示，第二导电部421通过第二电极线423连接到数据线440。与图3A的第二电极320类似，第一电极410包括第一连接部412以及第一电极线413。第一电极线413通过第一连接部412将第一导电部411电连接。第一电极线413电连接到连接垫，进而通过过孔460电连接到像素电极。第一电极线413通常平行于栅线。
图4B示意性示出图4A所示薄膜晶体管的一种变型。如所示，在第一电极410中，第一电极线413直接将各个第一导电部411电连接到连接垫，进而通过过孔460连接到像素电极。由于第一电极410不包括第一连接部412，第三电极430的开口部432可以较小并且第三电极430的空间利用效率提高，有利于增大沟道的宽长比。
在图3A-3C、4A-4B所示的实施例中，第一导电部311、411和第二导电部321、421具有线性形状。线性形状的第一导电部和第二导电部结构简单且紧凑，有利于在第三电极的有限面积内形成较大宽长比的沟道。在本发明其它实施例中，第一导电部和第二导电部具有非线性形状，如下文参考图5A和5B所描述。
图5A示意性示出具有非线性形状的第一导电部和第二导电部的薄膜晶体管。在示例性实施例中，第一导电部511呈十字状(cross-shaped)。每个第二导电部521呈在一端开放的矩形形状，并且两个第二导电部521围绕第一导电部511布置。
与图3B所示实施例相似，第二电极520还包括第二连接部522和第二电极线523，并且第二连接部522和第二电极线523的正投影落在第三电极530的正投影之内。当异物或残留550导致第一导电部511和第二导电部521之间短路时，在该第二导电部521与开口部532交叠的位置，即切割区域570将相应第二导电部521切断，由此修复沟道不良。
图5B示意性示出图5A所示薄膜晶体管的一种变型。如所示，在示例性实施例中，第一导电部511包括圆形部。每个第二导电部521呈圆弧形状，并且两个第二导电部521围绕第一导电部511布置。
在图5A和5B所示实施例中，第一导电部和第二导电部具有非线性形状，并且第二导电部围绕第一导电部布置。这有利于增加薄膜晶体管的沟道宽长比。
在图3A-3C、4A-4B、5A-5B所示的实施例中，薄膜晶体管采用单沟道设计，不过本发明不限于此。在本发明其它实施例中，薄膜晶体管采用两个或更多个沟道设计。具体而言，在本发明实施例中，第一电极包括N个第一导电部，N为大于1的整数；第二电极包括至少N个第二导电部；以及第一导电部和第二导电部交替布置。这种情况下，薄膜晶体管具有至少两个沟道，这有利于增加沟道宽长比。下文结合图6A、6B和6C描述较为简单的双沟道设计，即N=2的情形。
图6A示意性示出根据本发明一实施例的薄膜晶体管。如所示，第一电极610包括2个第一导电部611，并且第二电极620包括3个第二导电部621。第一导电部611和第二导电部621彼此交替布置，从而在工作时形成两个沟道。第三电极630设置有开口部632，其与所有第二导电部621至少部分交叠。当异物或残留650掉落在第一导电部611和第二导电部621之间使其短路时，在该第二导电部621与开口部632交叠的位置，即切割区域670将相应第二导电部621切断，由此修复沟道不良。
如图6A所示，第一电极610包括第一连接部612以及第一电极线613。第一电极线613通过第一连接部612将第一导电部611电连接。第一电极线613电连接到连接垫，进而通过过孔660电连接到像素电极。
与图1B所示情形不同，第三电极630的开口部632提供切割区域670用于进行切割修复，并且第二电极620的正投影落在第三电极630的正投影之内。因此，在该薄膜晶体管中，切割修复对第三电极630无任何影响。此外，第二电极620不占用像素区域，使得显示区域的开口率高。
图6B示意性示出图6A所示薄膜晶体管的一种变型。与图6A相比，第一电极610不包括第一连接部612，第三电极630的开口部632可以较小并且第三电极630的空间利用效率提高，有利于增大沟道的宽长比。
图6C示意性示出图6A所示薄膜晶体管的另一变型。与图6A相比，该薄膜晶体管包括2个第一导电部611和4个第二导电部621，并且每个第一导电部611被两个第二导电部621围绕。也就是说，两个沟道彼此独立，相邻两个沟道之间不共用第二导电部621。因此，当其中一个沟道出现不良而切断一个第二导电部621时，相邻的沟道不受影响。
在图6C的双沟道设计基础上，该薄膜晶体管还可以采用相互独立的多沟道设计。具体而言，第一电极包括N个第一导电部，N为大于1的整数；第二电极包括2N个第二导电部；以及每个第一导电部被两个第二导电部围绕。
图7示意性示出根据本发明一实施例的薄膜晶体管。如所示，第一电极710包括第一导电部711和第一电极线713，第二电极720包括第二导电部721和第二电极线723。第一电极710的第一电极线713和第一导电部711呈梳状，并且第二电极720的第二电极线723和第二导电部721呈梳状。第一导电部711和第二导电部721交替布置，由此形成结构紧凑的叉指(interdigital)电极。该薄膜晶体管具有两个或更多个沟道，有利于增加沟道宽长比。
本发明实施例还提供了一种GOA电路，其包括如上所述的薄膜晶体管。
本发明实施例还提供了一种显示基板，其包括如上所述的薄膜晶体管。如上所述，第一电极电连接到每个像素的像素电极，第二电极连接到数据线，以及第三电极为栅线。
本发明实施例还提供了一种显示装置，包括上述的显示基板。该显示装置可以是任何具有显示功能的产品或部件，例如液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等。
本发明的实施例公开了一种薄膜晶体管、GOA电路、显示基板和显示装置。该薄膜晶体管包括第一电极、第二电极和第三电极。第一电极和第二电极同层设置并且相互绝缘。第三电极设置在第一电极和第二电极下方并且与第一电极和第二电极绝缘。第一电极包括至少一个第一导电部。第二电极包括多个第二导电部，每个第二导电部邻近每个第一导电部设置。第三电极设置有开口部，开口部与第一导电部或第二导电部至少部分交叠。当第一或第二导电部出现短路引起沟道不良时，在第一或第二导电部与开口部交叠的位置将其切断以修复沟道不良，该修复对第三电极无任何影响。
在本发明的上述各实施例中，以栅极位于源极和漏极的下方的底栅型薄膜晶体管为例进行描述。然而，本发明实施例不对薄膜晶体管的结构类型进行限定。例如，薄膜晶体管可以为顶栅型，其中栅极位于源极和漏极的上方。
在本发明的上述各实施例中，以异物或残留导致源极和漏极之间短路引起沟道不良为例进行描述。然而，本发明实施例可应用于异物或残留导致的源极和栅极之间，或者漏极和栅极之间的短路引起的沟道不良。此外，本发明实施例可应用于由诸如静电击穿(Electro Static Discharge, ESD)等其它原因导致电极之间发生短路而引起的沟道不良。
还应指出，结合附图描述本发明各实施例时，重点描述各附图或实施例之间的差异，而简要描述了各附图或实施例之间相同之处或省略了对其的描述，这仅仅是出于简化说明书考虑。
以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何本领域普通技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (18)

1.一种薄膜晶体管，其特征在于，包括第一电极、第二电极和第三电极，其中所述第一电极和所述第二电极同层设置并且相互绝缘，所述第三电极设置在所述第一电极和第二电极下方并且与所述第一电极和第二电极绝缘，
其中所述第一电极包括至少一个第一导电部；
所述第二电极包括多个第二导电部，每个所述第二导电部邻近每个所述第一导电部设置；以及
所述第三电极设置有开口部，所述开口部与所述第二导电部至少部分交叠，
其中所述开口部在所述第三电极上布置在沿着所述第一导电部或第二导电部的延伸方向的端部区域，
其中所述开口部与所述第一电极无交叠，布置在所述第三电极的远离所述第一电极的边缘，并且与所述第三电极的侧边齐平。
2.根据权利要求1所述的薄膜晶体管，其特征在于：
所述开口部呈带状；以及
所述开口部沿与所述第一导电部或第二导电部的延伸方向垂直的方向延伸。
3.根据权利要求2所述的薄膜晶体管，其特征在于：
所述开口部为矩形。
4.根据权利要求1所述的薄膜晶体管，其特征在于：
所述第一电极包括一个第一导电部；
所述第二电极包括两个第二导电部；以及
所述开口部与所述第二电极的每个第二导电部至少部分交叠。
5.根据权利要求1所述的薄膜晶体管，其特征在于：
所述第一电极包括N个第一导电部，N为大于1的整数；
所述第二电极包括至少N个第二导电部；以及
所述第一导电部和所述第二导电部交替布置。
6.根据权利要求1所述的薄膜晶体管，其特征在于：
所述第一电极包括N个第一导电部，N为大于1的整数；
所述第二电极包括2N个第二导电部；以及
每个第一导电部被两个第二导电部围绕。
7.根据权利要求4-6中任意一项所述的薄膜晶体管，其特征在于：
所述第一导电部和所述第二导电部具有线性形状。
8.根据权利要求4-6中任意一项所述的薄膜晶体管，其特征在于：
所述第一导电部和所述第二导电部具有非线性形状；以及
所述第二导电部围绕所述第一导电部布置。
9.根据权利要求1所述的薄膜晶体管，其特征在于：
所述第二电极还包括将所述第二导电部电连接的第二电极线。
10.根据权利要求9所述的薄膜晶体管，其特征在于：
所述第二电极还包括将所述第二导电部分别电连接到所述第二电极线的第二连接部；以及
所述第二电极线和所述第二连接部的正投影落在所述第三电极的正投影之内。
11.根据权利要求9所述的薄膜晶体管，其特征在于：
所述第二电极线的正投影落在所述第三电极的正投影之内。
12.根据权利要求9所述的薄膜晶体管，其特征在于：
所述第一电极还包括将所述第一导电部电连接的第一电极线。
13.根据权利要求12所述的薄膜晶体管，其特征在于：
所述第一电极和第二电极分别呈梳状。
14.根据权利要求1所述的薄膜晶体管，其特征在于：
其中所述薄膜晶体管还包括半导体层，所述半导体层布置在所述第一电极和第二电极与所述第三电极之间，并且所述半导体层的正投影与所述第三电极的正投影完全重合。
15.根据权利要求1所述的薄膜晶体管，其特征在于：
所述第三电极为栅极；以及
所述第一电极和所述第二电极其中之一为源极，并且另一个为漏极。
16.一种GOA电路，其特征在于，包括根据权利要求1-15中任意一项所述的薄膜晶体管。
17.一种显示基板，其特征在于，包括根据权利要求1-15中任意一项所述的薄膜晶体管，其中所述第一电极电连接到每个像素的像素电极，所述第二电极连接到数据线，以及所述第三电极为栅线。
18.一种显示装置，其特征在于，包括根据权利要求17所述的显示基板。
CN201610861627.5A 2016-09-28 2016-09-28 薄膜晶体管、goa电路、显示基板和显示装置 Active CN106206746B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610861627.5A CN106206746B (zh) 2016-09-28 2016-09-28 薄膜晶体管、goa电路、显示基板和显示装置
US15/735,938 US10644120B2 (en) 2016-09-28 2017-04-18 Thin film transistor, GOA circuit, display substrate and display device
PCT/CN2017/080842 WO2018058939A1 (zh) 2016-09-28 2017-04-18 薄膜晶体管、goa电路、显示基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610861627.5A CN106206746B (zh) 2016-09-28 2016-09-28 薄膜晶体管、goa电路、显示基板和显示装置

Publications (2)

Publication Number Publication Date
CN106206746A CN106206746A (zh) 2016-12-07
CN106206746B true CN106206746B (zh) 2020-07-24

Family

ID=57520999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610861627.5A Active CN106206746B (zh) 2016-09-28 2016-09-28 薄膜晶体管、goa电路、显示基板和显示装置

Country Status (3)

Country Link
US (1) US10644120B2 (zh)
CN (1) CN106206746B (zh)
WO (1) WO2018058939A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206746B (zh) 2016-09-28 2020-07-24 京东方科技集团股份有限公司 薄膜晶体管、goa电路、显示基板和显示装置
CN109410746A (zh) * 2017-08-15 2019-03-01 元太科技工业股份有限公司 显示装置及其周围线路结构
CN207183274U (zh) * 2017-10-13 2018-04-03 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN108198863B (zh) * 2018-01-02 2020-07-31 京东方科技集团股份有限公司 一种薄膜晶体管及其维修方法、阵列基板和显示装置
CN110620154A (zh) * 2019-08-22 2019-12-27 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置
CN111403311B (zh) * 2020-04-07 2022-12-06 深圳市华星光电半导体显示技术有限公司 Goa电路、显示面板及修复方法
CN112992932A (zh) * 2021-02-05 2021-06-18 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、短路修补方法
CN112925138A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1435720A (zh) * 2002-01-31 2003-08-13 日本电气株式会社 液晶显示装置及其制造方法
CN1518774A (zh) * 2001-06-21 2004-08-04 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN1959984A (zh) * 2005-11-04 2007-05-09 中华映管股份有限公司 薄膜晶体管、像素结构及像素结构之修补方法
CN101414083A (zh) * 2007-10-16 2009-04-22 瀚宇彩晶股份有限公司 液晶显示器面板、像素结构、及开关元件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314424B2 (en) * 2007-12-11 2012-11-20 Sharp Kabushiki Kaisha Thin film transistor array substrate, display panel comprising the same, and method for manufacturing thin film transistor array substrate
CN102254917B (zh) * 2011-07-07 2014-05-21 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制法
CN103412449B (zh) * 2013-07-23 2015-11-18 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
KR20150097848A (ko) * 2014-02-17 2015-08-27 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN106206746B (zh) 2016-09-28 2020-07-24 京东方科技集团股份有限公司 薄膜晶体管、goa电路、显示基板和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518774A (zh) * 2001-06-21 2004-08-04 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN1435720A (zh) * 2002-01-31 2003-08-13 日本电气株式会社 液晶显示装置及其制造方法
CN1959984A (zh) * 2005-11-04 2007-05-09 中华映管股份有限公司 薄膜晶体管、像素结构及像素结构之修补方法
CN101414083A (zh) * 2007-10-16 2009-04-22 瀚宇彩晶股份有限公司 液晶显示器面板、像素结构、及开关元件

Also Published As

Publication number Publication date
WO2018058939A1 (zh) 2018-04-05
US10644120B2 (en) 2020-05-05
US20190006477A1 (en) 2019-01-03
CN106206746A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
CN106206746B (zh) 薄膜晶体管、goa电路、显示基板和显示装置
US8083561B1 (en) Liquid crystal display panel and method for repairing signal line thereof
JP4088619B2 (ja) アクティブマトリクス基板及び表示装置
JP4305486B2 (ja) 液晶表示パネル
US9373642B2 (en) Thin film transistor and method for repairing the same, GOA circuit and a display device
US9035317B2 (en) Pixel structure, display panel and method for fabricating pixel structure
US9076710B2 (en) Array substrate of display panel
US20090322977A1 (en) Array Substrate of Liquid Crystal Display
US8654053B2 (en) Liquid crystal display device, manufacturing method and repair method thereof
US20160064413A1 (en) Array substrate, method for manufacturing the same and display device
CN107065365B (zh) 显示面板以及显示装置
CN110221497B (zh) 配线修补方法、阵列基板及显示面板
US5760855A (en) Active matrix type liquid crystal display panel having a guard ring electrically connected to the common electrode
JPH10268794A (ja) 表示パネル
US8502946B2 (en) Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same
WO2019072189A1 (zh) 测试电路、阵列基板、显示面板和显示装置
JP2010156903A (ja) 液晶表示装置および電子機器
CN104503174A (zh) Goa电路模块及其测试方法、显示面板和显示装置
CN108198863B (zh) 一种薄膜晶体管及其维修方法、阵列基板和显示装置
US20080174713A1 (en) Liquid crystal display panel with line defect repairing mechanism and repairing method thereof
JP4497049B2 (ja) 電気光学装置の製造方法
US20070046848A1 (en) Thin film transistor array substrate and repairing method thereof
CN113281943A (zh) 显示面板及显示装置
GB2429824A (en) Thin film transistor array, electrostatic discharge protection device thereof, and methods for fabricating the same
US9947251B2 (en) Active device array substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant