CN110221497B - 配线修补方法、阵列基板及显示面板 - Google Patents

Abstract

本发明提供一种配线修补方法、阵列基板及显示面板。本发明提供的配线修补方法包括如下步骤：当数据线和扫描线的交叉点发生漏电时，将数据线的位于漏电点两侧的部位切断；用修补线连接数据线的位于切断点两侧的部位；将位于数据线侧方的存储电容支线切断，其中，存储电容支线连接在存储电容总线上，存储电容支线包括位于像素区域内的第一段支线和第二段支线，第一段支线连接于存储电容总线与第二段支线之间，第二段支线位于像素区域的边缘位置，存储电容支线上的切断点位于第一段支线上。本发明提供的配线修补方法，可防止修补配线时产生漏电现象，保证像素信号的正常传输。

Description

配线修补方法、阵列基板及显示面板

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种配线修补方法、阵列基板及显示面板。

背景技术

随着显示技术的发展，液晶显示器等平面显示装置因具有体积薄、重量轻、画面质量优异、功耗低、寿命长、数字化和无辐射等优点在各种大、中、小的产品上得到广泛应用，几乎涵盖了当今信息社会的主要电子产品。

在液晶显示器的阵列基板的制作过程中，由于生产工艺复杂，受环境中异物或静电破坏等因素的影响，阵列基板中的数据线和扫描线之间的绝缘膜层常常会遭到破坏，导致数据线和扫描线之间产生漏电现象，这会致使栅极信号和源极信号不能正常传输而使液晶显示器产生线缺陷。图1为现有技术中的具有漏电点的阵列基板的局部结构示意图；图2为现有技术中数据线具有切断点的阵列基板的结构示意图；图3为现有技术中通过修补线修复数据线的阵列基板的结构示意图。如图1至图3所示，目前对发生漏电的数据线的处理方式为：采用激光切割技术切断漏电点两侧的数据线，在数据线切断点的两侧连接修补线，以避开漏电点的方式通过修补线重新导通数据线，从而消除阵列基板的线缺陷，保证栅极信号和源极信号的正常传输。

然而，现有的数据线修复方法中，采用激光切割技术切断数据线的同时也会暴露出绝缘膜层中的存储电容线，切割数据线时产生的配线碎屑往往会附着在存储电容线上，这些配线碎屑会导致数据线和存储电容线电连接，从而导致数据线和存储电容线之间产生漏电现象。

发明内容

本发明提供一种配线修补方法、阵列基板及显示面板，可防止修补配线时产生漏电现象，保证像素信号的正常传输。

第一方面，本发明提供一种阵列基板，包括数据线、扫描线、存储电容总线和存储电容支线，数据线和扫描线纵横交错排布并限定出像素区域，存储电容总线和扫描线平行设置；

存储电容支线包括位于同一像素区域内的第一段支线和第二段支线，第一段支线与数据线投影方向相邻，第一段支线连接于存储电容总线与第二段支线之间；用于在第一段支线被切断时，使第二段支线与存储电容总线断路。

第二方面，本发明提供一种用于如上所述的阵列基板的配线修补方法，该方法包括如下步骤：

当数据线和扫描线的交叉点发生漏电时，将数据线的位于漏电点两侧的部位切断；

用修补线连接数据线的位于切断点两侧的部位；

将位于数据线侧方的存储电容支线切断，其中，存储电容支线连接在存储电容总线上，存储电容支线包括位于像素区域内的第一段支线和第二段支线，第一段支线连接于存储电容总线与第二段支线之间，第二段支线位于像素区域的边缘位置，存储电容支线上的切断点位于第一段支线上。

第三方面，本发明提供一种修补后的阵列基板，该阵列基板包括数据线、扫描线、存储电容总线、存储电容支线和修补线，数据线和扫描线纵横交错排布并限定出像素区域，存储电容总线和扫描线平行设置；存储电容支线包括位于同一像素区域内的第一段支线和第二段支线，第一段支线连接于存储电容总线与第二段支线之间；

至少一个数据线上具有漏电点，修补线的两端分别电连接在漏电点的两侧，数据线的漏电点和修补线的连接点之间，以及存储电容支线上均设置有切断点，其中，存储电容支线上的切断点位于第一段支线上。

第四方面，本发明提供一种显示面板，该显示面板包括彩膜基板、阵列基板和位于彩膜基板与阵列基板之间的液晶分子层，阵列基板为如上所述的阵列基板或者如上所述的修补后的阵列基板。

本发明提供的配线修补方法、阵列基板及显示面板，配线修补方法包括：当数据线和扫描线的交叉点发生漏电时，将数据线的位于漏电点两侧的部位切断；用修补线连接数据线的位于切断点两侧的部位；将位于数据线侧方的存储电容支线切断，其中，存储电容支线连接在存储电容总线上，存储电容支线包括位于像素区域内的第一段支线和第二段支线，第一段支线连接于存储电容总线与第二段支线之间，第二段支线与数据线平行，存储电容支线上的切断点位于第一段支线上。这样将数据线的漏电点两侧的部位切断，并通过修补线连接数据线的切断点两侧的部位，可避开漏电点重新导通数据线；进一步的，通过将与存储电容总线连接的存储电容支线设置为第一段支线和第二段支线组合的形式，第一段支线连接在存储电容总线上，第二段支线连接在第一段支线上并且第二段支线与数据线平行，在切断数据线的同时也切断数据线侧方的存储电容支线，切断点具体位于第一段支线上，这样第二段支线即与第一段支线断开连接，即使切割数据线时产生的配线碎屑附着在离数据线较近的第二段支线上，数据线和存储电容总线之间也不会产生漏电现象，可保证像素信号的正常传输。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的具有漏电点的阵列基板的局部结构示意图；

图2为现有技术中数据线具有切断点的阵列基板的结构示意图；

图3为现有技术中通过修补线修复数据线的阵列基板的结构示意图；

图4为现有技术中一种阵列基板的局部结构示意图；

图5为本发明实施例一提供的配线修补方法的流程示意图；

图6为本发明实施例一提供的具有漏电点的阵列基板的局部结构示意图；

图7为本发明实施例一提供的数据线具有切断点的阵列基板的结构示意图；

图8为本发明实施例一提供的通过修补线连接数据线的阵列基板的结构示意图；

图9为本发明实施例一提供的存储电容支线具有切断点的阵列基板的结构示意图；

图10为像素区域中配向暗纹的结构示意图。

附图标记说明：

1、10-像素区域；2、20-数据线；3、30-扫描线；4、40-漏电点；5、50-切断点；6、60-修补线；70-连接点；8、80-存储电容总线；9、90-存储电容支线；91-第一段支线；911-竖直段；912-水平段；92-第二段支线；100-阵列基板；110-衬底基板；120-栅极绝缘层；121-存储电容线；130-源极绝缘层；131-漏极；132-半导体层；133-过孔；140-像素电极；101-配向暗纹。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

图4为现有技术中一种阵列基板的局部结构示意图。下面以图4所示的背沟道蚀刻型阵列基板100为例，结合图1至图3所示来介绍阵列基板100的基本结构，当然，本发明中所提到的阵列基板100不限于此，还可以是其它类型。此外，应当理解的是，图1至图3中仅仅图示了阵列基板100的一部分，具体图示了阵列基板100的一个完整的像素区域1及该像素区域1周围的部分结构，在实际应用中，阵列基板100的像素区域1包括多个像素区域1，并且根据液晶显示器的尺寸大小即性能需求，不同的液晶显示器的像素区域1可以包括不同数量的像素区域1。另外，本发明实施例中的其他附图同样仅图示出了阵列基板100的局部结构，不再赘述。

如图1至图3所示，阵列基板100中布置有多条数据线2和多条扫描线3，所有数据线2之间相互平行且间隔固定距离设置，所有扫描线3之间亦相互平行且间隔固定距离设置，数据线2与扫描线3之间相互垂直交错设置，每相邻两条数据线2和两条扫描线3之间围成一个像素区域1，多条数据线2和多条扫描线3可形成多个像素区域1，所有像素区域1构成液晶面板的有效显示区域。

如图4所示，阵列基板100主要由衬底基板110以及依次设置在衬底基板110上的栅极绝缘层120、源极绝缘层130构成，衬底基板110为主要支撑结构，扫描线3分布在衬底基板110上，栅极绝缘层120覆盖扫描线3，数据线2以与扫描线3垂直的方向分布在栅极绝缘层120上方，数据线2上覆盖有源极绝缘层130，源极绝缘层130的上方设置有像素电极140；在衬底基板110上方的栅极绝缘层120内还设置有存储电容线121，源极绝缘层130内对应存储电容线121的部位设置有漏极131，数据线2和漏极131之间设置有半导体层132，数据线2通过半导体层132和漏极131电连接；在源极绝缘层130上对应存储电容线121和漏极131的部位开设有过孔133，该过孔133从源极绝缘层130表面延伸至栅极绝缘层120内的存储电容线121上方，像素电极140和漏极131通过该过孔133延伸至存储电容线121表面。

具体的，扫描线3作为半导体层132的开关，可控制半导体层132使源极信号流向漏极131和像素电极140，数据线2用于将液晶显示器的点灯信号通过驱动芯片输入像素电极140，存储电容线121则是用于保持输入像素电极140的电荷的配线，栅极绝缘层120用于将扫描线3、存储电容线121与数据线2绝缘，源极绝缘层130用于将数据线2与像素电极140绝缘。

在制作阵列基板100时，栅极绝缘层120的厚度往往较薄，环境中的异物及静电破坏等因素都可能对绝缘层造成破坏，若数据线2和扫描线3的交叠部位的栅极绝缘层120遭到破坏，则会导致数据线2和扫描线3之间产生漏电现象，致使该像素区域1的像素信号无法正常传输至像素电极140，这会造成该像素区域1产生线缺陷，导致液晶显示器的该像素区域1显示异常。

为了对发生漏电现象的像素区域1进行修复，消除该像素区域1的线缺陷，使该像素区域1可正常显示画面，如图1至图3所示，通常的修复方法为：首先通过激光将数据线2的漏电点4两侧的部位切断，以此将漏电点4部位的数据线2从完整数据线2中分离出来；然后在数据线2的切断点5的两侧连接修补线6，修补线6的两端分别与两侧的数据线2连接，从而通过修补线6可避开漏电部位的数据线2而重新导通数据线2，以此消除阵列基板100的线缺陷，保证像素信号的正常传输。

但是，由于栅极绝缘层120和源极绝缘层130均较薄，不论是在数据线2布置完成后、源极绝缘层130形成之前，在栅极绝缘层120上方进行激光切割，还是在阵列基板100制作完成、源极绝缘层130形成之后，在源极绝缘层130上方进行激光切割，激光均会穿透栅极绝缘层120。如图1至图3所示，栅极绝缘层120中的存储电容线121包括存储电容总线8和存储电容支线9，存储电容总线8和扫描线3平行，存储电容支线9连接在存储电容总线8上，并且存储电容支线9距数据线2较近，其中一部分存储电容支线9靠近数据线2并且与数据线2平行，另一部分存储电容支线9交叠在数据线2下方，因而激光就会穿透栅极绝缘层120到达与数据线2距离较近且存在相互交叠部位的存储电容支线9上，这样就可能会致使激光切割过程中产生的配线碎屑附着在存储电容支线9上，如此一来数据线2与存储电容支线9之间的配线碎屑又会导致数据线2与存储电容支线9短接，导致像素信号无法正常传输。

基于此，本实施例提供一种配线修补方法，采用该方法修复数据线，可确保数据线和存储电容支线之间不会产生漏电现象，保证像素信号的正常传输。

图5为本发明实施例一提供的配线修补方法的流程示意图；图6为本发明实施例一提供的具有漏电点的阵列基板的局部结构示意图；图7为本发明实施例一提供的数据线具有切断点的阵列基板的结构示意图；图8为本发明实施例一提供的通过修补线连接数据线的阵列基板的结构示意图；图9为本发明实施例一提供的存储电容支线具有切断点的阵列基板的结构示意图。如图5至图8所示，本实施例提供的配线修补方法包括如下步骤：

S1、当数据线20和扫描线30的交叉点发生漏电时，将数据线20的位于漏电点40两侧的部位切断。

如图6所示，在数据线20和扫面线的交叠部位产生漏电现象时，如前所述，首先是在数据线20的漏电点40的两侧将数据线20切断，将漏电点40部位的数据线20从完整的数据线20中分离出来，以断开漏电点40部位的数据线20的电连接。其中，可以采用激光切割技术进行数据线20的切断工序。

需要说明的是，在切割数据线20的工序之前，还可以包括对数据线20和扫描线30进行检测，以确定数据线20和扫描线30之间是否漏电，以及确定数据线20和扫描线30的漏电点40的具体位置，不再赘述。

S2、用修补线60连接数据线20的位于切断点50两侧的部位。

在切断数据线20分离出漏电部位之后，对于两侧的不包括漏电点40的数据线20，可以通过修补线60将两侧的数据线20连接起来，以此形成新的完整的数据线20。其中，修补线60的两端分别连接在两侧的数据线20上，并且修补线60与数据线20的连接点70可以靠近切断点50。

修补线60可以为金属线，将金属线连接在两侧的数据线20之间，这样通过金属线可以导通两侧的数据线20，使修补后的数据线20可正常传输源极信号。

S3、将位于数据线20侧方的存储电容支线90切断，其中，存储电容支线90连接在存储电容总线80上，存储电容支线90包括位于像素区域10内的第一段支线91和第二段支线92，第一段支线91连接于存储电容总线80与第二段支线92之间，第二段支线92位于像素区域10的边缘位置，存储电容支线90上的切断点50位于第一段支线91上。

存储电容支线90与数据线20之间的间距通常较近，在激光切割数据线20的过程中，激光会穿透栅极绝缘层120，而由于切割部位的存储电容支线90靠近数据线20，因而切割产生的配线碎屑经常会附着在存储电容支线90表面，数据线20与存储电容支线90之间的配线碎屑会致使数据线20与存储电容支线90短接，造成数据线20的漏电现象，导致像素信号无法正常传输。

为了保证配线修复的过程中，数据线20和存储电容支线90之间不会产生漏电现象，本实施例中，在通过修补线60连接被切断的数据线20之后，还包括将数据线20侧方的存储电容支线90切断。本实施例通过切断数据线20侧方的存储电容支线90，断开了被切断的存储电容支线90的电连接，这样即使配线碎屑附着在被切断的存储电容支线90上，也不会使数据线20与存储电容支线90短接，可避免数据线20产生漏电现象，保证像素信号的正常传输。

具体的，存储电容支线90连接在存储电容总线80上，存储电容总线80和存储电容支线90构成完整的存储电容线121。存储电容总线80通常和扫描线30平行设置，并且存储电容总线80和扫描线30之间间隔一定的距离，连接在存储电容总线80上的存储电容支线90包括第一段支线91和第二段支线92，第一段支线91和第二段支线92均位于像素区域10内；其中，第一段支线91连接在存储电容总线80上，第二段支线92与第一段支线91连接，并且第二段支线92位于像素区域10的边缘位置。

如图9所示，位于像素区域10的边缘位置的第二段支线92和数据线20之间的间距较小，切割时产生的配线碎屑通常会附着在第二段支线92上，因而存储电容支线90上的切断点50位于第一段支线91上，这样可以将第二段支线92从第一段支线91上分离下来，断开第二段支线92与存储电容总线80的连接，数据线20与断开的第二段支线92之间不会产生漏电现象，可避免阵列基板100产生线缺陷，保证像素信号的正常传输。示例性的，为了使第二段支线92的设置更合理，使存储电容线121的整体结构更规整，第二段支线92可以与数据线20平行。

需要说明的是，切断存储电容支线90这一步骤可以在通过修复线将切断的数据线20连接好之后，当然也可以先进行切断存储电容支线90的工序，在确保了将存储电容支线90的第二段支线92断开之后，再用修复线连接被切断的数据线20，这两个步骤的顺序可以调换，同样都能达到避免数据线20和存储电容支线90短接的效果，本实施例对此不作限制。

在一种可能的实施方式中，步骤S3中，将位于数据线20侧方的存储电容支线90切断，具体可以包括：切断第一段支线91的靠近第二段支线92的部分。也就是说，存储电容支线90的第一段支线91上的切断点50靠近第二段支线92，通过这样的方式将存储电容支线90切断之后，第二段支线92整体与存储电容总线80分离，这样即使第二段支线92任何部位附着配线碎屑，也不会导致数据线20与存储电容支线90之间产生漏电现象；并且，第一段支线91上被分离的部分较少，第一段支线91受影响较小，可保证存储电容线121的保持输入像素电极140的电荷的性能。

在一种可能的实施方式中，数据线20的两侧为相邻的两个像素区域10，两个像素区域10内均设置有存储电容支线90，步骤S3中，将位于数据线20侧方的存储电容支线90切断，具体可以包括：将数据线20两侧的分别位于相邻两个像素区域10内的两条存储电容支线90均切断。

如前所述，阵列基板100上的源极绝缘层130内分布有多条平行间隔设置的数据线20，源极绝缘层130下方的栅极绝缘层120内分布有多条平行间隔设置的扫描线30，数据线20和扫描线30之间相互垂直交叉设置，每相邻的两条数据线20和两条扫描线30共同围成一个像素区域10，多条数据线20和多条扫描线30可形成多个像素区域10，所有像素区域10构成液晶面板的有效显示画面的区域。以其中一个像素区域10产生漏电现象为例，漏电点40位于围成该像素区域10的数据线20和扫描线30的交叉点部位，而数据线20和扫描线30位于该像素区域10的边界上，即漏电点40位于该像素区域10的边界上。

如图6至图9所示，由于需要将数据线20的位于漏电点40两侧的部位切断，对于数据线20上的其中一个切断点50而言，切断点50位于数据线20上，数据线20两侧为相邻的两个像素区域10，这两个像素区域10内的存储电容支线90的第二段支线92均靠近该数据线20，在切断点50部位对数据线20进行切割时，该数据线20两侧的相邻两个像素区域10内的第二段支线92上均有可能附着配线碎屑，可能会导致该数据线20与两侧的像素区域10内的第二段支线92均产生漏电现象，而导致这两个相邻的像素区域10的像素信号均无法正常传输，进而导致这两个相邻像素区域10显示异常。

因而需要将位于数据线20的切断点50两侧的相邻两个像素区域10内的靠近该数据线20的存储电容支线90均切断，以断开这两个像素区域10内的靠近该数据线20的第二段支线92与存储电容总线80的连接，以确保这两个像素区域10均不会产生漏电现象，保证这两个像素区域10的像素信号的正常传输。需要说明的是，应当分离的是像素区域10内的存储电容支线90的靠近该数据线20的第二段支线92，因而存储电容支线90的切断点50位于第一段支线91的靠近该数据线20的部位，而非第一段支线91上的远离该数据线20的部位。

在一种可能的实施方式中，修补线60与数据线20的连接点70可以为两个，且两个连接点70分别位于扫描线30两侧的像素区域10内，步骤S3中，将位于数据线20侧方的存储电容支线90切断，具体可以包括：将扫描线30两侧的像素区域10内的存储电容支线90均切断。

如前所述，在数据线20的漏电点40部位的两侧对数据线20进行切断，将漏电点40部位从数据线20上分离出来，以避开漏电点40部位的方式将两侧的数据线20通过修补线60连接起来，其中，修补线60的一端连接一侧的数据线20，修补线60的另一端连接另一侧的数据线20，因而修补线60与数据线20的连接点70为两个。并且，由于漏电点40位于数据线20与扫描线30交叉的部位，因而修补线60与数据线20的两个连接点70分别位于扫描线30的两侧。

修补线60与数据线20的两个连接点70位于扫描线30的两侧，两个连接点70分别靠近两侧的数据线20的切断点50，即是说两侧的数据线20的两个切断点50分别位于扫描线30的两侧，如前所述，对于一侧数据线20的切断点50来说，位于该切断点50两侧的相邻两个像素区域10内的存储电容支线90与该侧数据线20的距离均较近，尤其是存储电容支线90中靠近该侧数据线20的第二段支线92，因而需要对两侧像素区域10中的存储电容支线90均进行切断，切断点50具体位于第一段支线91上的靠近第二段支线92的部位。

同样的，对于扫描线30另一侧的数据线20的切断点50来说，其两侧的相邻像素区域10内的存储电容支线90也均需切断，断开这两个像素区域10内的第二段支线92与存储电容总线80的连接，不再赘述。因而，对于数据线20上分别位于扫描线30两侧的两个切断点50，进行激光切割时，两个切断点50的两侧的存储电容支线90的第二段支线92上都可能附着配线碎屑，所以需要对扫描线30两侧的对应两个切断点50的相邻四个像素区域10中的第二段支线92均进行切割分离。

可选的，像素区域10内具有配向暗纹101，第一段支线91可以与配向暗纹101至少部分重叠。图10为像素区域中配向暗纹的结构示意图。如图10所示，在一个像素区域10中，液晶配向膜会将像素区域10分成四部分，这四部分区域内的液晶分子分别朝不同的方向配向，在各部分区域的边界部位形成不透光的区域，如图所示，不透光的区域为像素区域10中的“十字形”部位，配向暗纹101即指像素区域10中的不透光的区域。

由于存储电容线121不透光，因而若将存储电容线121设置在像素区域10的透光区域内会降低像素区域10的开口率，因而本实施例通过使第一段支线91与配向暗纹101至少部分重叠，使至少部分第一段支线91位于配向暗纹101内，由于配向暗纹101不透光，位于配向暗纹101内的第一段支线91不会影响像素区域10的透光率，这样对像素区域10的开口率的损失较小。

需要说明的是，可以使存储电容支线90的第一段支线91的宽度小于配向暗纹101的宽度，使第一段支线91全部位于配向暗纹101内，这样可进一步提高像素区域10的开口率。另外，可以减小与扫描线30平行的存储电容总线80的宽度，减少位于像素区域10的透光部分的存储电容总线80的面积，这也可以改善像素区域10的开口率。

本实施例的配线修补方法包括：当数据线和扫描线的交叉点发生漏电时，将数据线的位于漏电点两侧的部位切断；用修补线连接数据线的位于切断点两侧的部位；将位于数据线侧方的存储电容支线切断，其中，存储电容支线连接在存储电容总线上，存储电容支线包括位于像素区域内的第一段支线和第二段支线，第一段支线连接于存储电容总线与第二段支线之间，第二段支线与数据线平行，存储电容支线上的切断点位于第一段支线上。这样将数据线的漏电点两侧的部位切断，并通过修补线连接数据线的切断点两侧的部位，可避开漏电点重新导通数据线；进一步的，通过将与存储电容总线连接的存储电容支线设置为第一段支线和第二段支线组合的形式，第一段支线连接在存储电容总线上，第二段支线连接在第一段支线上并且第二段支线与数据线平行，在切断数据线的同时也切断数据线侧方的存储电容支线，切断点具体位于第一段支线上，这样第二段支线即与第一段支线断开连接，即使切割数据线时产生的配线碎屑附着在离数据线较近的第二段支线上，数据线和存储电容总线之间也不会产生漏电现象，可保证像素信号的正常传输。

实施例二

本实施例提供一种阵列基板100，其为与实施例一所述的配线修补方法对应的阵列基板100，即实施例一所述的配线修补方法具体是对于本实施例所述的阵列基板100进行修补的。

本实施例的阵列基板100包括数据线20、扫描线30、存储电容总线80和存储电容支线90，数据线20和扫描线30纵横交错排布并限定出像素区域10，存储电容总线80和扫描线30平行设置；存储电容支线90包括位于同一像素区域10内的第一段支线91和第二段支线92，第一段支线91与数据线20投影方向相邻，第一段支线91连接于存储电容总线80与第二段支线92之间；用于在第一段支线91被切断时，使第二段支线92与存储电容总线80断路。

本实施例中，阵列基板100中的配线主要包括数据线20、扫描线30和存储电容线121，如实施例一中所述，多条扫描线30平行间隔布置在衬底基板110上的栅极绝缘层120内，多条数据线20平行间隔布置在栅极绝缘层120上方的源极绝缘层130内，扫描线30和数据线20之间垂直交错设置，每相邻的两条扫描线30与相邻的两条数据线20围成一个像素区域10，多条扫描线30和多条数据线20形成多个像素区域10，所有像素区域10构成液晶面板的有效显示区域。

存储电容线121布置在栅极绝缘层120内，存储电容线121包括存储电容总线80和存储电容支线90，存储电容支线90位于像素区域10内，存储电容支线90由第一段支线91和第二段支线92组成，第一段支线91连接在存储电容总线80上，第二段支线92与第一段支线91连接。

将存储电容线121设置为由第一段支线91和第二段支线92共同构成的结构形式，是为了在数据线20与扫描线30的交叉点发生漏电需要切断数据线20时，切断第一段支线91，从而可以将第二段支线92从存储电容总线80上分离下来，使第二段支线92与存储电容总线80断路，这样即使距数据线20较近的第二段支线92上附着有配线碎屑，被分离的第二段支线92也不会使数据线20和存储电容总线80短接，因而数据线20和存储电容线121之间不会发生漏电现象，可保证像素信号的正常传输。

如图6至图9所示，在一种可能的实施方式中，在一个像素区域10中，存储电容总线80与扫描线30平行间隔设置，第一段支线91包括与数据线20平行的竖直段911和与扫描线30平行的水平段912，竖直段911和水平段912均位于配向暗纹101内，竖直段911和存储电容总线80连接，第二段支线92连接在水平段912上。

以一个像素区域10为例，存储电容总线80与扫描线30平行，且存储电容总线80与扫描线30之间具有一定间距，第一段支线91包括竖直段911和水平段912，竖直段911的一端垂直连接在存储电容总线80上，竖直段911的另一端朝另一侧的扫描线30延伸，并且竖直段911的另一端和另一侧的扫描线30之间具有间隔；水平段912垂直连接在竖直段911上，水平段912的两端朝向两侧的数据线20延伸，并且水平段912的端部与对应的数据线20之间具有间隔；第二段支线92连接在水平段912的端部，水平段912两端的两个第二段支线92分别靠近相邻的数据线20。

可选的，第二段支线92可以与数据线20相邻设置。如前所述，第二段支线92连接在第一段支线91的水平段912的端部，水平段912的端部向数据线20延伸，并且水平段912的端部与数据线之间具有间隔，因而连接在水平段912的端部的第二段支线92与数据线20相邻。

具体的，第二段支线92可以与数据线20相互平行并间隔设置。如图6至图9所示，存储电容支线90中，连接在第一段支线91端部的第二段支线92与数据线20平行，这样在确保存储电容支线90可有效保持输入像素电极140的电荷的基础上，存储电容支线90的结构及布置更加合理。由于第二段支线92与数据线20的间隔较小，因而在切割数据线20的过程中，可能会在第二段支线92上附着配线碎屑，导致数据线20与第二段支线92发生漏电，因而将存储电容支线90的切断点50设置在第一段支线91上，具体可以是第一段支线91上靠近第二段支线92的部位，这样可以分离整个第二段支线92，以避免数据线20与存储电容线121之间的线缺陷，保证像素信号的正常传输。

在一种可能的实施方式中，像素区域10内可以具有配向暗纹101，第一段支线91可以与配向暗纹101至少部分重叠。第一段支线91的水平段912和竖直段911均与配向暗纹101有部分重叠，也就是说第一段支线91的水平段912和竖直段911与配向暗纹101的形状及位置相对应，这样不透光的第一段支线91位于不透光的配向暗纹101内的部分结构，不会影响像素区域10的透光率，可提高像素区域10的开口率。

为了使第一段支线91不损失像素区域10的开口率，第一段支线91的宽度可以小于配向暗纹101的宽度，这样第一段支线91完全位于配向暗纹101内，第一段支线91全部位于不透光区域内，避免了第一段支线91的部分结构暴露在像素区域10内的透光区域内，不透光的第一段支线91完全不会影响像素区域10的透光率，可使像素区域10具有较高的开口率。另外，还可以通过减小与扫描线30平行的存储电容总线80的宽度，减少存储电容总线80占据的透光区域的面积，也可以提升像素区域10的开口率，不再赘述。

本实施例的阵列基板包括数据线、扫描线、存储电容总线和存储电容支线，存储电容支线包括位于像素区域内的第一段支线和第二段支线，第一段支线与存储电容总线连接，第二段支线连接在第一段支线上，在数据线和扫描线的交叉点漏电时，切断位于数据线的切断点两侧的存储电容支线，以此避免因切割数据线产生的配线碎屑附着在存储电容支线上，而使数据线和存储电容支线短接。其中，存储电容支线上的切断点位于第一段支线上，以此将距数据线较近的可能附着配线碎屑的第二段支线整体分离出来。

实施例三

本实施例提供一种修补后的阵列基板100，本实施例提供的修补后的阵列基板100的结构与实施例二提供的阵列基板100的结构相对应，并且本实施例的修补后的阵列基板100为实施例二中所述的阵列基板100经实施例一所述的配线修补方法修补之后的阵列基板100。

本实施例提供的修补后的阵列基板100包括数据线20、扫描线30、存储电容总线80、存储电容支线90和修补线60，数据线20和扫描线30纵横交错排布并限定出像素区域10，存储电容总线80和扫描线30平行设置；存储电容支线90包括位于同一像素区域10内的第一段支线91和第二段支线92，第一段支线91连接于存储电容总线80与第二段支线92之间；至少一个数据线20上具有漏电点40，修补线60的两端分别电连接在漏电点40的两侧，数据线20的漏电点40和修补线60的连接点70之间，以及存储电容支线90上均设置有切断点50，其中，存储电容支线90上的切断点50位于第一段支线91上。

本实施例的修补后的阵列基板的具体结构以及功能均已在前述实施例二中进行了详细说明，因而此处不再赘述。以下主要介绍在数据线20与扫描线30的交叉点发生漏电时，对数据线20及存储电容支线90的切断，及采用修补线60对数据线20进行修补的具体情况。

当数据线20与扫描线30的交叉点发生漏电时，在漏电点40部位的两侧对数据线20进行切断，将漏电点40部位从完整的数据线20中分离出来，通过修补线60以避开漏电点40部位的方式连接两侧的数据线20，这样通过修补线60可以重新导通该数据线20，使数据线20能够正常传输源极信号。

并且，在切断数据线20的同时，对位于数据线20切断点50的侧方的存储电容支线90也进行切断，存储电容支线90上的切断点50位于第一段支线91上，从而可以将第二段支线92从存储电容总线80上分离下来，这样即使距数据线20的切断点50较近的第二段支线92上附着有配线碎屑，被分离的第二段支线92也不会使数据线20和存储电容总线80短接，因而数据线20和存储电容线121之间不会发生漏电现象，可保证像素信号的正常传输。

另外，数据线20具有两个切断点50，这两个切断点50分别位于扫描线30的两侧，并且由于数据线20和扫描线30位于相邻的像素区域10的边界上，因而需要至少切断扫描线30两侧的四个相邻像素区域10内的存储电容支线90，不再赘述。

本实施例的阵列基板包括数据线、扫描线、存储电容总线、存储电容支线和修补线，存储电容支线包括位于像素区域内的第一段支线和第二段支线，第一段支线与存储电容总线连接，第二段支线连接在第一段支线上，在数据线和扫描线的交叉点漏电时，通过切断漏电点部位两侧的数据线，利用修补线避开漏电点部位连接两侧的数据线，以此导通两侧的数据线，以使数据线能够正常传输源极信号；并且，同时切断位于数据线的切断点两侧的存储电容支线，以此避免因切割产生的配线碎屑附着在存储电容支线上，而使数据线和存储电容支线短接。其中，存储电容支线上的切断点位于第一段支线上，以此将距数据线较近的可能附着配线碎屑的第二段支线整体分离出来。

实施例四

本实施例提供一种显示面板，显示面板包括彩膜基板、阵列基板和位于彩膜基板与阵列基板之间的液晶分子层，阵列基板为实施例二所述的阵列基板或者为实施例三所述的修补后的阵列基板。其中，阵列基板的具体结构以及功能均已在前述实施例二及实施例三中进行了详细说明，因而此处不再赘述。并且，该阵列基板制作过程中发生配线漏电时的修复方法可以参照实施例一所述的方法，这里不再赘述。

本实施例的另一方面还提供一种显示装置，包括上述显示面板，显示装置可以为柔性显示装置，其中，本实施例中，显示装置可以为电子纸、平板电脑、液晶显示器、液晶电视、数码相框、手机等任何具有显示功能的部件。

本实施例提供的显示面板和显示装置，由于阵列基板中布置的存储电容总线包括第一段支线和第二段支线，第一段支线连接在存储电容总线上，第二段支线连接在第一段支线上并且第二段支线与数据线平行，在切断数据线的同时也切断数据线侧方的存储电容支线，切断点具体位于第一段支线上，这样第二段支线即与第一段支线断开连接，即使切割数据线时产生的配线碎屑附着在离数据线较近的第二段支线上，数据线和存储电容总线之间也不会产生漏电现象，可保证像素信号的正常传输。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种阵列基板，其特征在于，包括数据线、扫描线、存储电容总线和存储电容支线，所述数据线和所述扫描线纵横交错排布并限定出像素区域，所述存储电容总线和所述扫描线平行设置；

所述存储电容支线包括位于同一所述像素区域内的第一段支线和第二段支线，所述第一段支线与所述数据线投影方向相邻，所述第一段支线连接于所述存储电容总线与所述第二段支线之间；用于在所述第一段支线被切断时，使所述第二段支线与所述存储电容总线断路；

所述第二段支线与所述数据线相邻设置；

所述第二段支线与所述数据线相互平行并间隔设置。

2.根据权利要求1所述的阵列基板，其特征在于，所述第一段支线包括与所述数据线平行的竖直段和与所述扫描线平行的水平段，所述竖直段和所述水平段均位于配向暗纹内，所述竖直段和所述存储电容总线连接，所述第二段支线连接在所述水平段上。

3.根据权利要求1所述的阵列基板，其特征在于，所述像素区域内具有配向暗纹，所述第一段支线与所述配向暗纹至少部分重叠。

4.一种用于权利要求1-3任一项所述的阵列基板的配线修补方法，其特征在于，包括如下步骤：

当数据线和扫描线的交叉点发生漏电时，将所述数据线的位于漏电点两侧的部位切断；

用修补线连接所述数据线的位于切断点两侧的部位；

将位于所述数据线侧方的存储电容支线切断，其中，所述存储电容支线连接在存储电容总线上，所述存储电容支线包括位于像素区域内的第一段支线和第二段支线，所述第一段支线连接于所述存储电容总线与所述第二段支线之间，所述第二段支线位于所述像素区域的边缘位置，所述第二段支线与所述数据线相互平行并间隔设置，所述存储电容支线上的切断点位于所述第一段支线上且靠近所述第二段支线。

5.根据权利要求4所述的配线修补方法，其特征在于，所述将位于所述数据线侧方的存储电容支线切断，具体包括：切断所述第一段支线的靠近所述第二段支线的部分。

6.根据权利要求4所述的配线修补方法，其特征在于，所述数据线的两侧为相邻的两个所述像素区域，两个所述像素区域内均设置有所述存储电容支线，所述将位于所述数据线侧方的存储电容支线切断，具体包括：

将所述数据线两侧的分别位于相邻两个所述像素区域内的两条所述存储电容支线均切断。

7.一种修补后的阵列基板，其特征在于，包括数据线、扫描线、存储电容总线、存储电容支线和修补线，所述数据线和所述扫描线纵横交错排布并限定出像素区域，所述存储电容总线和所述扫描线平行设置；所述存储电容支线包括位于同一所述像素区域内的第一段支线和第二段支线，所述第一段支线连接于所述存储电容总线与所述第二段支线之间；所述第二段支线与所述数据线相互平行并间隔设置；

至少一个所述数据线和所述扫描线的交叉点处具有漏电点，所述修补线的两端分别电连接在所述漏电点的两侧，所述数据线的漏电点和所述修补线的连接点之间，以及所述存储电容支线上均设置有切断点，其中，所述存储电容支线上的切断点位于所述第一段支线上且靠近所述第二段支线。

8.一种显示面板，其特征在于，包括彩膜基板、阵列基板和位于所述彩膜基板与所述阵列基板之间的液晶分子层，所述阵列基板为权利要求1-3任一项所述的阵列基板或者权利要求7所述的修补后的阵列基板。

Images