CN210323699U - 阵列基板、面板及显示面板 - Google Patents

Abstract

本实用新型提供一种阵列基板、面板及显示面板，阵列基板包括：数据线、扫描线和存储电容线，数据线和扫描线纵横交错排布并限定出多个像素区域，每个像素区域内均设有像素电极；像素电极与存储电容线之间设置有导电体，且导电体与像素电极和存储电容线绝缘隔离设置。导电体用于在熔融后连接像素电极和存储电容线，以使像素电极和存储电容处于相同电位，使缺陷中的辉点黑点化。本实用新型在保证阵列基板的设计负荷的前提下，不仅可修补的缺陷增加，而且可以增加修补的区域。

Description

阵列基板、面板及显示面板

技术领域

本实用新型涉及液晶显示技术，尤其涉及一种阵列工程中的阵列基板、面板及显示面板。

背景技术

随着显示技术的发展，液晶显示器等平面显示装置因具有体积薄、重量轻、画面质量优异、功耗低、寿命长、数字化和无辐射等优点在各种大、中、小的产品上得到广泛应用，几乎涵盖了当今信息社会的主要电子产品。

阵列基板的每个像素区域内均设有薄膜晶体管(Thin Film Transistor，简称：TFT)、数据线和扫描线，TFT的漏极与该像素区域内的数据线之间设有半导体层，扫描线作为半导体层的开关，可控制半导体层使源极信号流向漏极和像素电极，其中，扫描线受控于该像素区域内的TFT。当每个像素区域内的显示状态由于一些原因不受该像素区域内的TFT控制时，将会使得该像素区域成为常亮点，即辉点，无论液晶显示器在显示什么，该辉点一直存在成为液晶显示器上的一个点缺陷，从而影响液晶显示器的显示效果。目前，针对辉点，通常的修复方法为首先切断该像素区域内漏极与TFT的电连接，然后在阵列基板的过孔处通过激光熔融将像素电极与存储电容线电连接，使得像素电极和存储电容线处于同一电位，将辉点黑点化，从而解决由于TFT出现欠陷无法对该像素区域的显示状态进行控制而产生的辉点问题。

然而，产生辉点的原因有很多，上述修复方法无法对阵列基板上其他原因产生的辉点进行修复。

实用新型内容

本实用新型提供一种阵列基板、面板及显示面板，保证阵列基板的设计负荷的前提下，不仅可修补的缺陷增加，而且可以增加修补的区域。

第一方面，本实用新型提供一种阵列基板，包括：数据线、扫描线和存储电容线，数据线和扫描线纵横交错排布并限定出多个像素区域，每个像素区域内均设有像素电极；

像素电极与存储电容线之间设置有导电体，导电体与像素电极和存储电容线绝缘隔离设置，导电体在存储电容线上的竖向投影与像素电极在存储电容线上的竖向投影至少部分重合，导电体用于在导电体熔融后能够将像素电极与存储电容线导通，以使像素电极和存储电容线处于相同电位。

本实用新型的具体实施方式中，导电体独立位于像素区域的配向暗纹区域内。

本实用新型的具体实施方式中，存储电容线包括存储电容总线和存储电容支线，存储电容总线和扫描线平行设置，存储电容支线位于像素区域的配向暗纹区域内。

本实用新型的具体实施方式中，导电体在存储电容支线上的竖向投影与存储电容支线重合。

本实用新型的具体实施方式中，存储电容支线包括第一支线和第二支线，两根第一支线与数据线平行，设置在像素电极的两侧，第二支线为连接在第一支线和存储电容总线之间的十字形支线。

本实用新型的具体实施方式中，导电体位于的十字行形支线的十字横纵交汇处。

本实用新型的具体实施方式中，每个像素区域内均设有与像素电极对应的薄膜晶体管，薄膜晶体管的栅极和扫描线电连接，薄膜晶体管的源极和数据线电连接；薄膜晶体管的漏极与像素电极电连接。

第二方面，本实用新型提供一种面板，包括上述任意一项的阵列基板。

第三方面，本实用新型提供一种显示面板，包括彩膜基板、上述任意一项的阵列基板、以及位于彩膜基板与阵列基板之间的液晶分子层，阵列基板中的像素电极和存储电容线通过导电体导通，以使像素电极和存储电容线处于相同电位。

本实用新型的具体实施方式中，导电体位于绝缘隔离设置像素电极与存储电容线之间。

本实用新型提供的一种阵列基板、面板及显示面板，通过在每个像素区域内的像素电极与存储电容线之间设置有导电体，导电体用于在熔融后连接像素电极和存储电容线，以使像素电极和存储电容处于相同电位，即当像素区域内发生缺陷时，通过熔融导电体，将像素电极和存储电容线电连接，以使像素电极和存储电容处于相同电位，使缺陷中的辉点黑点化，从而克服该像素区域内的辉点缺陷，将辉点缺陷变为黑点表示。因此，本实用新型通过像素电极与存储电容线之间导电体的设置，能够对现有技术中的辉点修补方法无法修补的辉点缺陷进行修补，在不增加阵列基板的设计负荷的前提下，不仅可修补的缺陷增加，而且可以增加修补的区域，在一定程度上提高了设计的自由度。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是现有的一种具有缺陷点的阵列基板的局部示意图；

图2是一种采用现有的修补方法进行修补的阵列基板的结构示意图；

图3是现有的具有辉点缺陷的阵列基板的另一结构示意图；

图4是本实用新型实施例一提供的阵列基板的结构示意图；

图5是本实用新型实施例一提供的缺陷修补后的阵列基板的结构示意图；

图6是本实用新型实施例一提供的像素区域中配向暗纹的结构示意图；

图7是本实用新型实施例一提供的具有导电体的阵列基板的结构示意图。

附图标记说明：

1-像素区域；2-数据线；3-扫描线；4-存储电容线；41-存储电容总线；42-存储电容支线；421-第一支线；422-第二支线；5-薄膜晶体管；51-漏极；52-栅极；53-源极；6-像素电极；7-缺陷点；8-切断点；9-过孔；10-源极绝缘层；11-栅极绝缘层；13-半导体层；14-配向暗纹；15-衬底基板；16-修补线；17-导电体。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

液晶显示器作为一种显示面板，其包括彩膜基板(color filter基板，简称：CF基板)、阵列基板、以及位于CF基板与阵列基板之间的液晶分子层，CF基板上设有公共电极，通常公共电极具有一定的电压，且该公共电极与阵列基板每个像素区域内的像素电极形成电压差，通过该电压差用于驱动液晶分子层中的液晶分子发生偏转，从而进行显示。并且，通过控制液晶分子的偏转角度来实现液晶显示器的不同亮度的显示。

如图1至图3所示，现有技术中，针对TFT，当TFT内发生欠陷(如漏极51与源极53之间发生泄漏)，使得TFT无法对该像素区域的显示状态进行控制产生辉点时，针对该种辉点，现有技术中通常的修复方法为首先将与源极53发生泄漏产生辉点的漏极51切断(即在图1中所示的切断点8将漏极51切断)，然后在阵列基板的过孔9处通过激光熔融将像素电极6与存储电容线4电连接，使得像素电极6和存储电容线4处于同一电位，由于存储电容线4作为电荷保持的辅助容量，其与公共电极(即液晶对象电极)具有同样的电位。因此，当像素电极6与存储电容线4处于同一电位时，像素电极6与公共电极也处于同一电位，因此，像素电极6与公共电极之间没有电压差，无法驱使液晶分子层中的液晶分子发生偏转，以致该像素区域无法进行显示(即将该像素区域的辉点黑点化)，从而解决由于源极53和漏极51之间发生泄漏而产生的辉点问题。

然而，产生辉点的原因有很多，采用现有技术中的修复方法无法对阵列基板上其他原因产生的辉点进行修复，存在辉点无法修补的缺陷。如图3所示，同一像素区域内与存储电容线4的交汇处扫描线3(如图4所示的G点)断开，采用修补线进行修补时产生的D断辉点，若采用现有技术中的修复方法无法对阵列基板上其他原因产生的辉点进行修复。

具体的，如图3所示，当阵列基板中，与存储电容线4的交汇处的扫描线3(如图4所示的G点)断开时，采用现有技术中的普通修补方法无法修补，需通过导入其他的修补方法进行修补。示例性的，在扫描线3的G点断裂处的一侧增设修补线16，通过修补线16将扫描线3的断裂处短接进行修补。然而，由于扫描线3、存储电容线4和修补线16位于阵列基板中的同一层，当采用修补线16将扫描线3的断裂处短接进行修补时，容易引发扫描线3和存储电容线4的短接D断辉点，因此在采用修补线16进行修补之前，需要将临近G点的存储电容线4切断，即在图4所示的切断点8将存储电容线4切断，以避免扫描线3和存储电容线4的短接D断辉点。如图4所示，由于修补线16在G点修补区域与部分像素电极6重合，因此，修补线16与像素电极6之间形成额外的存储电容，且该额外的存储电容会对像素电极6进行充电，由于修补线16的存在使得修补后的扫描线3脱离TFT的控制，将会造成G断部分的辉点不良，所以需要将与修补线16重合部分的像素电极6进行剔除。由此使得漏极51与像素电极6分离，剔除后的像素电极6处于绝缘状态，电压始终为零，由于公共电极具有一定的电压，因此，剔除后的像素电极6与公共电极之间始终存在一定的电压差，且该电压差驱动液晶分子层中的液晶分子进行偏转，进行显示，成为常亮点，进而成为如图4所示的D断辉点。因此，对于如图4所示的D断辉点，采用现有的普通的修补方法、以及导入修补线16的修补方法无法将缺陷处进行切割通过激光熔融进行D断辉点的修补。

鉴于此，本实用新型提供了一种阵列基板、面板及显示面板，能够对现有技术中的辉点修补方法无法修补的辉点缺陷进行修补。

实施例一

图4是本实用新型实施例一提供的阵列基板的结构示意图，图5是本实用新型实施例一提供的缺陷修补后的阵列基板的结构示意图，图6是本实用新型实施例一提供的像素区域中配向暗纹的结构示意图。

如图4至图5所示，本实施例提供一种阵列基板，包括：数据线2、扫描线3和存储电容线4，数据线2和扫描线3纵横交错排布并限定出多个像素区域1，每个像素区域1内均设有像素电极6和与像素电极6对应的薄膜晶体管5，薄膜晶体管5的栅极52和扫描线3电连接，薄膜晶体管5的源极53和数据线2电连接；薄膜晶体管5的漏极51与像素电极6电连接，

像素电极6与存储电容线4之间设置有导电体17，导电体17与像素电极6和存储电容线4绝缘隔离设置，导电体17在存储电容线4上的竖向投影与像素电极6在存储电容线4上的竖向投影至少部分重合，导电体17用于在导电体17熔融后能够将像素电极6与存储电容线4导通，以使像素电极6和存储电容线4处于相同电位。

其中，本实施例中，需要说明的是，阵列基板中包括有多条数据线2和多条扫描线3，所有数据线2之间相互平行且间隔固定距离设置，所有扫描线3之间亦相互平行且间隔固定距离设置，数据线2与扫描线3之间相互垂直交错设置，每相邻两条数据线2和两条扫描线3之间围成一个像素区域1，多条数据线2和多条扫描线3可形成多个像素区域1，所有像素区域1构成液晶面板的有效显示区域。

其中，本实施例中，如图4至图5所示，阵列基板主要由衬底基板15以及依次设置在衬底基板15上的栅极绝缘层11、源极绝缘层10构成，衬底基板15为主要支撑结构，扫描线3分布在衬底基板15上，栅极绝缘层11覆盖扫描线3，数据线2以与扫描线3垂直的方向分布在栅极绝缘层11上方，数据线2上覆盖有源极绝缘层10，源极绝缘层10的上方设置有像素电极6；在衬底基板15上方的栅极绝缘层11内还设置有存储电容线4。薄膜晶体管5位于每个像素区域1内，用于控制每个像素区域1内的像素的显示。

具体的，需要说明的是，扫描线3用于控制源极53信号流向漏极51和像素电极6，数据线2用于将液晶显示器的点灯信号通过驱动芯片输入像素电极6，存储电容线4则是用于保持输入像素电极6的电荷的配线，栅极绝缘层11用于将扫描线3、存储电容线4与数据线2绝缘，源极绝缘层10用于将数据线2与像素电极6绝缘。

应当理解的是，由于导电体17在存储电容线4上的竖向投影与像素电极6在存储电容线4上的竖向投影至少部分重合，也就是说，导电体17与存储电容线4和像素电极6的至少部分区域相互重合。因此本实施例中，导电体17的设置不会对阵列基板的开口率造成损失。而且当将导电体17熔融后，通过导电体17能够将像素电极6与存储电容线4导通，以使导通后的像素电极6和存储电容线4处于相同电位。由于存储电容线4作为电荷保持的辅助容量，其与公共电极(即液晶对象电极)具有同样的电位。因此，当像素电极6与存储电容线4处于同一电位时，像素电极6与公共电极也处于同一电位，使得该像素区域无法进行像素显示。

其中，本实施例中，如图4和图5所示，导电体17在熔融前与像素电极6和存储电容线4均绝缘；其中，本实施例中，导电体17在熔融前与像素电极6和存储电容线4均绝缘，具体的，导电体17在熔融前与像素电极6和存储电容线4均绝缘的方法可以通过将导电体17设置在源极绝缘层10内，通过源极绝缘层10使导电体17在熔融前与像素电极6和存储电容线4均绝缘，或者也可以通过其他的方法使导电体17在熔融前与像素电极6和存储电容线4均绝缘，即本实施例中，将导电体17在熔融前与像素电极6和存储电容线4均绝缘的方法包括但不仅限于将导电体17设置在源极绝缘层10内。

其中，本实施例中，如图4至图5所示，当其中一个像素区域1内发生缺陷时，通过熔融像素电极6与存储电容线4之间的导电体17，通过导电体17将像素电极6和存储电容线4电连接，由于存储电容线4与公共电极处于相同的电位，因此，当像素电极6与存储电容线4电连接处于相同电位时，公共电极与像素电极6也处于相同的电位，也就是说，公共电极与像素电极6之间没有电压差，无法驱使位于公共电极和像素电极6之间的液晶分子层中的液晶分子发生偏转，进行缺陷所处的像素区域内的像素的显示，使得缺陷所处的像素区域1内的辉点黑点化，也就是说将缺陷所处的像素区域1内的辉点表示变为黑点表示，从而克服该像素区域1内的辉点缺陷，进而消除像素区域1内的辉点对液晶显示器的显示效果造成的影响。

其中，本实施例中，上述像素区域1内发生的缺陷可以为阵列基板中上述的D断辉点，或者也可以为其他能够通过熔融导电体17所能修补的点缺陷，在本实施例中，对于像素区域1内发生的缺陷并不做进一步限定。

其中，在本实施例中，如图4至图5所示，通过熔融像素电极6与存储电容线4之间的导电体17进行辉点修补的方法，无需将缺陷所处的像素区域1内的TFT的漏极51切断，从而相较于采用现有技术中普通的修复方法进行修补时，能够避免切断漏极51时，可能引发的扫描线3与数据线2、或者扫描线3与漏极51的D断辉点，进而克服现有技术中的修复方法的不足。

除此之外，本实施例中，由于导电体17的设置，能够增大像素电极6和存储电容线4熔融时的熔融金属量，进而提高像素电极6和存储电容线4的焊通率。

其中，本实施例中，需要说明的是，导电体17可以在阵列基板的制作过程中提前预留在像素电极6与存储电容线4之间，或者导电体17也可在阵列基板的缺陷发生时，在像素电极6与存储电容线4之间形成导电体17，在本实施例中，对于导电体17在像素电极6与存储电容线4之间的形成方式并不做进一步阐述。

本实用新型实施例提供的一种阵列基板，通过在每个像素区域内的像素电极6与存储电容线4之间设置有导电体17，导电体17用于在熔融后连接像素电极6和存储电容线4，以使像素电极6和存储电容线4处于相同电位，即当像素区域内发生缺陷时，通过熔融导电体17，将像素电极6和存储电容线4电连接，以使像素电极6和存储电容线4处于相同电位，使缺陷中的辉点黑点化，从而克服该像素区域内的辉点缺陷，将辉点缺陷变为黑点表示。因此，本实用新型通过像素电极6与存储电容线4之间导电体17的设置，能够对现有技术中的辉点修补方法无法修补的辉点缺陷进行修补。除此之外，由于导电体17设置在像素电极6和存储电容线4之间，使得修补在阵列工程中进行变的可能，而且相较于现有技术中的普通的修补方法在不增加阵列基板的设计负荷的前提下，不仅可修补的缺陷增加，而且可以增加修补的区域，在一定程度上提高了设计的自由度。

图7是本实用新型实施例三提供的阵列基板的结构示意图。

示例性的，如图6和图7所示，在本实施例中，导电体17独立位于像素区域的配向暗纹区域14内，不增加阵列基板的设计负荷，如不增加阵列基板的开口率，也就是说本实施例的导电体17设置在像素区域1的配向暗纹14内，不会对阵列基板的开口率造成任何损失。

其中，本实施例中，如图6所示，配向暗纹14为每个像素区域1内的不透光的区域。其中，本实施例中，开口率指除去每一个次像素的配线部、晶体管部(通常采用黑色矩阵隐藏)后的光线通过部分的面积和每一个次像素整体的面积之间的比例，也就是说开口率为每个像素区域1内有效的透光区域与全部面积的比例。

进一步的，本实施例中，数据线2上覆盖有源极绝缘层10，导电体17还独立设置在源极绝缘层10内。

其中，本实施例中，在导电体17熔融前，通过源极绝缘层10将导电体17与像素电极6和存储电容线4绝缘。如图7所示，当某个像素区域1内与存储电容线4交汇处的扫描线3发生断裂(如图4的G点断开)时，由于导电体17位于像素电极6和存储电容线4之间，且导电体17在存储电容线4上竖向投影(即正投影)与存储电容线4重叠，因此，在实施例一中采用修补线16修补的方法，在剔除部分像素电极6使像素电极6与漏电极分离形成D断辉点后，再通过熔融导电体17，将像素电极6和存储电容线4电连接，使像素电极6、存储电容线4和公共电极处于同一电位，以使缺陷所处的像素区域内的辉点黑点化，从而解决该像素区域1内与存储电容线4交汇处的扫描线3发生断裂而引发D断辉点的缺陷。

其中，本实施例中，如图7所示，存储电容线4包括存储电容总线41和存储电容支线42，存储电容总线41和扫描线3平行设置；存储电容支线42位于像素区域的配向暗纹区域14内，导电体17在存储电容支线42上的竖向投影(即正向投影)与存储电容支线42重合。

进一步的，本实施例中，如图7所示，存储电容支线42包括位于同一像素区域1内的第一支线421和第二支线422，两根第一支线421与数据线2平行，设置在像素电极6的两侧，第二支线422为连接在第一支线421和存储电容总线41之间的十字形线；其中，导电体17位于十字行形支线的十字横纵交汇处，进而避免增加阵列基板的设计负荷，如开口率等。

需要说明的是，本实施例中，导电体17还可设置在存储电容支线42上的其他区域。示例性的，导电体17还可设置在第一支线421或第二支线422上的其他位置，且该其他位置在第一支线421或第二支线422的竖向投影需与第一支线421或第二支线422重合，以使本实施例能够通过熔融导电体17将像素电极6和存储电容线4导通。

其中，本实施例中，如图7所示，导电体17为在阵列基板的制作过程中，预先设置在源极绝缘层10内的，以便在后期阵列基板的某一个像素区域1内发生与存储电容线4交汇处的扫描线3发生断裂时，能够进行快速修补。

其中，本实施例中，如图7所示，存储电容支线42连接在存储电容总线41上，存储电容总线41和存储电容支线42构成完整的存储电容线4。存储电容总线41通常和扫描线3平行设置，并且存储电容总线41和扫描线3之间间隔一定的距离。第一支线421和第二支线422均位于像素区域1内；其中，第二支线422连接在存储电容总线41上，第二支线422与第一支线421连接，并且第一支线421位于像素区域1的边缘位置(即两个第一支线421位于像素区域1的两侧)。

其中，本实施例中，图7中仅仅图示了阵列基板的一部分，具体图示了阵列基板的一个完整的像素区域1及该像素区域1周围的部分结构，在实际应用中，阵列基板的像素区域1包括多个像素区域1，并且根据液晶显示器的尺寸大小即性能需求，不同的液晶显示器的像素区域1可以包括不同数量的像素区域1。另外，本实用新型实施例中的其他附图同样仅图示出了阵列基板的局部结构，不再赘述。

实施例二

进一步的，在上述实施例的基础上，本实施例提供一种面板，该面板包括上述任意一实施例中的阵列基板。该面板，相较于现有技术中的普通的面板不仅可修补的缺陷增加，即能够对采用普通的修补方法不能修复的情况进行修复，而且可以增加修补的区域，在一定程度上提高了设计的自由度。除此之外，本实施例通过位于像素电极和存储电容线之间的导电体的设置，能够增大像素电极和存储电容线熔融时的熔融金属量，进而提高像素电极和存储电容线的焊通率。

实施例三

进一步的，在上述实施例的基础上，如图4所示，本实施例需要修补的缺陷点7位于像素区域1内与存储电容线4交汇处的扫描线3的断裂处(扫描线3的G断位置)，因此，本实施例中的修补方法，针对与实施例三中的阵列基板中由于扫描线3的G断位置处通过修补线16进行修补、以及剔除与修补线16重叠的像素区域6产生的D断辉点进行修补。

针对实施例一中的阵列基板产生的D断辉点的修补方法，包括如下步骤：

定位步骤S1：包括确定缺陷点7所在的缺陷像素区域；

隔离缺陷像素电极步骤S2：包括将缺陷像素区域内的像素电极绝缘隔离；

熔融导通步骤S3：包括熔融缺陷像素区域内的像素电极6与导电体512在存储电容线4上竖向投影重合的位置，以使像素电极6通过导电体512与存储电容线4导通。

需要说明的是，由于产生辉点的原因不同，采取的修补方法也不完全相同，因此，需要在确定缺陷点7所在的缺陷像素区域时，需要对产生辉点的原因进行确认。

需要说明的是，参考图4，实施例三中的阵列基板在形成D断辉点时，已经将该缺陷像素区域内的像素电极6绝缘隔离，即将与修补线16重合区域的像素电极6剔除，使得像素电极6与漏电极51分离，使得缺陷像素区域内的像素电极6绝缘隔离。因此，在针对实施例三中的阵列基板出现D断辉点时，无需再进行上述步骤S2。

其中，本实施例中，如图7所示，导电体17还设置在源极绝缘层10内，导电体17独立位于像素区域1的配向暗纹区域14内。具体的，在存储电容支线42上的竖向投影与存储电容支线42重合。其中，本实施例中，在导电体17熔融前，通过源极绝缘层10将导电体17与像素电极6和存储电容线4绝缘。如图7所示，当某个像素区域1内与存储电容线4交汇处的扫描线3发生断裂(如图4的G点断开)时，由于导电体17位于像素电极6和存储电容线4之间，且导电体17在存储电容支线42上的竖向投影与存储电容支线42重合，因此，熔融缺陷像素区域内的像素电极6与导电体512在存储电容线4上竖向投影重合的位置，以使像素电极6通过导电体512与存储电容线4导通，使得像素电极6、存储电容线4和公共电极处于相同电位，以使像素电极6与公共电极之间的电压差为零，无法驱使缺陷像素区域内的像素电极6和公共电极之间的液晶分子发生偏转，以使该缺陷像素区域内无法进行像素显示，使具有该缺陷像素区域中的辉点黑点化。也就是说，将缺陷像素区域内的D断辉点表示变为黑点表示，从而克服该像素区域1内的辉点缺陷。

进一步的，在本实施例中，进行熔融导通步骤之前需要对导电体17是否处于绝缘隔离状态进行判断；

当导电体17处于绝缘隔离状态时，则直接进行熔融导通步骤。由于本实施例中，导电体17独立设置于像素区域1的配向暗纹区域14内，因此，本申请实施例三的阵列基板中的导电体17在未熔融之前始终位于绝缘隔离状态。

其中，本实施例中，如图7所示，导电体17为在阵列基板的制作过程中，预先设置在源极绝缘层10内的，以便在后期阵列基板的某一个像素区域1内发生与存储电容线4交汇处的扫描线3发生断裂时，能够进行快速修补。

本实施例中，由于导电体17位于像素区域1的配向暗纹区域14，因此，通过本实施例中的修补方法不会对阵列基板的开口率等造成损伤。

实施例四

进一步的，在上述实施例的基础上，本实施例中提供一种显示面板，包括彩膜基板、阵列基板和位于彩膜基板与阵列基板之间的液晶分子层，阵列基板为如上任一实施例中的阵列基板或者采用如上实施例三中的修补方法修补后的阵列基板。本实施例显示面板中的阵列基板中的像素电极6和存储电容线4通过导电体17导通，以使像素电极6和存储电容线4处于相同电位，导电体17位于绝缘隔离设置像素电极6与存储电容线4之间。其中，阵列基板的其他具体结构以及功能均已在前述实施例一中进行了详细说明，因而此处不再做进一步赘述。

本实施例的另一方面还提供一种显示装置，包括上述显示面板，显示装置可以为柔性显示装置，其中，本实施例中，显示装置可以为电子纸、平板电脑、液晶显示器、液晶电视、数码相框、手机等任何具有显示功能的部件。

在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

在本实用新型的描述中，需要理解的是，本文中使用的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或成为一体；可以是直接相连，也可以通过中间媒介间接相连，可以使两个元件内部的相连或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括：数据线、扫描线和存储电容线，所述数据线和所述扫描线纵横交错排布并限定出多个像素区域，每个所述像素区域内均设有像素电极；

所述像素电极与所述存储电容线之间设置有导电体，所述导电体与所述像素电极和所述存储电容线绝缘隔离设置，所述导电体在所述存储电容线上的竖向投影与所述像素电极在所述存储电容线上的竖向投影至少部分重合，所述导电体用于在所述导电体熔融后能够将所述像素电极与所述存储电容线导通，以使所述像素电极和所述存储电容线处于相同电位。

2.根据权利要求1所述的阵列基板，其特征在于，所述导电体独立位于所述像素区域的配向暗纹区域内。

3.根据权利要求2所述的阵列基板，其特征在于，所述存储电容线包括存储电容总线和存储电容支线，所述存储电容总线和所述扫描线平行设置，所述存储电容支线位于所述像素区域的配向暗纹区域内。

4.根据权利要求3所述的阵列基板，其特征在于，所述导电体在所述存储电容支线上的竖向投影与所述存储电容支线重合。

5.根据权利要求3或4所述的阵列基板，其特征在于，所述存储电容支线包括第一支线和第二支线，两根所述第一支线与所述数据线平行且设置在所述像素电极的两侧，所述第二支线为连接在所述第一支线和所述存储电容总线之间的十字形支线。

6.根据权利要求5所述的阵列基板，其特征在于，所述导电体位于的十字行形支线的十字横纵交汇处。

7.根据权利要求1所述的阵列基板，其特征在于，每个所述像素区域内均设有与所述像素电极对应的薄膜晶体管，所述薄膜晶体管的栅极和所述扫描线电连接，所述薄膜晶体管的源极和所述数据线电连接；所述薄膜晶体管的漏极与所述像素电极电连接。

8.一种面板，其特征在于，包括权利要求1-7任意一项所述的阵列基板。

9.一种显示面板，其特征在于，包括彩膜基板、权利要求1-7任意一项所述的阵列基板、以及位于所述彩膜基板与所述阵列基板之间的液晶分子层，所述阵列基板中的像素电极和存储电容线通过导电体导通，以使所述像素电极和所述存储电容线处于相同电位。

10.根据权利要求9所述的显示面板，其特征在于，所述导电体位于绝缘隔离设置所述像素电极与所述存储电容线之间。

Images