CN111399295A - 断线修补方法、装置、电子设备和存储介质 - Google Patents

断线修补方法、装置、电子设备和存储介质 Download PDF

Info

Publication number
CN111399295A
CN111399295A CN202010337149.4A CN202010337149A CN111399295A CN 111399295 A CN111399295 A CN 111399295A CN 202010337149 A CN202010337149 A CN 202010337149A CN 111399295 A CN111399295 A CN 111399295A
Authority
CN
China
Prior art keywords
gate line
pixel electrode
repairing
point
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010337149.4A
Other languages
English (en)
Other versions
CN111399295B (zh
Inventor
前昌弘
廖存康
杨曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu BOE Display Technology Co Ltd
Original Assignee
Chengdu CEC Panda Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu CEC Panda Display Technology Co Ltd filed Critical Chengdu CEC Panda Display Technology Co Ltd
Priority to CN202010337149.4A priority Critical patent/CN111399295B/zh
Publication of CN111399295A publication Critical patent/CN111399295A/zh
Application granted granted Critical
Publication of CN111399295B publication Critical patent/CN111399295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请提供一种断线修补方法、装置、电子设备和存储介质，该方法包括：根据第一金属层的第一栅极线的断线位置，在断线位置的两侧确定第一修补点的位置和第二修补点的位置，第一修补点和第二修补点分别位于相邻的两个像素电极区域内，在第一修补点的位置和第二修补点的位置分别形成第一修补点和第二修补点，切断第二栅极线，以使位于第一修补点和第二修补点之外的第二栅极线不导通，且位于第一修补点和第二修补点之间的第二栅极线导通；在形成电极层后，根据第二栅极线的切断位置，对电极层进行断线修补。本申请提供的断线修补方法简化了栅极线的断线修补过程，减短了修补时间、提高了修补效率。

Description

断线修补方法、装置、电子设备和存储介质
技术领域
本申请涉及显示技术领域，尤其涉及一种断线修补方法、装置、电子设备和存储介质。
背景技术
随着显示技术的发展，薄膜晶体管液晶显示器因其重量轻、功耗低、寿命长等优点在各种显示产品中广泛应用。在制备液晶显示器时，显示面板的Array工艺(也称为TFT阵列的制备)必不可少，Array工艺包括形成扫描线层、半导体层、数据线层、电极层等。在Array工艺过程中可能会出现Gate线断开的现象(如在形成扫描线后使用激光照射的方式去除该扫描线层的杂质时，也可能将扫描线切断)，为了保证液晶显示器的显示效果，需要对Gate线进行修补。
图1为现有技术中提供的断线修补方法的示意图。如图1所示，现有技术中，在Gate线，也称为G线，断开位置处的两侧采用修补线(如图中的虚线所示)的方式将Gate线重新连接，但该修补线会与该扫描线层形成的CS线连接，还需要对连接的CS线进行切断(切断位置1和2所示)。进一步的，在后续的Array工艺过程中(如形成半导体层、数据线层、电极层)中，该修补线还会与造成其他层的配线连接、电极同电位等现象，进而还需要在Array工艺完成后，对该修补线造成的缺陷进行进一步修补。
现有技术中的断线修补方法复杂、修补时间长、修补效率低。
发明内容
本申请提供一种断线修补方法、装置、电子设备和存储介质，能够减短栅极线断线修补的时间，提高修补效率。
第一方面，本申请提供一种像素结构，包括：基板；第一金属层，位于所述基板上，且包括平行设置的第一栅极线、第二栅极线、CS线，以及与所述第一栅极线连接的栅极、与所述第二栅极线连接的栅极；第一绝缘层，覆盖所述第一金属层；半导体层，位于所述第一绝缘层上，为晶体管的沟道；第二金属层，位于所述半导体层上，且包括与所述第一栅极线垂直设置的源极线、与所述源极线连接的源极，以及漏极；第二绝缘层，覆盖所述第二金属层，且设置有通孔；电极层，位于所述第二绝缘层上，包括多个像素电极区域，所述像素电极区域通过所述通孔与漏极连接，多个像素电极区域之间相邻设置；其中，所述第一栅极线、所述第二栅极线与所述像素电极区域在所述第一金属层的投影不重叠，且所述源极线与所述像素电极区域在所述第二金属层的投影不重叠，所述源极线位于相邻像素电极区域在所述第二金属层的投影位置的中间。
第二方面，本申请提供一种断线修补方法，包括：
根据第一金属层的第一栅极线的断线位置，在所述断线位置的两侧确定第一修补点的位置和第二修补点的位置，所述第一修补点位于第一像素电极区域在所述第一金属层的投影范围内，所述第二修补点位于第二像素电极区域在所述第一金属层的投影范围内，所述第一像素电极区域和所述第二像素电极区域相邻设置，且所述第一像素电极区域和所述第二像素电极区域共享所述第一栅极线和第二栅极线；
在所述第一修补点的位置和第二修补点的位置分别形成第一修补点和第二修补点，以使所述第一栅极线通过所述第一修补点、所述第二修补点、以及位于所述第一修补点和所述第二修补点之间的第二栅极线连通，所述第一栅极线和所述第二栅极线均用于向像素电极区域传输控制信号；
切断所述第二栅极线，以使位于所述第一修补点和所述第二修补点之外的所述第二栅极线不导通，且位于所述第一修补点和所述第二修补点之间的所述第二栅极线导通；
在形成所述电极层后，根据所述第二栅极线的切断位置，对所述电极层进行断线修补。
第三方面，本申请提供一种断线修补装置，包括：
处理模块，用于根据第一金属层的第一栅极线的断线位置，在所述断线位置的两侧确定第一修补点的位置和第二修补点的位置，所述第一修补点位于第一像素电极区域在所述第一金属层的投影范围内，所述第二修补点位于第二像素电极区域在所述第一金属层的投影范围内，所述第一像素电极区域和所述第二像素电极区域相邻设置，且所述第一像素电极区域和所述第二像素电极区域共享所述第一栅极线和第二栅极线；
修补点形成模块，用于在所述第一修补点的位置和第二修补点的位置分别形成第一修补点和第二修补点，以使所述第一栅极线通过所述第一修补点、所述第二修补点、以及位于所述第一修补点和所述第二修补点之间的第二栅极线连通，所述第一栅极线和所述第二栅极线均用于向像素电极区域传输控制信号；
切断模块，用于切断所述第二栅极线，以使位于所述第一修补点和所述第二修补点之外的所述第二栅极线不导通，且位于所述第一修补点和所述第二修补点之间的所述第二栅极线导通；
所述处理模块，还用于在形成所述电极层后，根据所述第二栅极线的切断位置，对所述电极层进行断线修补。
第四方面，本申请提供一种电子设备，包括：至少一个处理器和存储器；
所述存储器存储计算机执行指令；
所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述电子设备执行上述第二方面的断线修补方法。
第五方面，本申请提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机执行指令，当所述计算机执行指令被处理器执行时，实现上述第二方面的断线修补方法。
本申请提供一种断线修补方法、装置、电子设备和存储介质，该方法中根据第一金属层的第一栅极线的断线位置，在断线位置的两侧确定第一修补点的位置和第二修补点的位置，第一修补点和第二修补点分别位于相邻的两个像素电极区域内，在第一修补点的位置和第二修补点的位置分别形成第一修补点和第二修补点，切断第二栅极线，以使位于第一修补点和第二修补点之外的第二栅极线不导通，且位于第一修补点和第二修补点之间的第二栅极线导通；在形成电极层后，根据第二栅极线的切断位置，对电极层进行断线修补。本申请提供的断线修补方法简化了栅极线的断线修补过程，减短了修补时间、提高了修补效率。本申请中通过第二栅极线与第一栅极线之间的修补点连接，使得第一栅极线借助第二栅极线导通，鉴于该修补点的覆盖面积小，对后续的面板的Array流程影响较小，进而简化了断线修补的过程，大大减短了修补时间、提高了修补效率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中提供的断线修补方法的示意图；
图2为本申请提供的断线修补方法适用的电路连接示意图；
图3为图2对应的点灯测试的脉冲序列图；
图4为本申请提供的断线修补方法适用的Array工艺过程示意图；
图5为与图4对应的Array工艺过程中面板的俯视图；
图6为本申请提供的断线修补方法的Array工艺完成后的俯视图；
图7为现有技术中的断线修补流程示意图；
图8为与图7对应的电路连接示意图；
图9为本申请提供的像素电极区域的设置示意图；
图10为本申请提供的断线修补方法的实施例的流程示意图；
图11为本申请提供的断线修补过程的流程示意图；
图12A为与图11对应的电路连接示意图一；
图12B为与图11对应的电路连接示意图二；
图12C为与图11对应的电路连接示意图三；
图12D为与图11对应的电路连接示意图四；
图13为现有技术中提供的断线修补方法的修补效果示意图；
图14为本申请中提供的断线修补方法的修补效果示意图；
图15为本申请提供的断线修补装置的结构示意图；
图16为本申请提供的电子设备的结构示意图。
附图标记说明：
10-基板；
20-第一金属层；
30-第一绝缘层；
40-半导体层；
50-第二金属层；
60-第二绝缘层；
70-电极层；
501-源极；
502-漏极。
通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。
在本申请的描述中，需要理解的是，术语“中间”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本申请中，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”、等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
为了更为清楚的对本申请提供的断线修补方法进行说明，下面首先对本申请适用的面板中的电路连接示意图，以及面板结构示意图进行说明。应理解，如背景技术中的图1所示，在栅极线出现断线时，现有技术中为了不占用像素电极区域的位置，以避免对像素电极区域的显示造成影响，进而需要在两个像素电极区域之间的位置进行断线修补，下述实施例中的断线修补方法应用于相邻的两个像素电极区域之间。
图2为本申请提供的断线修补方法适用的电路连接示意图。应理解，图2中所示的电路示意图也是本申请中的断线修补方法适用的电路图。如图2所示，显示面板中设置有第一栅极线(Gate线即图中的G线)、第二栅极线(G2线)、数据线(S线即Source线)、两个CS线(CS1线和CS2线)。其中，第一栅极线和第二栅极线用于传输驱动晶体管的控制信号，以驱动像素电极区域工作，数据线用于传输晶体管输出的信号。CS1线为与一像素电极区域连接的CS线，CS2线为与该像素电极区域相邻设置的另一像素电极区域连接的CS线，应理解，该两个相邻设置的像素电极区域不共用第一栅极线和第二栅极线。应理解，本实施例图示中的晶体管用于在控制信号的作用下开闭，以使点亮或关闭与晶体管连接的像素电极区域。
应注意，本实施例中的一个像素电极区域可以包括明像素区域和暗像素区域。其中，明像素区域和暗像素区域均是由一个液晶电容(Clc)和一个储存电容(Ccs)组成。其中，明像素区域中的储存电容(Ccs)，也可以称为明像素存储电容，具体是明像素区域与该像素电极区域的CS线形成；对应的，暗像素区域中的储存电容(Ccs)，也可以称为暗像素存储电容，具体是暗像素区域与该像素电极区域相邻的像素电极区域的CS线形成。本实施例中的第一栅极线与第一晶体管(图中的T1)的栅极和第二晶体管(T2)的栅极连接，第一晶体管的漏极与明像素区域中的液晶电容连接，第一晶体管的源极与S线连接。第二栅极线与第三晶体管(T3)的栅极连接，第二晶体管的漏极和暗像素区域中的液晶电容连接，第三晶体管的漏极与暗像素区域连接，第二晶体管的源极与S线连接。其中，像素电极区域中的明像素区域和暗像素区域的区别在于：与暗像素区域连接的第三晶体管还与像素电极区域的CS线形成共享电容(Cbuf)，以控制暗像素区域在驱动时，形成暗像素；相对应的，明像素区域在驱动时，形成明像素。应理解，本实施例中设置第二栅极线，进而控制扫描线输出的信号，可以使得像素电极区域包括明像素区域与暗像素区域，进而液晶的配向方向会发生变化，以提高视觉效果(即使从上下斜方向看画面，画面也可看的清楚)。
图3为图2对应的点灯测试的脉冲序列图。如图3所示，在点灯测试中，首先控制第一栅极线在第一时刻输出高电平信号，对应的，在该时刻控制第二栅极线输出低电平信号，使得第一晶体管和第二晶体管打开，第三晶体管关闭，以驱动像素电极区域中的明像素区域和暗像素区域。进一步的，在第二时刻控制第一栅极线输出低电平信号，对应的在该时刻第二栅极线输出高电平信号，以打开第三晶体管。图3中的G线对应的脉冲信号为实线，G线对应的脉冲信号为虚线。
以上对显示面板中的各信号线(栅极线、源极线和CS线)的连接进行了说明，下述对面板中的Array工艺过程进行说明，以更好说明现有技术，以及本申请中的断线修补方法。图4为本申请提供的断线修补方法适用的Array工艺过程示意图，图5为与图4对应的Array工艺过程中面板的俯视图。其中，本申请中提供的短线修补方法使用在显示面板中，该显示面板的像素结构包括：基板10、第一金属层20(即上述的扫描线层)、第一绝缘层30、半导体层40、第二金属层50(即上述的数据线层)、第二绝缘层60和电极层70。
对应的，如图4所示，显示面板的Array工艺过程可以包括：
1、在基板10上形成第一金属层20。其中，第一金属层20包括平行设置的第一栅极线、第二栅极线和CS线，以及与第一栅极线连接的栅极、与第二栅极线连接的栅极，应理解，图4中的A中仅示出一个栅极线(因为是侧视图，其他的栅极线、CS线和栅极被该栅极线遮挡)。如图4中的A所示。应理解，本实施例中的基板10可以为玻璃基板。
2、在第一金属层20上形成第一绝缘层30。如图4中的B所示。
3、在第一绝缘层30上形成半导体层40。如图4中的B所示。
4、在半导体层40上形成第二金属层50。其中，第二金属层50包括与第一栅极线垂直设置的源极线(S线)、与源极线连接的源极，以及漏极(即Drain极)，应理解，图4中的C中仅示源极501，以及漏极502。如图4中的C所示。
5、在第二金属层50上形成第二绝缘层60。如图4中的D所示。
6、在第二绝缘层60上形成电极层70。其中，电极层70包括多个像素电极区域(即pixcel电极区域)，像素电极区域通过通孔与漏极连接，像素电极区域之间相邻设置(如左右相邻设置以及上下相邻设置)。其中，第一栅极线、第二栅极线与像素电极区域在第一金属层20的投影不重叠，且源极线与像素电极区域在第二金属层50的投影不重叠，源极线位于相邻像素电极区域在第二金属层50的投影位置的中间。如图4中的E所示。
应理解，本实施例中制备Array工艺的过程可以参照相关现有技术的描述，在此不做赘述。
与图4相对应的，图5中示出了Array工艺每个制备工艺后的面板的俯视图。应理解，与图4中的A对应的为图5中的A，即图5中的A是在玻璃基板上形成第一金属层的俯视图，以此类推。
图6为本申请提供的断线修补方法的Array工艺完成后的俯视图。如图6所示，实线框中的为一个像素电极区域，该像素电极区域中包括明像素区域和暗像素区域，如虚线框中所示。另，图6中还示出了第一栅极线、第二栅极线、S线、CS线，以及第一晶体管、第二晶体管和第三晶体管。
若显示面板中的第一栅极线断线，则用于控制第一晶体管和第二晶体管的控制信号则不能通过第一栅极线传输，进而影响显示面板的显示。现有技术中，为了解决第一栅极线断线的问题，现有技术中提供了一种断线方法，具体可如图1、图7和图8所示。
应理解，在显示面板的Array工艺的每个工艺流程后，均需要对显示面板进行不良测试，如电性测试，mura测试以及particle测试等。如图1所示，若在电性测试中确定第一栅极线断线，现有技术中在第一金属层制备完成后，在第一栅极线断开位置处的两侧采用修补线的方式将第一栅极线连接，即在相邻两个像素电极区域之间采用修补线的方式将第一栅极线连接。但由于该修补线会与该第一金属层的CS线连接，则还需要对连接的CS线进行切断，CS线的切断位置在图1中为虚线框所在的位置。
进一步的，在后续的Array工艺过程中(如形成半导体层、第二金属层、电极层)中，该修补线还会与造成其他层的配线连接、电极同电位等现象，进而还需要在电极层制备完成后，对该修补线造成的缺陷进行进一步修补。图7和图8中均示出了对两个相邻的像素电极区域的修补示意图，应理解，该两个相邻的像素电极区域共用第一栅极线和第二栅极线。为了便于说明，图中以左像素和右像素表示两个相邻的像素电极区域。应理解，下述对左像素和右像素的中相同的修补方式仅说明一次，对于左像素和右像素的中不同的修补方式分别说明。
图7为现有技术中的断线修补流程示意图。图8为与图7对应的电路连接示意图。应理解，图1中是在第一金属层制备完成后进行的断线修补，图7为在电极层制备完成后(即显示面板Array后)的断线修补过程。图7中的A为在Array后包括的第一金属层进行断线修补后的示意图。对应的，图8中的A所示的为第一金属层进行断线修补后的电路连接示意图。
如图8中的A所示，在修补后的第一金属层上继续形成半导体层、第二金属层、电极层后，会导致如图2中与第三晶体管连接的Drain极(对应图8中的Cbuf)部位为同电位(即Cbuf的两端与第一栅极线同电位)，因此需要切断Drain极与第三晶体管的漏极之间的连接线。其中，如图7的B中所示的Drain极与第三晶体管的漏极之间的连接线的切断位置如实线框所在的位置。对应的，图8中的B所示的实线框为在电路连接中将Drain极与第三晶体管的漏极之间的连接线切断的位置。图8中B中所示的步骤适用于左像素和右像素。
与上述图1中类似的问题，在第一金属层，修补线将CS线与第一栅极线连接起来，因此在第一金属层切断了与第一栅极线连接的CS线，对应的，在Array工艺完成后也需要在电极层切断与第一栅极线连接的CS线。图8中的C所示的实线框为在电路连接中的CS线的切断位置。应理解，为了便于说明，本实施例中将上一步的切断位置(如图8中的Drain极与第三晶体管的漏极之间的连接线的切断位置转化为虚线框)转化为虚线框，以表征上一步的切断位置。图8中C所示的步骤适用于左像素和右像素。
对应的，图8中的A与图1相对比，由于修补线的引入，造成引入额外的电容(如Cgd)，因此该步骤中还需要消除该Cgd(即将Cgd切断消除)。其中，如图7的B所示，在Array后切断Cgd的切断位置如实线框所在的位置。对应的，图8中的D所示的实线框为在电路连接中的切断消除Cgd的切断位置。具体的，需要将第二晶体管的漏极与Cgd之间的连接线切断，对应的，图8中的E所示的实线框为在电路连接中的第二晶体管的漏极与Cgd之间的连接线之间的切断位置。鉴于上述修补方式，将第二晶体管的漏极CS线之间的连接线切断，因此还需要形成修补线将第二晶体管的漏极与CS线进行连接。其中，如图7的C所示，第二晶体管的漏极CS线进行连接的修补线如虚线所示。对应的，图8中的E所示的虚线为第二晶体管的漏极与CS线的连接线。图8中D-E所示的步骤适用于左像素和右像素。
本实施例中，为了避免因为消除Cgd的失败导致源极-漏极产生漏电流，本实施例中还可以切断左像素或右像素中第一晶体管的漏极，且将明像素区域中与CS线连接，具体是将明像素区域中的液晶电容与CS线连接。其中，该步骤具体可见图8中的F所示，或者图7中的D所示，应理解，该图8中的F和图7中的D步骤适用于左像素或右像素。
综上，如图7和图8所示，现有技术中通过如上述方法进行断线修补，该断线修补的方法中在第一金属层采用修补线的方式对断线的第一栅极线进行修补，修补线的覆盖范围较大，对显示面板中其他数据线的影响较大，因此造成后期面板的电极层制备完成后的修补工艺复杂，进而造成短线修补的时间长、修补效率低。
为了解决现有技术中的问题，本申请中提供了一种断线修补方法，通过第二栅极线与第一栅极线之间的修补点连接，使得第一栅极线借助第二栅极线导通，鉴于该修补点的覆盖面积小，对后续的面板的Array流程影响较小，进而简化了断线修补的过程，大大减短了修补时间、提高了修补效率。
为了便于更为清楚的对本申请中的断线修补方法，下述结合上述图4对申请中的显示面板中的像素结构进行介绍。
如上图4所示，本实施例中的像素结构包括：基板10、第一金属层20、第一绝缘层30、半导体层40、第二金属层50、第二绝缘层60和电极层70。
其中，第一金属层20，位于基板10上，且包括平行设置的第一栅极线、第二栅极线、CS线，以及与第一栅极线连接的栅极、与第二栅极线连接的栅极。第一绝缘层30，覆盖第一金属层20；半导体层40，位于第一绝缘层30上，为晶体管的沟道；第二金属层50，位于半导体层40上，且包括与第一栅极线垂直设置的源极线、与源极线连接的源极，以及漏极；第二绝缘层60，覆盖第二金属层50，且设置有通孔；电极层70，位于第二绝缘层60上，包括多个像素电极区域，像素电极区域通过通孔与漏极连接，像素电极区域之间相邻设置；其中，第一栅极线、第二栅极线与像素电极区域在第一金属层20的投影不重叠，且源极线与像素电极区域在第二金属层50的投影不重叠，源极线位于相邻像素电极区域在第二金属层50的投影位置的中间。具体的，显示面板的制备工艺具体可以参照上述图4中的相关描述。
应理解，上述多个像素电极区域之间相邻设置具体可如下述图9所示，图9为本申请提供的像素电极区域的设置示意图。该相邻设置方式可以包括左右相邻设置(如像素电极区域1和像素电极区域2)或上下相邻设置(如像素电极区域1和像素电极区域3)。其中，像素电极区域1和像素电极区域2共用第一栅极线和第二栅极线，像素电极区域1和像素电极区域3不共用第一栅极线和第二栅极线。
在一种可能实现方式中，其中，与第一栅极线连接的栅极包括：第一晶体管的栅极和第二晶体管的栅极，与第二栅极线连接的栅极为第三晶体管的栅极，像素电极区域包括明像素区域和暗像素区域；第一栅极线和第二栅极线均位于明像素区域与暗像素区域在第一金属层的投影位置的中间。
对应的，如上述图2所示，第一晶体管的源极与源极线连接，第一晶体管的漏极与明像素区域连接，第二晶体管的源极与源极线连接，第二晶体管的漏极与暗像素区域连接，第三晶体管的源极与暗像素区域连接，第三晶体管的漏极与CS线形成共享电容，明像素区域与CS线形成明像素存储电容，暗像素区域与相邻像素区域连接的CS线形成暗像素存储电容。
其中，明像素区域包括第一液晶电容，暗像素区域包括第二液晶电容；
第一液晶电容的第一端与第一晶体管的漏极连接，第一液晶电容的第二端接地设置，第二液晶电容的第一端与第二晶体管的漏极连接，第二液晶电容的第二端接地设置。
在上述显示面板的像素结构的基础上，下面结合具体的实施例对本申请提供的断线修补方法进行说明。图10为本申请提供的断线修补方法的实施例的流程示意图。本实施例中执行断线修补方法的为断线修补装置，该断线修补装置可由任意的软件和/或硬件实现。如图10所示，本实施例提供的断线修补方法可以包括：
S1001，根据显示面板的第一金属层的第一栅极线的断线位置，确定第一修补点的位置和第二修补点的位置。
本实施例中，在显示面板的第一金属层制备完成后，可以对该显示面板进行测试。其中，检测设备可以对显示面板的第一金属层的第一栅极线是否断线进行检测(如电性测试)，若第一栅极线的断线，则可以获取该第一栅极线的断线位置(如断线位置的坐标)。应理解，该检测设备可以为电性检测设备。
可选的，本实施例中，检测设备可以将第一栅极线的断线位置发送给断线修补装置，以使断线修补装置获取第一栅极线的断线位置。
可选的，本实施例中，检测设备在获取第一栅极线的断线位置后，还可以将包含有显示面板的标识以及第一栅极线的断线位置的检测结果上传至数据中心。断线修补装置可以在数据中心中下载该检测结果，以根据该第一栅极线的检测结果，获取第一栅极线的断线位置。
在断线修补装置获取第一栅极线的断线位置后，可以根据显示面板的第一金属层的第一栅极线的断线位置，确定第一修补点的位置和第二修补点的位置。其中，应理解，第一修补点的位置和第二修补点的位置均位于第一栅极线的断线位置的两侧，且第一修补点和第二修补点用于将断线的第一栅极线与第二栅极线进行连接。
其中，本实施例中的断线修补方法应用于两个相邻设置的像素电极区域中，如第一像素电极区域和第二像素电极区域，该两个像素电极区域共用第一栅极线和第二栅极线，如上述图9中所示的像素电极区域1和像素电极区域2。其中，第一修补点位于第一像素电极区域在第一金属层的投影范围内，第二修补点位于第二像素电极区域在第一金属层的投影范围内。
S1002，在第一修补点的位置和第二修补点的位置分别形成第一修补点和第二修补点，以使第一栅极线通过第一修补点、第二修补点、位于第一修补点和第二修补点之间的第二栅极线连通，第一栅极线和第二栅极线均用于向像素电极区域传输控制信号。
本实施例中，在确定第一修补点的位置和第二修补点的位置后，可以形成第一修补点和第二修补点，以使第一栅极线通过第一修补点、第二修补点、位于第一修补点和第二修补点之间的第二栅极线连通。
可选的，本实施例中在断线位置的两侧形成第一修补点和第二修补点时，第一修补点和第二修补点的位置可以由用户输入至该断线修补装置中的，或者，该第一修补点和第二修补点的位置可以由断线修补装置根据断线位置确定的，具体的，可以根据在断线位置的两侧的预设距离处形成第一修补点和第二修补点。
其中，本实施例中在形成第一修补点和第二修补点时可以采用激光熔接的方式，具体的，用户可以在断线修补装置中输入修补参数，该修补参数例如可以为激光强度。对应的，断线修补装置接收用户输入的修补参数，进而根据该修补参数，形成用于连接第一栅极线和第二栅极线的第一修补点和第二修补点。应理解，本实施例中的修补点的形成方式还可以采用其他方式，具体的，若修补点的形成方式改变，对应的该修补参数也会适应性变化。
图11为本申请提供的断线修补过程的流程示意图。如图11中的A所示，第一栅极线(Gate线)在位置1处断线，则第一栅极线不导通。对应的，如图中的B所示，本实施例中可以形成第一修补点和第二修补点(如分别为修补点2和修补点3)，如图11中的B中黑色圆点所示。该修补点2和修补点3将平行设置的第一栅极线和第二栅极线(G2线)连通。对应的，断线的第一栅极线通过修补点2和修补点3，以及修补点2和修补点3之间的第二栅极线连通。
其中，本实施例中的第一栅极线和第二栅极线均用于向像素电极区域传输控制信号。具体的，第一栅极线用于通过第一晶体管和第二晶体管向像素电极区域传输控制信号，第一栅极线用于通过第三晶体管向像素电极区域传输控制信号。本实施例中，第一栅极线用于通过第一像素电极区域对应的第一晶体管和第二晶体管向第一像素电极区域传输控制信号，第二栅极线用于通过第一像素电极区域对应的第三晶体管向第一像素电极区域传输控制信号；以及，第一栅极线还用于通过第二像素电极区域对应的第一晶体管和第二晶体管向第二像素电极区域传输控制信号，第二栅极线用于通过第二像素电极区域对应的第三晶体管向第二像素电极区域传输控制信号。
其中，第一像素电极区域和第二像素电极区域均包括明像素区域和暗像素区域；
第一栅极线具体用于通过第一像素电极区域对应的第一晶体管在第一时刻向第一像素电极区域中的明像素区域传输控制信号，第一栅极线具体用于通过第一像素电极区域对应的第二晶体管在第一时刻向第一像素电极区域中的暗像素区域传输控制信号，第二栅极线具体用于通过第一像素电极区域对应的第三晶体管向在第二时刻第一像素电极区域中的暗像素区域传输控制信号。
第一栅极线具体用于通过第二像素电极区域对应的第一晶体管在第一时刻向第二像素电极区域中的明像素区域传输控制信号，第一栅极线具体用于通过第二像素电极区域对应的第二晶体管在第一时刻向第二像素电极区域中的暗像素区域传输控制信号，第二栅极线具体用于通过第二像素电极区域对应的第三晶体管向在第二时刻第二像素电极区域中的暗像素区域传输控制信号。
应理解，第一栅极线和第二栅极线输出控制信号的方式可以如图3中所示的脉冲信号控制所示，以控制显示面板的像素电极区域显示为明像素区域和暗像素区域。
S1003，切断第二栅极线，以使位于第一修补点和第二修补点之外的第二栅极线不导通，且位于第一修补点和第二修补点之间的第二栅极线导通。
其中，如图11中的B所示，鉴于第一栅极线和第二栅极线通过修补点连接，该连接是为了连通断线的第一栅极线，而上述图11中B中的连通使得第一栅极线还会与第二栅极线连接的晶体管连接起来，进而影响该显示面板的显示质量。
据此，本实施例中可以切断第二栅极线，以使位于第一修补点和第二修补点之外的第二栅极线不导通，且位于第一修补点和第二修补点之间的第二栅极线导通。
具体的，本实施例中可以在第二栅极线的第一位置和第二位置切断第二栅极线，第一位置和第二位置均位于第一修补点和第二修补点的外侧，具体如图11中的C所示，进而使得位于第一修补点和第二修补点之外的第二栅极线不导通。第一位置和第二位置可以分别为图11中的C中所示的a和b。
可选的，本实施例中的切断位置的确定方式可以采用与上述第一修补点和第二修补点相同的方式，具体参照上述的相关描述。其中，本实施例中可以采用激光切断的方式切断第二栅极线。具体的，用户可以在断线修补装置中输入切断参数，该切断参数可以为激光强度。对应的，断线修补装置接收用户输入的切断参数，进而根据该切断参数，切断第二栅极线。
S1004，在形成显示面板的电极层后，根据第二栅极线的切断位置，对电极层进行断线修补。
本实施例中，在切断第二栅极线后，可以在第一金属层上依次形成第一绝缘层、半导体层、第二金属层、第二绝缘层以及电极层。应理解，该过程可以为对显示面板进行Array的过程，具体可以参照上述的相关描述。
本实施例中，鉴于第一修补点和第二修补点分别位于两个相邻的像素电极区域中，因此，第二栅极线切断的第一位置和第二位置也分别位于两个相邻的像素电极区域中。其中，针对第一位置和第二位置的不同设置，在形成显示面板的电极层后，需要针对电极层进行不同的断线修补。
下面针对第一位置和第二位置的不同设置位置，从下述四种方式对电极层进行断线修补进行说明：
第一种方式：图12A为与图11对应的电路连接示意图一。应理解，在未执行如上述S1001和S1002中的动作前，图12A与上述图2相同。本实施例中，如图12A所示，在第一栅极线的位置处断线时(断线位置具体见图12A中黑色方框1所示)，可以采用第一修补点和第二修补点连通第一栅极线和第二栅极线，第一修补点和第二修补点如图中的2和3所示。应理解，本实施例中便于说明，将修补点采用连线(虚线)的方式进行说明，以表征第一栅极线和第二栅极线的连通。
且如图12A所示，其中第一位置如12A中的a所示，第二位置如b所示。第一像素电极区域对应的第三晶体管与第二栅极线的连接点位于第一位置点和第一修补点的中间，第二像素电极区域对应的第三晶体管与第二栅极线的连接点位于第二位置和第二修补点的中间。应理解，图12A左边的像素电极区域即为第一像素电极区域，右边的像素电极区域即为第二像素电极区域。
对应的，本实施例中在第一位置和第二位置处切断第二栅极线后，在通过第一栅极线输出高电平的控制信号时，会使得第三晶体管导通，进而使得第三晶体管与第一晶体管、第二晶体管同时导通，进而影响对暗像素区域的控制。因此本实施例中在显示面板的Array工艺完成后，即显示面板形成电极层后，还需要切断第三晶体管的源极连接，以使得第三晶体管与像素电极区域断开连接。具体的，是在电极层，切断第一像素电极区域对应的第三晶体管栅极的连接线，以使第一像素电极区域对应的第三晶体管与第一像素电极区域断开连接；以及，切断第二像素电极区域对应的第三晶体管栅极的连接线，以使第二像素电极区域对应的第三晶体管与第二像素电极区域断开连接。应理解，切断第三晶体管的源极连接的位置具体可如图12A中的虚线框所示。
第二种方式：图12B为与图11对应的电路连接示意图二。与上述图12A不同的是，图12B中的第一位置与图12A中的第一位置不同，但第二位置与上述图12A中的第二位置相同。如图12B所示，第一位置位于第一像素电极区域对应的第三晶体管与第二栅极线的连接点和第一修补点的中间，以及第二像素电极区域对应的第三晶体管与第二栅极线的连接点位于第二位置和第二修补点的中间，具体的，第一位置如12B中的a所示，第二位置如b所示。
相应的，在该种方式中，鉴于第一像素电极区域中的第三晶体管可以由第二栅极线传输的控制信号驱动，因此第一像素电极区域中的第三晶体管不受断线修补的影响，因此在形成显示面板的电极层后，可以不对第一像素电极区域中的第三晶体管进行断线修补。但根据上述第一种方式中的相关描述，在通过第一栅极线输出高电平的控制信号时，会使得第二像素电极区域对应的第三晶体管导通，进而使得第三晶体管与第一晶体管、第二晶体管同时导通。因此本实施例中在显示面板的Array工艺完成后，即显示面板形成电极层后，还要切断第二像素电极区域对应的第三晶体管栅极的连接线，以使第二像素电极区域对应的第三晶体管与第二像素电极区域断开连接。其中，第二像素电极区域对应的第三晶体管的源极连接的位置具体可如图12B中的虚线框所示。
第三种方式：图12C为与图11对应的电路连接示意图三。与上述图12A不同的是，图12C中的第一位置与图12A中的第一位置相同，但第二位置与上述图12A中的第二位置不同。如图12C所示，第一像素电极区域对应的第三晶体管与第二栅极线的连接点位于第一位置点和第一修补点的中间，第二位置位于第二像素电极区域对应的第三晶体管与第二栅极线的连接点和第二修补点的中间，具体的，第一位置如12C中的a所示，第二位置如b所示。
相应的，在该种方式中，根据上述的相关描述，第二像素电极区域中的第三晶体管不受断线修补的影响，因此在形成显示面板的电极层后，可以不对第二像素电极区域中的第三晶体管进行断线修补。但在显示面板的Array工艺完成后，即显示面板形成电极层后，还要切断第一像素电极区域对应的第三晶体管栅极的连接线，以使第一像素电极区域对应的第三晶体管与第一像素电极区域断开连接。其中，第一像素电极区域对应的第三晶体管的源极连接的位置具体可如图12C中的虚线框所示。
第四种方式：图12D为与图11对应的电路连接示意图四。与上述图12A不同的是，图12D中的第一位置和第二位置与图12A中的第一位置、第二位置均不同。如图12D所示，第一位置位于第一像素电极区域对应的第三晶体管与第二栅极线的连接点和第一修补点的中间，第二位置位于第二像素电极区域对应的第三晶体管与第二栅极线的连接点和第二修补点的中间，具体的，第一位置如12D中的a所示，第二位置如b所示。
相应的，在该种方式中，根据上述的相关描述，第一像素区域和第二像素电极区域中的第三晶体管均不受断线修补的影响，因此在形成显示面板的电极层后，不对第一像素区域和第二像素电极区域中的第三晶体管进行断线修补。据此，该种方式中的短线修补的电路连接示意图如图12D所示。
下述对本实施例提供的断线修补方法在点灯测试中的修补效果与现有技术提供的断线修补方法的修补效果进行对比说明。
图13为现有技术中提供的断线修补方法的修补效果示意图。应理解，图中以白色方框表示像素电极区域中的明像素区域，以阴影表示暗像素区域。如图13所示中的虚线框中所示，按照现有技术中的方法对断线进行修补后，第一栅极线上的断线位置用黑色方框表示，下方的两个暗像素电极区域因为被切断CS线的像素电极区域上没有控制信号的传输驱动，导致显示面板在点灯测试过程中形成明像素，进而显示为明像素区域，而上方的一个明像素电极区域由于CS线被切断，完全没有驱动信号的输入，而显示为黑点，而上方的另一个明像素电极区域也是因为CS线的切断，会造成像素电极区域发生漏光现象。
图14为本申请中提供的断线修补方法的修补效果示意图。应注意，该图14中所示的修补效果示意图为上述实施例中第一种方式对应的修补效果示意图。如图14所示，第一栅极线上的断线位置用黑色方框表示，本实施例中的修补方法会影响2个像素电极区域，鉴于与第二栅极线连接的第三晶体管的源极的连接线被切断，导致与第二栅极线连接的第三晶体管与暗像素区域断开连接，使得断线位置处上方的两个像素电极区域由于没有第二信号的驱动输入，导致显示面板在点灯测试过程中形成明像素，进而显示为明像素区域。
应注意，可以想到的是，上述第二种方式对应的修补效果示意图中第一像素电极区域中的明像素区域和暗像素区域无影响，第二像素电极区域中的明像素区域和暗像素区域如上述图14中的第二像素电极区域所示。相应的，上述第三种方式对应的修补效果示意图中第二像素电极区域中的明像素区域和暗像素区域无影响，第一像素电极区域中的明像素区域和暗像素区域如上述图14中的第一像素电极区域所示。上述第四种方式对应的修补效果示意图中第一像素电极区域和第二像素电极区域中的明像素区域和暗像素区域均无影响，能够正常显示为明像素和暗像素。
本实施例提供的断线修补方法中，根据第一金属层的第一栅极线的断线位置，在断线位置的两侧确定第一修补点的位置和第二修补点的位置，第一修补点和第二修补点分别位于相邻的两个像素电极区域内，在第一修补点的位置和第二修补点的位置分别形成第一修补点和第二修补点，切断第二栅极线，以使位于第一修补点和第二修补点之外的第二栅极线不导通，且位于第一修补点和第二修补点之间的第二栅极线导通；在形成电极层后，根据第二栅极线的切断位置，对电极层进行断线修补。本申请提供的断线修补方法简化了栅极线的断线修补过程，减短了修补时间、提高了修补效率。本申请中通过第二栅极线与第一栅极线之间的修补点连接，使得第一栅极线借助第二栅极线导通，鉴于该修补点的覆盖面积小，对后续的面板的Array流程影响较小，进而简化了断线修补的过程，大大减短了修补时间、提高了修补效率。
图15为本申请提供的断线修补装置的结构示意图。其中，如图15所示，该断线修补装置1500可以包括：处理模块1501、修补点形成模块1502、切断模块1503以及收发模块1504。
处理模块1501，用于根据第一金属层的第一栅极线的断线位置，在断线位置的两侧确定第一修补点的位置和第二修补点的位置，第一修补点位于第一像素电极区域在第一金属层的投影范围内，第二修补点位于第二像素电极区域在第一金属层的投影范围内，第一像素电极区域和第二像素电极区域相邻设置，且第一像素电极区域和第二像素电极区域共享第一栅极线和第二栅极线；
修补点形成模块1502，用于在第一修补点的位置和第二修补点的位置分别形成第一修补点和第二修补点，以使第一栅极线通过第一修补点、第二修补点、以及位于第一修补点和第二修补点之间的第二栅极线连通，第一栅极线和第二栅极线均用于向像素电极区域传输控制信号；
切断模块1503，用于切断第二栅极线，以使位于第一修补点和第二修补点之外的第二栅极线不导通，且位于第一修补点和第二修补点之间的第二栅极线导通；
处理模块1501，还用于在形成电极层后，根据第二栅极线的切断位置，对电极层进行断线修补。
可选的，第一栅极线用于通过第一像素电极区域对应的第一晶体管和第二晶体管向第一像素电极区域传输控制信号，第二栅极线用于通过第一像素电极区域对应的第三晶体管向第一像素电极区域传输控制信号；
第一栅极线还用于通过第二像素电极区域对应的第一晶体管和第二晶体管向第二像素电极区域传输控制信号，第二栅极线用于通过第二像素电极区域对应的第三晶体管向第二像素电极区域传输控制信号。
可选的，第一像素电极区域和第二像素电极区域均包括明像素区域和暗像素区域。
第一栅极线具体用于通过第一像素电极区域对应的第一晶体管在第一时刻向第一像素电极区域中的明像素区域传输控制信号，第一栅极线具体用于通过第一像素电极区域对应的第二晶体管在第一时刻向第一像素电极区域中的暗像素区域传输控制信号，第二栅极线具体用于通过第一像素电极区域对应的第三晶体管向在第二时刻第一像素电极区域中的暗像素区域传输控制信号；
第一栅极线具体用于通过第二像素电极区域对应的第一晶体管在第一时刻向第二像素电极区域中的明像素区域传输控制信号，第一栅极线具体用于通过第二像素电极区域对应的第二晶体管在第一时刻向第二像素电极区域中的暗像素区域传输控制信号，第二栅极线具体用于通过第二像素电极区域对应的第三晶体管向在第二时刻第二像素电极区域中的暗像素区域传输控制信号。
可选的，切断模块1503，具体用于在第二栅极线的第一位置和第二位置切断第二栅极线，第一位置和第二位置均位于第一修补点和第二修补点的外侧。
可选的，第一像素电极区域对应的第三晶体管与第二栅极线的连接点位于第一位置点和第一修补点的中间，第二像素电极区域对应的第三晶体管与第二栅极线的连接点位于第二位置和第二修补点的中间。
相应的，切断模块1503，具体用于在电极层，切断第一像素电极区域对应的第三晶体管栅极的连接线，以使第一像素电极区域对应的第三晶体管与第一像素电极区域断开连接；以及，
切断第二像素电极区域对应的第三晶体管栅极的连接线，以使第二像素电极区域对应的第三晶体管与第二像素电极区域断开连接。
可选的，第一位置位于第一像素电极区域对应的第三晶体管与第二栅极线的连接点和第一修补点的中间，以及第二像素电极区域对应的第三晶体管与第二栅极线的连接点位于第二位置和第二修补点的中间。
相应的，切断模块1503，具体用于在电极层，切断第二像素电极区域对应的第三晶体管栅极的连接线，以使第二像素电极区域对应的第三晶体管与第二像素电极区域断开连接。
可选的，第一像素电极区域对应的第三晶体管与第二栅极线的连接点位于第一位置点和第一修补点的中间，第二位置位于第二像素电极区域对应的第三晶体管与第二栅极线的连接点和第二修补点的中间。
相应的，切断模块1503，具体用于在电极层，切断第一像素电极区域对应的第三晶体管栅极的连接线，以使第一像素电极区域对应的第三晶体管与第一像素电极区域断开连接。
可选的，处理模块1501，还用于根据检测设备对第一栅极线的检测结果，获取第一栅极线的断线位置。
可选的，收发模块1504，用于接收用户输入的修补参数。
相应的，修补点形成模块1502，具体用于根据修补参数，在第一修补点的位置和第二修补点的位置分别形成第一修补点和第二修补点。
可选的，收发模块1504，还用于接收用户输入的切断参数，切断参数包括激光强度；
相应的，切断模块1503，具体用于根据切断参数，切断第二栅极线。
本实施例提供的断线修补装置与上述断线修补方法实现的原理和技术效果类似，在此不作赘述。
图16为本申请提供的电子设备的结构示意图。其中，该电子设备1600可以包括：存储器1601和至少一个处理器1602。
存储器1601，用于存储程序指令。
处理器1602，用于在程序指令被执行时实现本实施例中的断线修补方法，具体实现原理可参见上述实施例，本实施例此处不再赘述。
该电子设备1600还可以包括及输入/输出接口1603。
输入/输出接口1603可以包括独立的输出接口和输入接口，也可以为集成输入和输出的集成接口。其中，输出接口用于输出数据，输入接口用于获取输入的数据。
本申请还提供一种可读存储介质，可读存储介质中存储有执行指令，当电子设备的至少一个处理器执行该执行指令时，当计算机执行指令被处理器执行时，实现上述实施例中的断线修补方法。
本申请还提供一种程序产品，该程序产品包括执行指令，该执行指令存储在可读存储介质中。电子设备的至少一个处理器可以从可读存储介质读取该执行指令，至少一个处理器执行该执行指令使得电子设备实施上述的各种实施方式提供的断线修补方法。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用硬件加软件功能模块的形式实现。
上述以软件功能模块的形式实现的集成的模块，可以存储在一个计算机可读取存储介质中。上述软件功能模块存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(英文：processor)执行本申请各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(英文：Read-Only Memory，简称：ROM)、随机存取存储器(英文：Random Access Memory，简称：RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (16)

1.一种像素结构，其特征在于，包括：
基板；
第一金属层，位于所述基板上，且包括平行设置的第一栅极线、第二栅极线、CS线，以及与所述第一栅极线连接的栅极、与所述第二栅极线连接的栅极；
第一绝缘层，覆盖所述第一金属层；
半导体层，位于所述第一绝缘层上，为晶体管的沟道；
第二金属层，位于所述半导体层上，且包括与所述第一栅极线垂直设置的源极线、与所述源极线连接的源极，以及漏极；
第二绝缘层，覆盖所述第二金属层，且设置有通孔；
电极层，位于所述第二绝缘层上，包括多个像素电极区域，所述像素电极区域通过所述通孔与漏极连接，多个像素电极区域之间相邻设置；其中，所述第一栅极线、所述第二栅极线与所述像素电极区域在所述第一金属层的投影不重叠，且所述源极线与所述像素电极区域在所述第二金属层的投影不重叠，所述源极线位于相邻像素电极区域在所述第二金属层的投影位置的中间。
2.根据权利要求1所述的像素结构，其特征在于，与所述第一栅极线连接的栅极包括：第一晶体管的栅极和第二晶体管的栅极，与所述第二栅极线连接的栅极为第三晶体管的栅极，所述像素电极区域包括明像素区域和暗像素区域；所述第一栅极线和所述第二栅极线均位于所述明像素区域与暗像素区域在所述第一金属层的投影位置的中间；
所述第一晶体管的源极与所述源极线连接，所述第一晶体管的漏极与所述明像素区域连接，所述第二晶体管的源极与所述源极线连接，所述第二晶体管的漏极与所述暗像素区域连接，所述第三晶体管的源极与所述暗像素区域连接，所述第三晶体管的漏极与CS线形成共享电容，所述明像素区域与所述CS线形成明像素存储电容，所述暗像素区域与相邻像素区域连接的CS线形成暗像素存储电容。
3.根据权利要求2所述的像素结构，其特征在于，所述明像素区域包括第一液晶电容，所述暗像素区域包括第二液晶电容；
所述第一液晶电容的第一端与所述第一晶体管的漏极连接，所述第一液晶电容的第二端接地设置，所述第二液晶电容的第一端与所述第二晶体管的漏极连接，所述第二液晶电容的第二端接地设置。
4.一种应用于权利要求1-3任一项的像素结构的断线修补方法，其特征在于，包括：
根据显示面板的第一金属层的第一栅极线的断线位置，确定第一修补点的位置和第二修补点的位置，所述第一修补点位于第一像素电极区域在所述第一金属层的投影范围内，所述第二修补点位于第二像素电极区域在所述第一金属层的投影范围内，所述第一像素电极区域和所述第二像素电极区域相邻设置，且所述第一像素电极区域和所述第二像素电极区域共用所述第一栅极线和第二栅极线；
在所述第一修补点的位置和第二修补点的位置分别形成第一修补点和第二修补点，以使所述第一栅极线通过所述第一修补点、所述第二修补点、以及位于所述第一修补点和所述第二修补点之间的第二栅极线连通，所述第一栅极线和所述第二栅极线均用于向像素电极区域传输控制信号；
切断所述第二栅极线，以使位于所述第一修补点和所述第二修补点之外的所述第二栅极线不导通，且位于所述第一修补点和所述第二修补点之间的所述第二栅极线导通；
在形成显示面板的电极层后，根据所述第二栅极线的切断位置，对所述电极层进行断线修补。
5.根据权利要求4所述的方法，其特征在于，第一栅极线用于通过所述第一像素电极区域对应的第一晶体管和第二晶体管向所述第一像素电极区域传输控制信号，第二栅极线用于通过所述第一像素电极区域对应的第三晶体管向所述第一像素电极区域传输控制信号；
第一栅极线还用于通过所述第二像素电极区域对应的第一晶体管和第二晶体管向所述第二像素电极区域传输控制信号，第二栅极线用于通过所述第二像素电极区域对应的第三晶体管向所述第二像素电极区域传输控制信号。
6.根据权利要求5所述的方法，其特征在于，所述第一像素电极区域和所述第二像素电极区域均包括明像素区域和暗像素区域；
所述第一栅极线具体用于通过所述第一像素电极区域对应的第一晶体管在第一时刻向所述第一像素电极区域中的明像素区域传输控制信号，所述第一栅极线具体用于通过所述第一像素电极区域对应的第二晶体管在所述第一时刻向所述第一像素电极区域中的暗像素区域传输控制信号，所述第二栅极线具体用于通过所述第一像素电极区域对应的第三晶体管向在第二时刻所述第一像素电极区域中的暗像素区域传输控制信号；
所述第一栅极线具体用于通过所述第二像素电极区域对应的第一晶体管在第一时刻向所述第二像素电极区域中的明像素区域传输控制信号，所述第一栅极线具体用于通过所述第二像素电极区域对应的第二晶体管在所述第一时刻向所述第二像素电极区域中的暗像素区域传输控制信号，所述第二栅极线具体用于通过所述第二像素电极区域对应的第三晶体管向在第二时刻所述第二像素电极区域中的暗像素区域传输控制信号。
7.根据权利要求5所述的方法，其特征在于，所述切断所述第二栅极线，包括：
在所述第二栅极线的第一位置和第二位置切断所述第二栅极线，所述第一位置和所述第二位置均位于所述第一修补点和第二修补点的外侧。
8.根据权利要求7所述的方法，其特征在于，所述第一像素电极区域对应的第三晶体管与所述第二栅极线的连接点位于所述第一位置点和第一修补点的中间，所述第二像素电极区域对应的第三晶体管与所述第二栅极线的连接点位于所述第二位置和第二修补点的中间；
相应的，所述根据所述第二栅极线的切断位置，对所述电极层进行断线修补，包括：
在所述电极层，切断所述第一像素电极区域对应的第三晶体管栅极的连接线，以使所述第一像素电极区域对应的第三晶体管与所述第一像素电极区域断开连接；以及，
切断所述第二像素电极区域对应的第三晶体管栅极的连接线，以使所述第二像素电极区域对应的第三晶体管与所述第二像素电极区域断开连接。
9.根据权利要求7所述的方法，其特征在于，所述第一位置位于所述第一像素电极区域对应的第三晶体管与所述第二栅极线的连接点和第一修补点的中间，以及所述第二像素电极区域对应的第三晶体管与所述第二栅极线的连接点位于所述第二位置和第二修补点的中间；
相应的，所述根据所述第二栅极线的切断位置，对所述电极层进行断线修补，包括：
在所述电极层，切断所述第二像素电极区域对应的第三晶体管栅极的连接线，以使所述第二像素电极区域对应的第三晶体管与所述第二像素电极区域断开连接。
10.根据权利要求7所述的方法，其特征在于，所述第一像素电极区域对应的第三晶体管与所述第二栅极线的连接点位于所述第一位置点和第一修补点的中间，所述第二位置位于所述第二像素电极区域对应的第三晶体管与所述第二栅极线的连接点和第二修补点的中间；
相应的，所述根据所述第二栅极线的切断位置，对所述电极层进行断线修补，包括：
在所述电极层，切断所述第一像素电极区域对应的第三晶体管栅极的连接线，以使所述第一像素电极区域对应的第三晶体管与所述第一像素电极区域断开连接。
11.根据权利要求4-10任一项所述的方法，其特征在于，所述方法还包括：
根据检测设备对所述第一栅极线的检测结果，获取所述第一栅极线的断线位置。
12.根据权利要求4-10任一项所述的方法，其特征在于，形成第一修补点和第二修补点，包括：
接收用户输入的修补参数；
根据所述修补参数，在所述第一修补点的位置和第二修补点的位置分别形成第一修补点和第二修补点。
13.根据权利要求4-10任一项所述的方法，其特征在于，所述切断所述第二栅极线，包括：
接收用户输入的切断参数，所述切断参数包括激光强度；
根据所述切断参数，切断所述第二栅极线。
14.一种断线修补装置，其特征在于，包括：
处理模块，用于根据显示面板的第一金属层的第一栅极线的断线位置，确定第一修补点的位置和第二修补点的位置，所述第一修补点位于第一像素电极区域在所述第一金属层的投影范围内，所述第二修补点位于第二像素电极区域在所述第一金属层的投影范围内，所述第一像素电极区域和所述第二像素电极区域相邻设置，且所述第一像素电极区域和所述第二像素电极区域共享所述第一栅极线和第二栅极线；
修补点形成模块，用于在所述第一修补点的位置和第二修补点的位置分别形成第一修补点和第二修补点，以使所述第一栅极线通过所述第一修补点、所述第二修补点、以及位于所述第一修补点和所述第二修补点之间的第二栅极线连通，所述第一栅极线和所述第二栅极线均用于向像素电极区域传输控制信号；
切断模块，用于切断所述第二栅极线，以使位于所述第一修补点和所述第二修补点之外的所述第二栅极线不导通，且位于所述第一修补点和所述第二修补点之间的所述第二栅极线导通；
所述处理模块，还用于在形成显示面板的电极层后，根据所述第二栅极线的切断位置，对所述电极层进行断线修补。
15.一种电子设备，其特征在于，包括：至少一个处理器和存储器；
所述存储器存储计算机执行指令；
所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述电子设备执行权利要求4-13任一项所述的方法。
16.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机执行指令，当所述计算机执行指令被处理器执行时，实现权利要求4-13任一项所述的方法。
CN202010337149.4A 2020-04-26 2020-04-26 断线修补方法、装置、电子设备和存储介质 Active CN111399295B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010337149.4A CN111399295B (zh) 2020-04-26 2020-04-26 断线修补方法、装置、电子设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010337149.4A CN111399295B (zh) 2020-04-26 2020-04-26 断线修补方法、装置、电子设备和存储介质

Publications (2)

Publication Number Publication Date
CN111399295A true CN111399295A (zh) 2020-07-10
CN111399295B CN111399295B (zh) 2022-11-29

Family

ID=71433507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010337149.4A Active CN111399295B (zh) 2020-04-26 2020-04-26 断线修补方法、装置、电子设备和存储介质

Country Status (1)

Country Link
CN (1) CN111399295B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111880346A (zh) * 2020-08-19 2020-11-03 成都中电熊猫显示科技有限公司 阵列基板、显示面板及配线断线的修复方法
CN112748615A (zh) * 2021-01-04 2021-05-04 成都中电熊猫显示科技有限公司 阵列基板及阵列基板的修复方法

Citations (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970011968A (ko) * 1995-08-23 1997-03-29 김광호 액정셀의 박막 트랜지스터 기판 및 그 제조 방법
JPH1026771A (ja) * 1996-07-11 1998-01-27 Nec Corp 液晶表示パネルおよびその補修方法
US20040125332A1 (en) * 2002-12-30 2004-07-01 Lg. Philips Lcd Co., Ltd. Open gate line repair in an LCD
CN101236953A (zh) * 2008-04-15 2008-08-06 上海广电光电子有限公司 薄膜晶体管阵列基板及其制造方法
CN101299124A (zh) * 2008-06-25 2008-11-05 昆山龙腾光电有限公司 液晶显示装置的阵列基板
CN101576690A (zh) * 2008-05-06 2009-11-11 上海广电Nec液晶显示器有限公司 液晶显示装置及其修复方法
CN101587267A (zh) * 2008-05-23 2009-11-25 上海广电Nec液晶显示器有限公司 阵列基板及其修复方法
US20090322978A1 (en) * 2008-06-25 2009-12-31 Peng Zhilong Array substrate and method for repairing broken line of liquid crystal display
CN101639595A (zh) * 2009-07-15 2010-02-03 上海广电光电子有限公司 具有自修复断线功能的液晶显示阵列基板
CN101706637A (zh) * 2009-04-03 2010-05-12 深超光电（深圳）有限公司 高显示质量的画素电极结构
CN101876760A (zh) * 2009-11-11 2010-11-03 友达光电股份有限公司 液晶显示器中用于信号线的共用修补结构
CN102508384A (zh) * 2011-11-14 2012-06-20 深圳市华星光电技术有限公司 平面显示面板及其修复方法
CN202600319U (zh) * 2012-05-08 2012-12-12 南京中电熊猫液晶显示科技有限公司 薄膜晶体管阵列基板
CN103247634A (zh) * 2012-02-07 2013-08-14 三星显示有限公司 薄膜晶体管显示面板
CN104035252A (zh) * 2014-05-23 2014-09-10 深圳市华星光电技术有限公司 一种阵列基板的布线结构
CN104062781A (zh) * 2014-06-09 2014-09-24 深圳市华星光电技术有限公司 阵列基板及曲面显示装置
US20150137128A1 (en) * 2013-11-21 2015-05-21 Shenzhen China Star Optoelectronics Technology Co, Ltd. Thin-film transistor array substrate and method for repairing the same
CN105372890A (zh) * 2015-11-20 2016-03-02 青岛海信电器股份有限公司 像素结构和液晶显示面板
CN105425435A (zh) * 2015-10-08 2016-03-23 友达光电股份有限公司 像素阵列及像素单元的修补方法
CN106802526A (zh) * 2017-04-01 2017-06-06 合肥鑫晟光电科技有限公司 阵列基板及其开路修理方法、显示装置
CN107290910A (zh) * 2017-05-09 2017-10-24 友达光电股份有限公司 像素阵列
US20180114797A1 (en) * 2016-01-04 2018-04-26 Boe Technology Group Co., Ltd. Array substrate and method for maintaining the same, display panel and display device
CN110456583A (zh) * 2019-06-11 2019-11-15 惠科股份有限公司 一种显示面板及其修补方法、显示装置
CN110824796A (zh) * 2019-10-29 2020-02-21 深圳市华星光电技术有限公司 阵列基板及其修补方法
CN210323699U (zh) * 2019-09-29 2020-04-14 成都中电熊猫显示科技有限公司 阵列基板、面板及显示面板

Patent Citations (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970011968A (ko) * 1995-08-23 1997-03-29 김광호 액정셀의 박막 트랜지스터 기판 및 그 제조 방법
JPH1026771A (ja) * 1996-07-11 1998-01-27 Nec Corp 液晶表示パネルおよびその補修方法
US20040125332A1 (en) * 2002-12-30 2004-07-01 Lg. Philips Lcd Co., Ltd. Open gate line repair in an LCD
CN101236953A (zh) * 2008-04-15 2008-08-06 上海广电光电子有限公司 薄膜晶体管阵列基板及其制造方法
CN101576690A (zh) * 2008-05-06 2009-11-11 上海广电Nec液晶显示器有限公司 液晶显示装置及其修复方法
CN101587267A (zh) * 2008-05-23 2009-11-25 上海广电Nec液晶显示器有限公司 阵列基板及其修复方法
US20090322978A1 (en) * 2008-06-25 2009-12-31 Peng Zhilong Array substrate and method for repairing broken line of liquid crystal display
CN101299124A (zh) * 2008-06-25 2008-11-05 昆山龙腾光电有限公司 液晶显示装置的阵列基板
CN101706637A (zh) * 2009-04-03 2010-05-12 深超光电（深圳）有限公司 高显示质量的画素电极结构
CN101639595A (zh) * 2009-07-15 2010-02-03 上海广电光电子有限公司 具有自修复断线功能的液晶显示阵列基板
CN101876760A (zh) * 2009-11-11 2010-11-03 友达光电股份有限公司 液晶显示器中用于信号线的共用修补结构
CN102508384A (zh) * 2011-11-14 2012-06-20 深圳市华星光电技术有限公司 平面显示面板及其修复方法
CN103247634A (zh) * 2012-02-07 2013-08-14 三星显示有限公司 薄膜晶体管显示面板
CN202600319U (zh) * 2012-05-08 2012-12-12 南京中电熊猫液晶显示科技有限公司 薄膜晶体管阵列基板
US20150137128A1 (en) * 2013-11-21 2015-05-21 Shenzhen China Star Optoelectronics Technology Co, Ltd. Thin-film transistor array substrate and method for repairing the same
CN104035252A (zh) * 2014-05-23 2014-09-10 深圳市华星光电技术有限公司 一种阵列基板的布线结构
CN104062781A (zh) * 2014-06-09 2014-09-24 深圳市华星光电技术有限公司 阵列基板及曲面显示装置
CN105425435A (zh) * 2015-10-08 2016-03-23 友达光电股份有限公司 像素阵列及像素单元的修补方法
CN105372890A (zh) * 2015-11-20 2016-03-02 青岛海信电器股份有限公司 像素结构和液晶显示面板
US20180114797A1 (en) * 2016-01-04 2018-04-26 Boe Technology Group Co., Ltd. Array substrate and method for maintaining the same, display panel and display device
CN106802526A (zh) * 2017-04-01 2017-06-06 合肥鑫晟光电科技有限公司 阵列基板及其开路修理方法、显示装置
CN107290910A (zh) * 2017-05-09 2017-10-24 友达光电股份有限公司 像素阵列
CN110456583A (zh) * 2019-06-11 2019-11-15 惠科股份有限公司 一种显示面板及其修补方法、显示装置
CN210323699U (zh) * 2019-09-29 2020-04-14 成都中电熊猫显示科技有限公司 阵列基板、面板及显示面板
CN110824796A (zh) * 2019-10-29 2020-02-21 深圳市华星光电技术有限公司 阵列基板及其修补方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111880346A (zh) * 2020-08-19 2020-11-03 成都中电熊猫显示科技有限公司 阵列基板、显示面板及配线断线的修复方法
CN111880346B (zh) * 2020-08-19 2022-11-29 成都中电熊猫显示科技有限公司 阵列基板、显示面板及配线断线的修复方法
CN112748615A (zh) * 2021-01-04 2021-05-04 成都中电熊猫显示科技有限公司 阵列基板及阵列基板的修复方法
CN112748615B (zh) * 2021-01-04 2022-11-29 成都中电熊猫显示科技有限公司 阵列基板及阵列基板的修复方法

Also Published As

Publication number Publication date
CN111399295B (zh) 2022-11-29

Similar Documents

Publication Publication Date Title
JP4783878B2 (ja) 欠陥修理機能のある液晶ディスプレイ部材
US8330691B2 (en) Display panel including dummy pixels and display device having the panel
US9568791B2 (en) Liquid crystal display device
US7675600B2 (en) Liquid crystal display panel and liquid crystal display apparatus having the same
CN111399295B (zh) 断线修补方法、装置、电子设备和存储介质
US7336093B2 (en) Test circuit for flat panel display device
KR100947273B1 (ko) 횡전계형 액정표시장치용 어레이 기판
CN107967886B (zh) 待检测的显示面板及其检测方法、显示面板及母板、显示装置
US20070170948A1 (en) Active device array substrate, liquid crystal display panel and examining methods thereof
CN211237679U (zh) 测试电路及其显示装置
TWI481941B (zh) 顯示面板及其修補方法
KR20070106931A (ko) 액정표시장치 및 그 결함 수복 방법
KR102010492B1 (ko) 액정표시장치 및 그의 제조방법
KR102174624B1 (ko) 디스플레이 장치 및 그 순색 화면 검사 방법
CN104851404A (zh) 阵列基板及其修复方法、测试方法、制作方法、显示装置
US20080024691A1 (en) Liquid crystal display and manufacturing method thereof
KR101073314B1 (ko) 액정 패널의 불량셀 리페어 방법
US8525969B2 (en) Repair structure for liquid crystal display panel and repairing method thereof
KR20050104786A (ko) 액정표시장치 기판 구조 및 그 제조 방법
KR101152497B1 (ko) 액정표시소자
US8208087B2 (en) Thin film transistor array substrate and repair method
CN107132712A (zh) 阵列基板修补方法、阵列基板及液晶显示器
CN108121125B (zh) 显示装置不良解析方法
WO2020182126A1 (zh) 显示基板及终端
KR100839031B1 (ko) 평판 디스플레이 패널의 리페어 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No. 1778, Qinglan Road, Huangjia Street, Shuangliu District, Chengdu, Sichuan 610200

Patentee after: Chengdu BOE Display Technology Co.,Ltd.

Country or region after: China

Address before: No. 1778, Qinglan Road, Gongxing street, Shuangliu District, Chengdu, Sichuan 610200

Patentee before: CHENGDU ZHONGDIAN PANDA DISPLAY TECHNOLOGY Co.,Ltd.

Country or region before: China