CN104062781A - 阵列基板及曲面显示装置 - Google Patents

Abstract

本发明公开了一种阵列基板及曲面显示装置，属于显示技术领域，解决了现有的曲面显示装置的两侧部会出现暗团的技术问题。该阵列基板，包括呈阵列式设置的若干个子像素单元，每个所述子像素单元包括主子像素、次子像素和分压电容；所述阵列基板分为补偿区域和非补偿区域，位于所述补偿区域的子像素单元中的分压电容的电容值，小于位于所述非补偿区域的子像素单元中的分压电容的电容值。本发明可用于曲面电视机、曲面显示器等曲面显示装置。

Description

阵列基板及曲面显示装置

技术领域

本发明涉及显示技术领域，具体地说，涉及一种阵列基板及曲面显示装置。

背景技术

曲面显示装置具有曲面形的显示屏，由于能够实现屏幕各个像素点到达人眼的距离相等，更能逼真还原人眼真实视觉感受，所以使其与传统平板显示装置相比具有更强的竞争力。

曲面显示装置的制造过程是，先分别制造平面形的阵列基板和彩膜基板，然后将阵列基板和彩膜基板进行对盒，形成平面形的液晶面板，再将平面形的液晶面板弯折形成内凹形的曲面液晶面板。其中，阵列基板上设置有若干纵横交错的栅线和数据线，以及由栅线和数据线分隔成的子像素单元；彩膜基板上设置有网格状的黑矩阵，以及由黑矩阵分隔成的子像素单元。在阵列基板和彩膜基板对盒形成的平面形的液晶面板中，彩膜基板上的黑矩阵与阵列基板上的栅线和数据线的位置相对应，使黑矩阵遮挡住栅线和数据线；彩膜基板上的子像素区域与阵列基板上的子像素区域的位置相对应，作为曲面显示装置的开口区域。

但是，平面形的液晶面板经过弯折形成曲面液晶面板之后，阵列基板和彩膜基板会形成两个形状相同的曲面，在曲面液晶面板的两侧部，彩膜基板与阵列基板之间会产生错位。彩膜基板上，位于两侧部的黑矩阵就会与阵列基板上纵向的数据线错位，这些数据线会有部分露在黑矩阵之外，且遮挡住彩膜基板上的子像素区域，使这一部分的开口率降低，导致曲面显示装置的两侧部出现暗团。

发明内容

本发明的目的在于提供一种阵列基板，以解决现有的曲面显示装置的两侧部会出现暗团的技术问题。

本发明提供一种阵列基板，包括呈阵列式设置的若干个子像素单元，每个所述子像素单元包括主子像素、次子像素和分压电容；

所述阵列基板分为补偿区域和非补偿区域，位于所述补偿区域的子像素单元中的分压电容的电容值，小于位于所述非补偿区域的子像素单元中的分压电容的电容值。

进一步，所述补偿区域位于所述阵列基板的两侧部。

优选的，所述补偿区域呈椭圆形。

进一步，该阵列基板还包括对应于每行所述子像素单元设置的第一栅线、第二栅线和公共电极线，以及对应于每列所述子像素单元设置的数据线。

进一步，每个所述子像素单元中设置有分压电极，所述分压电极与所述公共电极线的重叠部分形成所述分压电容。

进一步，位于所述补偿区域的子像素单元中的分压电极的面积，小于位于所述非补偿区域的子像素单元中的分压电极的面积。

进一步，每个所述子像素单元中还设置有第一开关管、第二开关管、第三开关管、位于主子像素中的主像素电极、位于次子像素中的次像素电极；

所述第一开关管的栅极连接所述第一栅线，源极连接所述数据线，漏极连接所述主像素电极；

所述第二开关管的栅极连接所述第一栅线，源极连接所述数据线，漏极连接所述次像素电极；

所述第三开关管的栅极连接所述第二栅线，源极连接所述次像素电极，漏极连接所述分压电极。

优选的，所述第一开关管、所述第二开关管和所述第三开关管均为薄膜晶体管。

本发明还提供一种曲面显示装置，包括彩膜基板和上述的阵列基板。

优选的，所述曲面显示装置为垂直排列型曲面显示装置。

本发明带来了以下有益效果：本发明提供的阵列基板的补偿区域，即是阵列基板与彩膜基板之间产生错位的区域，也就是开口率降低的区域，其余开口率正常的区域为非补偿区域。在显示过程中，阵列基板上每个子像素单元中的主子像素和次子像素先充入相等的数据电压，然后分压电容分掉次子像素中的一部分数据电压，以降低次子像素的数据电压，而主子像素的数据电压保持不变，使次子像素显示的亮度低于主子像素。

本发明提供的阵列基板中，相比于非补偿区域，补偿区域中的子像素单元的分压电容的电容值较小，所以分压电容从次子像素分掉的数据电压较少，则次子像素剩余的数据电压就较高，次子像素显示的亮度也较高，子像素单元整体显示的亮度也较高。因此，利用本发明提供的阵列基板，能够使补偿区域(开口率降低的区域)的子像素单元显示的亮度高于非补偿区域(开口率正常的区域)，使补偿区域的亮度能够接近于非补偿区域，从而解决了现有的曲面显示装置的两侧部会出现暗团的技术问题。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍：

图1是本发明实施例一提供的阵列基板的局部示意图；

图2是本发明实施例一提供的阵列基板中像素单元的等效电路图；

图3是本发明实施例一提供的阵列基板的示意图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

本发明提供一种阵列基板，包括呈阵列式设置的若干个子像素单元，每个子像素单元包括主子像素、次子像素和分压电容。该阵列基板分为补偿区域和非补偿区域，位于补偿区域的子像素单元中的分压电容的电容值，小于位于非补偿区域的子像素单元中的分压电容的电容值。

本发明实施例提供的阵列基板的补偿区域，即是阵列基板与彩膜基板之间产生错位的区域，也就是开口率降低的区域，其余开口率正常的区域为非补偿区域。在显示过程中，阵列基板上每个子像素单元中的主子像素和次子像素先充入相等的数据电压，然后分压电容分掉次子像素中的一部分数据电压，以降低次子像素的数据电压，而主子像素的数据电压保持不变，使次子像素显示的亮度低于主子像素。

本发明实施例提供的阵列基板中，相比于非补偿区域，补偿区域中的子像素单元的分压电容的电容值较小，所以分压电容从次子像素分掉的数据电压较少，则次子像素剩余的数据电压就较高，次子像素显示的亮度也较高，子像素单元整体显示的亮度也较高。因此，利用本发明实施例提供的阵列基板，能够使补偿区域(开口率降低的区域)的子像素单元显示的亮度高于非补偿区域(开口率正常的区域)，使补偿区域的亮度能够接近于非补偿区域，从而解决了现有的曲面显示装置的两侧部会出现暗团的技术问题。

实施例一：

本发明实施例提供的阵列基板，包括呈阵列式设置的若干个子像素单元。如图1和图2所示，每个子像素单元包括主子像素1、次子像素2和分压电容(Cst0)3。阵列基板分为补偿区域100和非补偿区域200，位于补偿区域100的子像素单元中的分压电容3的电容值，小于位于非补偿区域200的子像素单元中的分压电容3的电容值。

如图3所示，本实施例中，补偿区域100即是阵列基板与彩膜基板之间产生错位的区域，也就是开口率降低的区域，其余开口率正常的区域为非补偿区域200。阵列基板与彩膜基板对盒并弯折形成曲面液晶面板之后，阵列基板与彩膜基板之间的错位会产生在曲面液晶面板的两侧部，所以开口率降低的区域也位于曲面液晶面板的两侧部。因为在阵列基板和彩膜基板的边缘通过框胶相互固定，所以在靠近曲面液晶面板边缘的部分不易产生错位，使开口率降低的区域呈椭圆形。因此，本实施例中，补偿区域100也相应的位于阵列基板的两侧部，且呈椭圆形；其余区域为非补偿区域200，包括阵列基板的中部以及边缘部分。

如图1和图2所示，本发明实施例提供的阵列基板还包括对应于每行子像素单元设置的第一栅线(Gate1)41、第二栅线(Gate2)42和公共电极线(Com)5，以及对应于每列子像素单元设置的数据线(Data)6。每个子像素单元中设置有分压电极30，分压电极30与公共电极线5的重叠部分形成分压电容Cst0。其中，第一栅线41、第二栅线42和公共电极线5位于同一图层，可以在同一次构图工艺中同步形成；数据线6和分压电极30位于同一图层，也可以在同一次构图工艺中同步形成。

本实施例中，位于补偿区域100的子像素单元中的分压电极30的面积，小于位于非补偿区域200的子像素单元中的分压电极30的面积，从而使位于补偿区域100的子像素单元中的Cst0具有较小的电容值。

进一步，本实施例中，每个子像素单元中还设置有第一开关管T1、第二开关管T2、第三开关管T3、位于主子像素1中的主像素电极10、位于次子像素2中的次像素电极20，其中，T1、T2、T3均优选为薄膜晶体管(TFT)。主像素电极10可以与彩膜基板上的公共电极(图中未示出)形成主液晶电容Clc1，主像素电极10与公共电极线5的重叠部分形成主存储电容Cst1。次像素电极20可以与彩膜基板上的公共电极形成次液晶电容Clc2，次像素电极20与公共电极线5的重叠部分形成次存储电容Cst2。

如图1和图2所示，T1的栅极连接第一栅线41，源极连接数据线6，漏极连接主像素电极10。T2的栅极连接第一栅线41，源极连接数据线6，漏极连接次像素电极20。T3的栅极连接第二栅线42，源极连接次像素电极20，漏极连接分压电极30。

在显示过程中，先打开第一栅线41，关闭第二栅线42，使T1和T2导通，T3关闭，同时由数据线6通过T1和T2分别向主像素电极10和次像素电极20充入相等的数据电压，使Clc1、Cst1、Clc2和Cst2具有相等的电压。然后关闭第一栅线41，打开第二栅线42，使T1和T2关闭，T3导通，Cst0就会通过T3分掉次像素电极20上的一部分数据电压，降低了次像素电极20上的数据电压，使Clc2和Cst2的电压降低，而Clc1和Cst1的电压保持不变。此时，Clc2的电压低于Clc1的电压，所以次子像素2显示的亮度会低于主子像素1，并且主子像素1与次子像素2中的液晶具有不同的偏转角度，可达到增大视角的效果。

因为本发明实施例提供的阵列基板中，相比于非补偿区域200，补偿区域100中的子像素单元的Cst0的电容值较小，所以Cst0从次像素电极20分掉的数据电压较少，则Clc2剩余的电压就较高，次子像素2显示的亮度也较高，子像素单元整体显示的亮度也较高。因此，利用本发明实施例提供的阵列基板，能够使补偿区域100(开口率降低的区域)的子像素单元显示的亮度高于非补偿区域200(开口率正常的区域)，使补偿区域100的亮度能够接近于非补偿区域200，从而解决了现有的曲面显示装置的两侧部会出现暗团的技术问题。

在阵列基板的设计和制造中，可以根据阵列基板与彩膜基板之间发生错位的偏移量，计算补偿区域100相应的开口率的变化量，再以此得出补偿区域100需要增加的亮度，从而得出补偿区域100的子像素单元中分压电极30所需的面积。根据所得到的分压电极30的面积，设计并制造的阵列基板，就可以很好的补偿由于阵列基板与彩膜基板之间的错位造成的开口率降低的不良影响，使曲面显示装置各处的亮度能够相等。

实施例二：

本发明还提供一种曲面显示装置，可以是曲面电视机、曲面显示器等。该曲面显示装置包括彩膜基板和上述实施例一提供的阵列基板。

本发明实施例提供的曲面显示装置，与实施例一提供的阵列基板具有相同的技术特征，所以也能解决相同的技术问题，达到相同的技术效果。

作为一个优选方案，曲面显示装置为垂直排列型(Vertical Alignment，简称VA)曲面显示装置。在VA曲面显示装置中，通过将每个子像素单元分为主子像素和次子像素，并且主子像素和次子像素中的液晶具有不同的偏转角度，能够增大曲面显示装置的视角。

本实施例中，在补偿区域与非补偿区域中，次子像素中的液晶电容也不想等，所以次子像素中的液晶也具有两种不同的偏转角度，从而能够进一步增大曲面显示装置的视角。

虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种阵列基板，包括呈阵列式设置的若干个子像素单元，每个所述子像素单元包括主子像素、次子像素和分压电容；

所述阵列基板分为补偿区域和非补偿区域，位于所述补偿区域的子像素单元中的分压电容的电容值，小于位于所述非补偿区域的子像素单元中的分压电容的电容值。

2.如权利要求1所述的阵列基板，其特征在于，所述补偿区域位于所述阵列基板的两侧部。

3.如权利要求2所述的阵列基板，其特征在于，所述补偿区域呈椭圆形。

4.如权利要求1所述的阵列基板，其特征在于，还包括对应于每行所述子像素单元设置的第一栅线、第二栅线和公共电极线，以及对应于每列所述子像素单元设置的数据线。

5.如权利要求4所述的阵列基板，其特征在于，每个所述子像素单元中设置有分压电极，所述分压电极与所述公共电极线的重叠部分形成所述分压电容。

6.如权利要求5所述的阵列基板，其特征在于，位于所述补偿区域的子像素单元中的分压电极的面积，小于位于所述非补偿区域的子像素单元中的分压电极的面积。

7.如权利要求5所述的阵列基板，其特征在于，每个所述子像素单元中还设置有第一开关管、第二开关管、第三开关管、位于主子像素中的主像素电极、位于次子像素中的次像素电极；

所述第一开关管的栅极连接所述第一栅线，源极连接所述数据线，漏极连接所述主像素电极；

所述第二开关管的栅极连接所述第一栅线，源极连接所述数据线，漏极连接所述次像素电极；

所述第三开关管的栅极连接所述第二栅线，源极连接所述次像素电极，漏极连接所述分压电极。

8.如权利要求7所述的阵列基板，其特征在于，所述第一开关管、所述第二开关管和所述第三开关管均为薄膜晶体管。

9.一种曲面显示装置，包括彩膜基板和如权利要求1至8任一项所述的阵列基板。

10.如权利要求9所述的曲面显示装置，其特征在于，所述曲面显示装置为垂直排列型曲面显示装置。