JP5126009B2 - 試験方法、試験装置及び半導体装置の製造方法 - Google Patents
試験方法、試験装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5126009B2 JP5126009B2 JP2008290986A JP2008290986A JP5126009B2 JP 5126009 B2 JP5126009 B2 JP 5126009B2 JP 2008290986 A JP2008290986 A JP 2008290986A JP 2008290986 A JP2008290986 A JP 2008290986A JP 5126009 B2 JP5126009 B2 JP 5126009B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- distorted
- shape
- semiconductor device
- test apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
図7は半導体素子の電気特性の試験装置の概要を説明するための図である。
試験装置30は、例えば、以下のような構成をしている。ホルダ13により保持されて、配線14,18にそれぞれ接続された複数のコンタクトピン12を有する。さらに、配線17に接続された、主面が平坦である測定ステージ55を有する。なお、配線14,18,17には図示しないテスタが接続されている。
図8は半導体素子の電気特性の試験方法の概要を説明するための図である。
まず、試験対象である、ウェハのままの半導体素子11もしくはウェハから個片化された半導体素子11を測定ステージ55に載置して固定する。なお、半導体素子11の測定ステージ35上への載置は、電極(図示を省略)が形成された表面を上向きにする(図7)。
この状態で、テスタからコンタクトピン12を介して半導体素子11の電極に対して入力信号を入力する。そして、テスタがコンタクトピン12を介して半導体素子11からの出力信号を受信して、半導体素子11の電気特性が測定される。さらに、テスタは測定した電気特性に基づいて、半導体素子11が良品又は不良品であるかを判別する。
図9は半導体素子が搭載された半導体装置を説明するための図である。なお、(A)は半導体装置100の平面図であって、(B)は(A)の一点鎖線A−Aにおける半導体装置100の断面図である。
試験結果の異なる理由の一つとして以下のような原因が考えられる。半導体装置100の製造過程にて、銅板131の所定の領域に溶融したはんだ140を塗布し、このはんだ140上に半導体素子11を配置する。はんだ140を冷却して半導体素子11を銅板131上に固定する。この時、半導体素子11とはんだ140の熱膨張率が異なるために、半導体素子11に歪曲が生じ、半導体素子11は内部に応力を受けたままはんだ140を介して銅板131に固定される。半導体素子11は内部に応力を受けるとピエゾ効果により電気特性が、組み立て前の電気特性から変化してしまう。なお、はんだリフローを適用する場合も同様の不具合が生じる。
このため、組み立て前の試験で良品であると判断された半導体素子11であっても、半導体装置100での電気特性が不良と判断されてしまう場合があった。そして、不良品と判別された半導体装置100は廃却処分されるだけなので、良品1個あたりの製造コストが高くなるという問題点があった。
この試験方法は、歪曲表面を有する支持部により前記半導体素子の裏面を支持して、前記半導体素子の、電極が配置された表面全体に多数の弾性を有する探針を圧接して、前記半導体素子を前記歪曲表面の形状に歪曲させて、前記電気特性を試験する。
このような試験方法及び試験装置によれば、歪曲表面を有する支持部により半導体素子の裏面が支持されて、半導体素子の、電極が配置された表面全体が多数の弾性を有する探針により圧接されて、半導体素子が歪曲表面の形状に歪曲して、電気特性が試験される。
図1は実施の形態における半導体素子の試験装置を説明するための図である。
半導体素子11の電気特性を試験する試験装置10は、ホルダ13に保持された複数の探針に対応するコンタクトピン12を有する。コンタクトピン12はそれぞれ配線14に接続されている。また、コンタクトピン12は内部にばねが設置されて、コンタクトピン12の押し付け荷重が一定範囲内に制限されている。
上記試験装置10を用いた半導体素子11の電気特性の試験方法について説明する。なお、試験対象となる半導体素子11は表面に電極(図示を省略)が配置されている。
まず、測定ステージ15の支持部16に半導体素子11を配置する。このとき、半導体素子11の裏面の中心部は支持部16の突端部に支持される(図1)。
コンタクトピン12を半導体素子11の表面に対してさらに押圧する。すると、内部にばねを備えたコンタクトピン12は撓んで半導体素子11の表面との接触を保ったまま、コンタクトピン12が半導体素子11の表面を押圧する。このため、半導体素子11の裏面の中心部が支持部16に支持されて、半導体素子11の中心部以外の部位はコンタクトピン12により下方へ押圧されて、半導体素子11は支持部16の形状に沿った凸状に歪曲する(図2)。
良品の半導体素子11を峻別して、例えば、図9に示した半導体装置100が形成される。
実施例1では上記において支持部が凹状の球面形状である場合である。
図3は実施例1における半導体素子の試験装置を説明するための図である。
支持部26は平面視で矩形又は円形であって、断面が凹状の球面形状である。支持部26の曲率は、半導体装置100に組み立てられた半導体素子11の歪曲と同程度、又は同程度の歪曲以上であることが望ましい。
図4は実施例1における半導体素子の試験方法を説明するための図である。
測定ステージ25の支持部26に半導体素子11を配置する。このとき、半導体素子11の裏面の周縁部は支持部26の凹状の表面で支持される(図3)。
コンタクトピン12を半導体素子11の表面に対してさらに押圧する。すると、内部にばねを備えたコンタクトピン12は撓んで半導体素子11の表面との接触を保ったまま、コンタクトピン12が半導体素子11の表面を押圧する。このため、半導体素子11の裏面の周縁部が支持部26の凹部の表面で支持されて、半導体素子11の中心部はコンタクトピン12により下方へ押圧されて、半導体素子11は支持部26の形状に沿った凹状に歪曲する(図4)。
電気特性の試験の終了後、コンタクトピン12を垂直方向に上昇させて、半導体素子11から退避させると、半導体素子11は歪曲が無い元の状態に戻る。
(実施例2)
図5は実施例2における測定ステージを説明するための図である。
良品の半導体素子11を峻別して、半導体装置100が形成される。
実施例3は実施例2の支持部が凹状である場合である。
図6は実施例3における測定ステージを説明するための図である。なお、(A)は平面図、(B)は(A)の一点鎖線A−Aでの断面図、(C)は(A)の一点鎖線B−Bでの断面図である。
まず、測定ステージ45の支持部46に半導体素子11を配置する。このとき、半導体素子11の短手方向の対向する一対の辺部が支持部46の凹状の表面で支持される(図6(B))。
コンタクトピン12を半導体素子11の表面に対してさらに押圧する。すると、内部にばねを備えたコンタクトピン12は撓んで半導体素子11の表面との接触を保ったまま、コンタクトピン12が半導体素子11の表面を押圧する。このため、半導体素子11の短手方向の対向する一対の辺部は支持部46に支持されて、半導体素子11の中心部はコンタクトピン12により下方へ押圧されて支持部46の底部と接触し、半導体素子11は支持部46の形状に沿った凹状に歪曲する。
良品の半導体素子11を峻別して、半導体装置100が形成される。
11 半導体素子
12 コンタクトピン
13 ホルダ
14,17,18 配線
15,25,35,45,55 測定ステージ
16,26,36,46 支持部
100 半導体装置
110 ベース
120 セラミック板
131,132,133 銅板
151,152 ワイヤ
161,162,163 端子
170 封止樹脂
Claims (15)
- 半導体素子の電気特性を試験する試験方法において、
歪曲表面を有する支持部により前記半導体素子の裏面を支持して、
前記半導体素子の、電極が配置された表面全体に多数の弾性を有する探針を圧接して、
前記半導体素子を前記歪曲表面の形状に歪曲させて、前記電気特性を試験することを特徴とする試験方法。 - 前記歪曲表面の形状は、前記半導体素子と基板とがはんだ接合された半導体装置の前記半導体素子の形状と等しい、又は前記半導体装置の前記半導体素子よりも歪曲していることを特徴とする請求項1記載の試験方法。
- 多数の前記探針に対向配置された載置台の載置面に形成された前記支持部に、前記表面を上向きに前記半導体素子を配置することを特徴とする請求項1記載の試験方法。
- 前記歪曲表面は、平面視で矩形又は円形であって、断面が凸状の球面形状であることを特徴とする請求項1記載の試験方法。
- 前記歪曲表面は、平面視で矩形又は円形であって、断面が凹状の球面形状であることを特徴とする請求項1記載の試験方法。
- 前記歪曲表面は、かまぼこ型であって、断面が凸状であることを特徴とする請求項1記載の試験方法。
- 前記歪曲表面は、かまぼこ型であって、断面が凹状であることを特徴とする請求項1記載の試験方法。
- 半導体素子の電気特性を試験する試験装置において、
歪曲表面を有する支持部が載置面に形成され、配置された前記半導体素子の裏面を前記支持部で支持する載置台と、
前記載置台に対向配置され、前記載置台に配置された前記半導体素子の、電極が配置された表面全体を圧接して、前記半導体素子を前記歪曲表面の形状に歪曲させて、前記電気特性を試験する多数の弾性を有する探針と、
を有することを特徴とする試験装置。 - 前記歪曲表面の形状は、前記半導体素子と基板とがはんだ接合された半導体装置の前記半導体素子の形状と等しい、又は前記半導体装置の前記半導体素子よりも歪曲していることを特徴とする請求項8記載の試験装置。
- 前記歪曲表面は、平面視で矩形又は円形であって、断面が凸状であることを特徴とする請求項8記載の試験装置。
- 前記歪曲表面は、平面視で矩形又は円形であって、断面が凹状であることを特徴とする請求項8記載の試験装置。
- 前記歪曲表面は、かまぼこ型であって、断面が凸状であることを特徴とする請求項8記載の試験装置。
- 前記歪曲表面は、かまぼこ型であって、断面が凹状であることを特徴とする請求項8記載の試験装置。
- 前記探針は、コンタクトピン又はカンチレバー式プローブであることを特徴とする請求項8記載の試験装置。
- 半導体素子を備える半導体装置の製造方法において、
歪曲表面を有する支持部により前記半導体素子の裏面を支持して、前記半導体素子の、電極が配置された表面全体に多数の弾性を有する探針を圧接して、前記半導体素子を前記歪曲表面の形状に歪曲させて、前記半導体素子の電気特性を試験する工程と、
所定の基準を満たした前記半導体素子と基板とをはんだ接合して半導体装置を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008290986A JP5126009B2 (ja) | 2008-11-13 | 2008-11-13 | 試験方法、試験装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008290986A JP5126009B2 (ja) | 2008-11-13 | 2008-11-13 | 試験方法、試験装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010117251A JP2010117251A (ja) | 2010-05-27 |
JP5126009B2 true JP5126009B2 (ja) | 2013-01-23 |
Family
ID=42305015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008290986A Expired - Fee Related JP5126009B2 (ja) | 2008-11-13 | 2008-11-13 | 試験方法、試験装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5126009B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5688064B2 (ja) | 2012-11-02 | 2015-03-25 | 本田技研工業株式会社 | 半導体素子検査装置及び検査方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63193541A (ja) * | 1987-02-06 | 1988-08-10 | Nec Corp | 半導体ウエハの特性測定方法 |
JPH0282548A (ja) * | 1988-09-19 | 1990-03-23 | Nec Kansai Ltd | 半導体ウェーハの検査方法 |
-
2008
- 2008-11-13 JP JP2008290986A patent/JP5126009B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010117251A (ja) | 2010-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20000062209A (ko) | Bga 패키지의 전기적 검사를 위한 소켓 및 이를 이용한검사방법 | |
JP2016035441A (ja) | 弾性体sコンタクタを有する半導体デバイステスト用ソケット | |
US6100708A (en) | Probe card and wafer testing method using the same | |
JP2009294187A (ja) | 電子部品の試験装置用部品及び試験方法 | |
JP2003084047A (ja) | 半導体装置の測定用治具 | |
KR20090128186A (ko) | 프로브 카드의 프로브 니들 구조체와 그 제조 방법 | |
JP5643476B2 (ja) | 二重弾性機構プローブカード | |
KR20090022882A (ko) | 프로브 카드 | |
JP5126009B2 (ja) | 試験方法、試験装置及び半導体装置の製造方法 | |
JP3864201B2 (ja) | プローブカード | |
KR101399542B1 (ko) | 프로브 카드 | |
JPH11295342A (ja) | プローブカード及びその製造方法 | |
JPH1010191A (ja) | コネクタおよびそれを用いる半導体検査方法ならびに装置 | |
JPH09304472A (ja) | 接続装置 | |
JP5015672B2 (ja) | プローブカード | |
JP2002328149A (ja) | Icソケット | |
JP3313031B2 (ja) | プローブカード | |
JP2000012587A (ja) | 半導体チップ実装用回路基板のはんだバンプの電気特性検査及びコイニング方法 | |
KR100689218B1 (ko) | 볼 그리드 어레이형 디바이스 및 이의 패키징 방법 | |
JPH09199552A (ja) | 微細構造の接触部を有する回路素子のための測定用プローバ | |
KR20090043908A (ko) | 프로브 카드의 제조방법 | |
KR20070009133A (ko) | 동축케이블을 이용한 반도체 웨이퍼 테스트용 프로브 카드 | |
JPH0252257A (ja) | プローブ装置 | |
JP6731862B2 (ja) | 半導体装置の評価装置 | |
KR100386648B1 (ko) | 완충수단이 설치된 수직형 탐침을 포함하는 프로브 카드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5126009 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |