JPH0282548A - 半導体ウェーハの検査方法 - Google Patents
半導体ウェーハの検査方法Info
- Publication number
- JPH0282548A JPH0282548A JP23568888A JP23568888A JPH0282548A JP H0282548 A JPH0282548 A JP H0282548A JP 23568888 A JP23568888 A JP 23568888A JP 23568888 A JP23568888 A JP 23568888A JP H0282548 A JPH0282548 A JP H0282548A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor wafer
- semiconductor
- external stress
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000007689 inspection Methods 0.000 title claims description 10
- 230000006355 external stress Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 5
- 230000002950 deficient Effects 0.000 abstract description 13
- 239000000523 sample Substances 0.000 abstract description 9
- 239000011347 resin Substances 0.000 abstract description 7
- 229920005989 resin Polymers 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 22
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- 238000000465 moulding Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体ウェーハ内に形成された半導体素子
の検査方法に関するものでる。
の検査方法に関するものでる。
ＩＣ，）ランジスタ等の半導体装置の検査は、製品とし
ての完成後に行われる他、第３図に示すようなペレット
分割前の半導体ウェーハ（１）について行われるものも
ある。
ての完成後に行われる他、第３図に示すようなペレット
分割前の半導体ウェーハ（１）について行われるものも
ある。
このような半導体ウェーハ（１）の検査は、例えば第４
図に示すように、半導体ウェーハ（１）を可動テーブル
（２）上に吸着させ、可動テーブル（２）を矢印に示す
ように水平方向及び垂直方向に間欠勤させて、予め位置
合せし定位置に配置されたプローブカード（３）の各ニ
ードル（４）（４）−・に１つの半導体素子（５）の各
電極パッド（６）（６）−・を−個ずつ弾性的に接触さ
せて行われ、検査結果が不良と判定されると、適宜の手
段により半導体素子（５）の表面に不良マークが付され
る。そして、検査後、上記半導体ウェーハ（１）を半導
体素子（５）毎に細分割した後、半導体素子（５）上の
不良マークを光学的に識別して、その半導体素子（５）
を不良品として製造ラインがら除去すると共に、それ以
外の半導体素子（５）は良品として選別され、ペレット
マウント工程、ワイヤボンディング工程、樹脂モールド
工程等を経て半導体製品にされる。
図に示すように、半導体ウェーハ（１）を可動テーブル
（２）上に吸着させ、可動テーブル（２）を矢印に示す
ように水平方向及び垂直方向に間欠勤させて、予め位置
合せし定位置に配置されたプローブカード（３）の各ニ
ードル（４）（４）−・に１つの半導体素子（５）の各
電極パッド（６）（６）−・を−個ずつ弾性的に接触さ
せて行われ、検査結果が不良と判定されると、適宜の手
段により半導体素子（５）の表面に不良マークが付され
る。そして、検査後、上記半導体ウェーハ（１）を半導
体素子（５）毎に細分割した後、半導体素子（５）上の
不良マークを光学的に識別して、その半導体素子（５）
を不良品として製造ラインがら除去すると共に、それ以
外の半導体素子（５）は良品として選別され、ペレット
マウント工程、ワイヤボンディング工程、樹脂モールド
工程等を経て半導体製品にされる。
Ｃ発明が解決しようとする課題〕
ところで、従来、半導体ウェーハ（１）を検査する場合
、半導体ウェーハ（１）に外部応力をかけない状態で検
査していた。このため、製品として完成後に不良と判定
される場合がある。これは樹脂モールドすると半導体素
子（５）に外部応力がかかることになり、この外部応力
により良品の半導体素子（５）であったものが不良とな
る場合があるからである。このように製品として完成後
に検査で不良と判定されると、それに要した加工が無駄
になり、作業性を低下させてコストアップをもたらす原
因となっていた。
、半導体ウェーハ（１）に外部応力をかけない状態で検
査していた。このため、製品として完成後に不良と判定
される場合がある。これは樹脂モールドすると半導体素
子（５）に外部応力がかかることになり、この外部応力
により良品の半導体素子（５）であったものが不良とな
る場合があるからである。このように製品として完成後
に検査で不良と判定されると、それに要した加工が無駄
になり、作業性を低下させてコストアップをもたらす原
因となっていた。
この発明は、上記の課題に鑑みて提案されたもので、こ
の課題を解決するための技術的手段は、半導体ウェーハ
に多数形成された半導体素子を順次に検査するに際し、
半導体ウェーへの半導体素子に所定の外部応力をかけた
ものである。
の課題を解決するための技術的手段は、半導体ウェーハ
に多数形成された半導体素子を順次に検査するに際し、
半導体ウェーへの半導体素子に所定の外部応力をかけた
ものである。
上記手段のように、半導体ウェーハの半導体素子に所定
の外部応力をかけた状態で検査を行うことにより、樹脂
モールド等による外部応力で特性変動する半導体素子を
予め不良と判定させることができる。
の外部応力をかけた状態で検査を行うことにより、樹脂
モールド等による外部応力で特性変動する半導体素子を
予め不良と判定させることができる。
この発明に係る第１の実施例を第１図を参照し、第２の
実施例を第２図を参照しながらそれぞれ説明する。
実施例を第２図を参照しながらそれぞれ説明する。
この発明の第１の実施例は第１図に示すように、半導体
ウェーハ（１）を検査する際に、加圧ロンド（７）によ
り半導体ウェーハ（１）の任意の半導体素子（５）に上
面から外部応力をかける。加圧ロンド（７）は例えばプ
ローブカード（３）に一体に付設してあり、可動テーブ
ル（２）により半導体ウェーハ（１）を上昇させてプロ
ーブカード（３）の各ニードル（４）（４）・−に１つ
の半導体素子（５）の各電極バンド（６）（６）−・−
を−個ずつ弾性的に接触させると、その半導体素子（５
）の上面に所定の圧力で当接するようになされている。
ウェーハ（１）を検査する際に、加圧ロンド（７）によ
り半導体ウェーハ（１）の任意の半導体素子（５）に上
面から外部応力をかける。加圧ロンド（７）は例えばプ
ローブカード（３）に一体に付設してあり、可動テーブ
ル（２）により半導体ウェーハ（１）を上昇させてプロ
ーブカード（３）の各ニードル（４）（４）・−に１つ
の半導体素子（５）の各電極バンド（６）（６）−・−
を−個ずつ弾性的に接触させると、その半導体素子（５
）の上面に所定の圧力で当接するようになされている。
この状態からプローブカード（３）が半導体ウェーハ（
１）の半導体素子（５）の検査を行う。
１）の半導体素子（５）の検査を行う。
次に、第２の実施例は第２図に示すように、半導体ウェ
ーハ（１）の検査する際に、締付は治具（８）により半
導体ウェーハ（１）の半導体素子（５）（５）−に周面
から外部応力をかける。締付は治具（８）は輪状に湾曲
させて半導体ウェーハ（１）の外周に巻回させた金属製
帯状部材（９）の両端部を掌合させ、かつ、その両端部
を矢印に示すように異なる方向へ引張することにより、
半導体ウェーハ（１）を所定の圧力で締付けるようにな
されている。この状態で可動テーブル（２）上に装着さ
せ、可動テーブル（２）を水平方向及び垂直方向に間欠
勤させることにより、プローブカード（３）で半導体ウ
ェーハ（１）の半導体素子（５）の検査を行う。
ーハ（１）の検査する際に、締付は治具（８）により半
導体ウェーハ（１）の半導体素子（５）（５）−に周面
から外部応力をかける。締付は治具（８）は輪状に湾曲
させて半導体ウェーハ（１）の外周に巻回させた金属製
帯状部材（９）の両端部を掌合させ、かつ、その両端部
を矢印に示すように異なる方向へ引張することにより、
半導体ウェーハ（１）を所定の圧力で締付けるようにな
されている。この状態で可動テーブル（２）上に装着さ
せ、可動テーブル（２）を水平方向及び垂直方向に間欠
勤させることにより、プローブカード（３）で半導体ウ
ェーハ（１）の半導体素子（５）の検査を行う。
このように１、半導体ウェーハ（１）の半導体素子（５
）に所定の外部応力をかけた状態で検査を行うことによ
り、樹脂モールド等による、外部応力で特性変動する半
導体素子（５）を予め不良と判定させ、その半導体素子
（５）を製造ラインから除去することができる。
）に所定の外部応力をかけた状態で検査を行うことによ
り、樹脂モールド等による、外部応力で特性変動する半
導体素子（５）を予め不良と判定させ、その半導体素子
（５）を製造ラインから除去することができる。
以上はこの発明の詳細な説明したもので、この発明はこ
の実施例に限定されることなくこの発明の要旨内におい
て変更することができる。
の実施例に限定されることなくこの発明の要旨内におい
て変更することができる。
この発明によれば、半導体ウェーハの半導体素子に所定
の外部応力をかけた状態で検査を行うから、樹脂モール
ド等による外部応力で特性変動する半導体素子を予め不
良と判定させ、その半導体素子を製造ラインから除去す
ることができる。従って、無駄な加工をする必要がなく
なり、作業性が向上されてコストダウンを図ることがで
きる。
の外部応力をかけた状態で検査を行うから、樹脂モール
ド等による外部応力で特性変動する半導体素子を予め不
良と判定させ、その半導体素子を製造ラインから除去す
ることができる。従って、無駄な加工をする必要がなく
なり、作業性が向上されてコストダウンを図ることがで
きる。
第１図はこの発明の第１の実施例に係る要部断面正面図
、第２図はこの発明の第２の実施例に係る要部平面図で
ある。 第３図は半導体ウェーハの一部拡大図を含む平面図、第
４図は半導体素子の検査時の状態を示す要部断面正面図
である。 （１） −半導体ウェーハ、 （５） −半導体素子、 （８）−締付は治具。 特 代 許 出 理 廓 人 人 関西日本電気株式会社 江 原 省 吾 第 図
、第２図はこの発明の第２の実施例に係る要部平面図で
ある。 第３図は半導体ウェーハの一部拡大図を含む平面図、第
４図は半導体素子の検査時の状態を示す要部断面正面図
である。 （１） −半導体ウェーハ、 （５） −半導体素子、 （８）−締付は治具。 特 代 許 出 理 廓 人 人 関西日本電気株式会社 江 原 省 吾 第 図
Claims (1)
- （１）半導体ウェーハに多数形成された半導体素子を順
次に検査するに際し、半導体ウェーハに外部応力をかけ
たことを特徴とする半導体ウェーハの検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23568888A JPH0282548A (ja) | 1988-09-19 | 1988-09-19 | 半導体ウェーハの検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23568888A JPH0282548A (ja) | 1988-09-19 | 1988-09-19 | 半導体ウェーハの検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0282548A true JPH0282548A (ja) | 1990-03-23 |
Family
ID=16989744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23568888A Pending JPH0282548A (ja) | 1988-09-19 | 1988-09-19 | 半導体ウェーハの検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0282548A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010117251A (ja) * | 2008-11-13 | 2010-05-27 | Fuji Electric Systems Co Ltd | 試験方法、試験装置及び半導体装置の製造方法 |
| CN111007080A (zh) * | 2019-12-25 | 2020-04-14 | 成都先进功率半导体股份有限公司 | 一种晶圆裂纹检查装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193541A (ja) * | 1987-02-06 | 1988-08-10 | Nec Corp | 半導体ウエハの特性測定方法 |
-
1988
- 1988-09-19 JP JP23568888A patent/JPH0282548A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193541A (ja) * | 1987-02-06 | 1988-08-10 | Nec Corp | 半導体ウエハの特性測定方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010117251A (ja) * | 2008-11-13 | 2010-05-27 | Fuji Electric Systems Co Ltd | 試験方法、試験装置及び半導体装置の製造方法 |
| CN111007080A (zh) * | 2019-12-25 | 2020-04-14 | 成都先进功率半导体股份有限公司 | 一种晶圆裂纹检查装置 |
| CN111007080B (zh) * | 2019-12-25 | 2022-07-12 | 成都先进功率半导体股份有限公司 | 一种晶圆裂纹检查装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0282548A (ja) | 半導体ウェーハの検査方法 | |
| US5711848A (en) | Non-product patterned particle test wafer and testing method therefor | |
| JPS59202652A (ja) | 半導体装置の製造方法 | |
| US7169469B2 (en) | Particle-removing wafer | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JPH03104252A (ja) | テープキャリアの製造方法 | |
| CN112986793B (zh) | 集成电路测试装置的清洁方法 | |
| KR20050071117A (ko) | 프로브 카드 니들의 세정시스템 | |
| JPH01218035A (ja) | 半導体装置の検査方法 | |
| KR0124552Y1 (ko) | 웨이퍼링 검사장치 | |
| KR0127232Y1 (ko) | 반도체 웨이퍼의 균열검사장치 | |
| JPS6118859B2 (ja) | ||
| JP2005072252A (ja) | 半導体装置及びその製造方法 | |
| JPS6233433A (ja) | 高耐圧半導体素子の製造方法 | |
| JPS58121638A (ja) | ウエ−ハプロ−バ用検針のチエツク方法 | |
| KR0129923Y1 (ko) | 웨이퍼검사용 프로브카드 | |
| JPH0312945A (ja) | テープキャリアのテスト方法 | |
| JPS5814608Y2 (ja) | ウエハ−検査装置 | |
| KR19990074749A (ko) | 반도체소자의 제조방법 | |
| JP2000040717A (ja) | Ｔａｂテープおよびｔａｂテープの電気的特性測定試験方法 | |
| JPH04147637A (ja) | 半導体集積回路のテストプログラムによる試験方法 | |
| JPH05175286A (ja) | 半導体ペレット検査方法 | |
| JPH0462458B2 (ja) | ||
| JPH0314250A (ja) | 半導体装置 | |
| JPH05102276A (ja) | 半導体装置 |