JPH05102276A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05102276A JPH05102276A JP3260650A JP26065091A JPH05102276A JP H05102276 A JPH05102276 A JP H05102276A JP 3260650 A JP3260650 A JP 3260650A JP 26065091 A JP26065091 A JP 26065091A JP H05102276 A JPH05102276 A JP H05102276A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bonding pad
- semiconductor device
- pattern
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ボンディング位置ずれに伴う組立不良を電気
的、かつ瞬時に検出可能にする。 【構成】 半導体チップ１１上の各ボンディングパッド
１３、１４の任意の周囲を一定の間隔を空けて取り囲ん
だパターン１５を設け、外周部を通してこのパターン１
５をグランド用ボンディングパッド１２と接続し、前記
各ボンディングパッド１２、１３、１４と各内部リード
１７、１８、１９とを各ボンディング用金属線２０、２
１、２２によって接続し、封止樹脂２３により封止す
る。 【効果】 半導体装置の特性検査を実施すると同時に前
記内部リード１８、１９とグランド用内部リード１７間
のショート検査を実施することにより、ボンディング用
金属線２１の位置ずれによる組立不良を電気的、かつ瞬
時に検出することが可能である。
的、かつ瞬時に検出可能にする。 【構成】 半導体チップ１１上の各ボンディングパッド
１３、１４の任意の周囲を一定の間隔を空けて取り囲ん
だパターン１５を設け、外周部を通してこのパターン１
５をグランド用ボンディングパッド１２と接続し、前記
各ボンディングパッド１２、１３、１４と各内部リード
１７、１８、１９とを各ボンディング用金属線２０、２
１、２２によって接続し、封止樹脂２３により封止す
る。 【効果】 半導体装置の特性検査を実施すると同時に前
記内部リード１８、１９とグランド用内部リード１７間
のショート検査を実施することにより、ボンディング用
金属線２１の位置ずれによる組立不良を電気的、かつ瞬
時に検出することが可能である。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の構造に関
し、特に、半導体装置の組立外観を電気的に検査するこ
とを可能にした半導体装置に関する。
し、特に、半導体装置の組立外観を電気的に検査するこ
とを可能にした半導体装置に関する。
【０００２】
【従来の技術】従来における半導体装置に使用されてい
る半導体チップを用いた組立完了後の平面拡大図の一例
を図５に示す。
る半導体チップを用いた組立完了後の平面拡大図の一例
を図５に示す。
【０００３】従来、半導体装置に使用される半導体チッ
プ４９は、半導体チップ搭載部５３上に搭載され、前記
半導体チップ４９上の各ボンディングパッド部５０、５
１、５２と各内部リード５４、５５、５６とが、各ボン
ディング用金属線５７、５８、５９によって接続されて
いる。その後、組立外観工程において、ダイシング工
程、及び組立工程中に発生したクラック６１、カケ６２
等の不良を除去し、良品のみ封止樹脂６０で封止され
る。
プ４９は、半導体チップ搭載部５３上に搭載され、前記
半導体チップ４９上の各ボンディングパッド部５０、５
１、５２と各内部リード５４、５５、５６とが、各ボン
ディング用金属線５７、５８、５９によって接続されて
いる。その後、組立外観工程において、ダイシング工
程、及び組立工程中に発生したクラック６１、カケ６２
等の不良を除去し、良品のみ封止樹脂６０で封止され
る。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置では、組立外観良品の半導体装置を選出
するまでに多大の工数がかかっているために、半導体装
置のコストが高くなり、かつ納期短縮の妨げになってき
た。
来の半導体装置では、組立外観良品の半導体装置を選出
するまでに多大の工数がかかっているために、半導体装
置のコストが高くなり、かつ納期短縮の妨げになってき
た。
【０００５】また、組立外観検査工程における人的ミス
による組立外観不良の半導体装置の混入も極めて高いと
いう課題があった。
による組立外観不良の半導体装置の混入も極めて高いと
いう課題があった。
【０００６】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記諸課題を解決することを可能とした新規な半導
体装置を提供することにある。
ものであり、従って本発明の目的は、従来の技術に内在
する上記諸課題を解決することを可能とした新規な半導
体装置を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置は、半導体チップ上の各ボ
ンディングパッド部の任意の周囲を一定の間隔を空けて
取り囲んだパターンを有し、前記半導体チップの表面上
外周部を通してグランド用ボンディングパッド部と接続
されて構成され、さらに、前記ボンディングパッド部以
外に任意のボンディングパッド部を設け、前記パターン
の一端に接続している特徴を備えている。
に、本発明に係る半導体装置は、半導体チップ上の各ボ
ンディングパッド部の任意の周囲を一定の間隔を空けて
取り囲んだパターンを有し、前記半導体チップの表面上
外周部を通してグランド用ボンディングパッド部と接続
されて構成され、さらに、前記ボンディングパッド部以
外に任意のボンディングパッド部を設け、前記パターン
の一端に接続している特徴を備えている。
【０００８】
【実施例】次に、本発明をその好ましい各実施例につい
て図面を参照して具体的に説明する。
て図面を参照して具体的に説明する。
【０００９】図１は本発明に係る半導体装置に使用した
半導体チップの第１の実施例を示す平面図である。
半導体チップの第１の実施例を示す平面図である。
【００１０】図１を参照するに、半導体チップ１上の各
ボンディングパッド部３、４、５、６、７、８、９の任
意の周囲を、ボンディング位置ずれ限界の３０μｍの間
隔を空けてとり囲んで形成されたパターン１０が設けら
れている。パターン１０は前記半導体チップ１の表面上
の外周部を通してグランド用ボンディングパッド部２と
接続されている。
ボンディングパッド部３、４、５、６、７、８、９の任
意の周囲を、ボンディング位置ずれ限界の３０μｍの間
隔を空けてとり囲んで形成されたパターン１０が設けら
れている。パターン１０は前記半導体チップ１の表面上
の外周部を通してグランド用ボンディングパッド部２と
接続されている。
【００１１】図２は、前記半導体チップ１を使用した組
立完了後の平面拡大図である。
立完了後の平面拡大図である。
【００１２】図２を参照するに、図１の半導体チップ１
と対応する半導体チップ１１は半導体チップ搭載部１６
に搭載され、前記半導体チップ１１上の各ボンディング
パッド部１２、１３、１４と各内部リード１７、１８、
１９とは各ボンディング用金属線２０、２１、２２によ
って接続され、封止樹脂２３によって封止される。その
後、特性検査を実施すると同時に、各内部リード１８、
１９とグランド用内部リード１７間のショート検査を実
施することにより、前記ボンディング用金属線２１の位
置ずれによる組立不良を電気的かつ瞬時に検出すること
が可能になる。
と対応する半導体チップ１１は半導体チップ搭載部１６
に搭載され、前記半導体チップ１１上の各ボンディング
パッド部１２、１３、１４と各内部リード１７、１８、
１９とは各ボンディング用金属線２０、２１、２２によ
って接続され、封止樹脂２３によって封止される。その
後、特性検査を実施すると同時に、各内部リード１８、
１９とグランド用内部リード１７間のショート検査を実
施することにより、前記ボンディング用金属線２１の位
置ずれによる組立不良を電気的かつ瞬時に検出すること
が可能になる。
【００１３】図３は本発明に係る半導体装置に使用した
半導体チップの第２の実施例を示す平面図である。
半導体チップの第２の実施例を示す平面図である。
【００１４】図３を参照するに、半導体チップ２４上に
設けられた任意のボンディングパッド部２６は、各ボン
ディングパッド部２７、２８、２９、３０、３１、３２
の任意の周囲をボンディング位置ずれ限界の３０μｍの
間隔を空けて取り囲まれたパターン３３の一端に接続さ
れ、さらに前記半導体チップ２４の表面上外周部を通し
てグランド用ボンディングパッド部２５に接続されてい
る。
設けられた任意のボンディングパッド部２６は、各ボン
ディングパッド部２７、２８、２９、３０、３１、３２
の任意の周囲をボンディング位置ずれ限界の３０μｍの
間隔を空けて取り囲まれたパターン３３の一端に接続さ
れ、さらに前記半導体チップ２４の表面上外周部を通し
てグランド用ボンディングパッド部２５に接続されてい
る。
【００１５】図４は、前記半導体チップ２４を使用した
組立完了後の平面拡大図である。
組立完了後の平面拡大図である。
【００１６】図４を参照するに、図３の半導体チップ２
４と対応する半導体チップ３４は半導体チップ搭載部３
９へ搭載され、前記半導体チップ３４上の各ボンディン
グパッド部３５、３６、３７と各内部リード４０、４
１、４２とはそれぞれ各ボンディング用金属線４３、４
４、４５によって接続され、封止樹脂４６によって封止
されている。その後、特性検査を実施すると同時に、前
記任意のボンディングパッド部３６に接続されている内
部リード４２と、前記グランド用ボンディングパッド部
３５に接続されている内部リード４０間のオープン検査
を実施することにより、ダイシング工程に発生したカケ
４８、及びボンディング工程にて発生したクラック４７
等の不良品を電気的かつ瞬時に検出することが可能にな
る。
４と対応する半導体チップ３４は半導体チップ搭載部３
９へ搭載され、前記半導体チップ３４上の各ボンディン
グパッド部３５、３６、３７と各内部リード４０、４
１、４２とはそれぞれ各ボンディング用金属線４３、４
４、４５によって接続され、封止樹脂４６によって封止
されている。その後、特性検査を実施すると同時に、前
記任意のボンディングパッド部３６に接続されている内
部リード４２と、前記グランド用ボンディングパッド部
３５に接続されている内部リード４０間のオープン検査
を実施することにより、ダイシング工程に発生したカケ
４８、及びボンディング工程にて発生したクラック４７
等の不良品を電気的かつ瞬時に検出することが可能にな
る。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
半導体装置に使用する半導体チップ上の各ボンディング
パッド部の任意の周囲を一定の間隔を空けて取り囲んだ
パターンを有し、前記半導体チップの表面上外周部を通
してグランド用ボンディングパッド部と接続し、さらに
前記ボンディングパッド部以外に任意のボンディングパ
ッド部を設け、前記パターンの一端に接続することによ
り、各ボンディングパッド部とパッケージの各内部リー
ドとをボンディング用金属線にて接続し、特性検査を実
施すると同時に、各リードとグランド用リード間のショ
ート検査を実施することにより、ボンディング用金属線
の位置ずれによる組立不良を電気的かつ瞬時に検出する
ことが可能になるという効果が得られる。
半導体装置に使用する半導体チップ上の各ボンディング
パッド部の任意の周囲を一定の間隔を空けて取り囲んだ
パターンを有し、前記半導体チップの表面上外周部を通
してグランド用ボンディングパッド部と接続し、さらに
前記ボンディングパッド部以外に任意のボンディングパ
ッド部を設け、前記パターンの一端に接続することによ
り、各ボンディングパッド部とパッケージの各内部リー
ドとをボンディング用金属線にて接続し、特性検査を実
施すると同時に、各リードとグランド用リード間のショ
ート検査を実施することにより、ボンディング用金属線
の位置ずれによる組立不良を電気的かつ瞬時に検出する
ことが可能になるという効果が得られる。
【００１８】さらに本発明によれば、前記任意のボンデ
ィングパッド部と接続しているリードと、グランド用リ
ード間のオープン検査を実施することにより、ダイシン
グ工程及びボンディング工程に発生したクラック、カケ
等の半導体チップの外観不良も検出することが可能にな
るという効果が得られる。
ィングパッド部と接続しているリードと、グランド用リ
ード間のオープン検査を実施することにより、ダイシン
グ工程及びボンディング工程に発生したクラック、カケ
等の半導体チップの外観不良も検出することが可能にな
るという効果が得られる。
【図１】本発明に係る半導体装置に使用する半導体チッ
プの第１の実施例を示す平面図である。
プの第１の実施例を示す平面図である。
【図２】本発明に係る半導体装置に使用する半導体チッ
プの第１の実施例を示す組立完了後の拡大平面図であ
る。
プの第１の実施例を示す組立完了後の拡大平面図であ
る。
【図３】本発明に係る半導体装置に使用する半導体チッ
プの第２の実施例を示す平面図である。
プの第２の実施例を示す平面図である。
【図４】本発明に係る半導体装置に使用する半導体チッ
プの第２の実施例を示す組立完了後の拡大平面図であ
る。
プの第２の実施例を示す組立完了後の拡大平面図であ
る。
【図５】従来の半導体装置に使用する半導体チップの組
立完了後の拡大平面図である。
立完了後の拡大平面図である。
１…半導体チップ ２…グランド用ボンディングパッド ３、４、５、６、７、８、９…ボンディングパッド １０…ボンディングパッド部の任意の周囲を取り囲んだ
パターン １１…半導体チップ １２…グランド用ボンディングパッド １３、１４…ボンディングパッド １５…ボンディングパッド部の任意の周囲を取り囲んだ
パターン １６…半導体チップ搭載部 １７、１８、１９…内部リード ２０、２１、２２…ボンディング用金属線 ２３…封止樹脂 ２４…半導体チップ ２５…グランド用ボンディングパッド ２６…任意のボンディングパッド ２７、２８、２９、３０、３１、３２…ボンディングパ
ッド ３３…ボンディングパッド部の任意の周囲を取り囲んだ
パターン ３４…半導体チップ ３５…グランド用ボンディングパッド ３６…任意のボンディングパッド ３７…ボンディングパッド ３８…ボンディングパッド部の任意の周囲を取り囲んだ
パターン ３９…半導体チップ搭載部 ４０、４１、４２…内部リード ４３、４４、４５…ボンディング用金属線 ４６…封止樹脂 ４７…クラック ４８…カケ ４９…半導体チップ ５０、５１、５２…ボンディングパッド ５３…半導体チップ搭載部 ５４、５５、５６…内部リード ５７、５８、５９…ボンディング用金属線 ６０…封止樹脂 ６１…クラック ６２…カケ
パターン １１…半導体チップ １２…グランド用ボンディングパッド １３、１４…ボンディングパッド １５…ボンディングパッド部の任意の周囲を取り囲んだ
パターン １６…半導体チップ搭載部 １７、１８、１９…内部リード ２０、２１、２２…ボンディング用金属線 ２３…封止樹脂 ２４…半導体チップ ２５…グランド用ボンディングパッド ２６…任意のボンディングパッド ２７、２８、２９、３０、３１、３２…ボンディングパ
ッド ３３…ボンディングパッド部の任意の周囲を取り囲んだ
パターン ３４…半導体チップ ３５…グランド用ボンディングパッド ３６…任意のボンディングパッド ３７…ボンディングパッド ３８…ボンディングパッド部の任意の周囲を取り囲んだ
パターン ３９…半導体チップ搭載部 ４０、４１、４２…内部リード ４３、４４、４５…ボンディング用金属線 ４６…封止樹脂 ４７…クラック ４８…カケ ４９…半導体チップ ５０、５１、５２…ボンディングパッド ５３…半導体チップ搭載部 ５４、５５、５６…内部リード ５７、５８、５９…ボンディング用金属線 ６０…封止樹脂 ６１…クラック ６２…カケ
Claims (2)
- 【請求項１】 半導体チップ上の各ボンディングパッド
部の任意の周囲を一定の間隔を空けて取り囲んで形成さ
れたパターンを有し、該パターンは前記半導体チップの
表面上外周部を通してグランド用ボンディングパッド部
と接続されていることを特徴とする半導体装置。 - 【請求項２】 半導体チップ上に任意のボンディングパ
ッドを設け、各ボンディングパッド部の任意の周囲を一
定の間隔を空けて取り囲んで形成されたパターンの一端
に前記任意のボンディングパッドを接続し、更に前記パ
ターンは前記半導体チップの表面上外周部を通してグラ
ンド用ボンディングパッド部と接続されていることを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3260650A JP2985423B2 (ja) | 1991-10-08 | 1991-10-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3260650A JP2985423B2 (ja) | 1991-10-08 | 1991-10-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102276A true JPH05102276A (ja) | 1993-04-23 |
| JP2985423B2 JP2985423B2 (ja) | 1999-11-29 |
Family
ID=17350868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3260650A Expired - Fee Related JP2985423B2 (ja) | 1991-10-08 | 1991-10-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2985423B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100439308B1 (ko) * | 2002-01-29 | 2004-07-07 | 주식회사 넥사이언 | 칩 테스트 장치 및 방법 |
| JP2009049269A (ja) * | 2007-08-22 | 2009-03-05 | Seiko Epson Corp | 半導体装置 |
-
1991
- 1991-10-08 JP JP3260650A patent/JP2985423B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100439308B1 (ko) * | 2002-01-29 | 2004-07-07 | 주식회사 넥사이언 | 칩 테스트 장치 및 방법 |
| JP2009049269A (ja) * | 2007-08-22 | 2009-03-05 | Seiko Epson Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2985423B2 (ja) | 1999-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373143B1 (en) | Integrated circuit having wirebond pads suitable for probing | |
| JP2002040095A (ja) | 半導体装置及びその実装方法 | |
| KR0131389B1 (ko) | 비지에이 반도체패키지의 와이어본딩 검사방법 | |
| US7701072B2 (en) | Semiconductor device and manufacturing method therefor | |
| US8994397B2 (en) | Thermal pad shorts test for wire bonded strip testing | |
| JPH05102276A (ja) | 半導体装置 | |
| JP2008028274A (ja) | 半導体装置の製造方法 | |
| JPS62261139A (ja) | 半導体装置 | |
| JPH0439950A (ja) | 半導体装置 | |
| JPS62279648A (ja) | 半導体集積回路装置 | |
| JPH0496343A (ja) | 半導体装置 | |
| JP2665075B2 (ja) | 集積回路チェックパターンおよびそのチェック方法 | |
| KR100460047B1 (ko) | 반도체패키지의 본딩검사방법 | |
| JPS61269326A (ja) | 半導体装置 | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JPH0621175A (ja) | 半導体装置用テストチップ | |
| KR0129923Y1 (ko) | 웨이퍼검사용 프로브카드 | |
| JPS6290940A (ja) | 半導体装置 | |
| JPH06347509A (ja) | 半導体装置 | |
| JPH0220034A (ja) | 半導体装置 | |
| KR19980032698U (ko) | 반도체 장치 | |
| KR19990018725A (ko) | 반도체 웨이퍼 및 그의 전기적 특성 검사 방법 | |
| JP2004031946A (ja) | 半導体装置及びその製造方法 | |
| JPH0314250A (ja) | 半導体装置 | |
| JPH0355982B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |