JPS61269326A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61269326A JPS61269326A JP60110431A JP11043185A JPS61269326A JP S61269326 A JPS61269326 A JP S61269326A JP 60110431 A JP60110431 A JP 60110431A JP 11043185 A JP11043185 A JP 11043185A JP S61269326 A JPS61269326 A JP S61269326A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- power supply
- main line
- ground
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体装置の製造に適用して有効な技術に関
する。
する。
半導体装置の製造における製品検査の一つに、いわゆる
ペレット検査がある。これは、完成した半導体ペレット
が所期の設計の通りに作動するか否かを、半導体装置に
搭載する前に電気的に検査するものである。
ペレット検査がある。これは、完成した半導体ペレット
が所期の設計の通りに作動するか否かを、半導体装置に
搭載する前に電気的に検査するものである。
ところで、上記のペレット検査においては、所定の配置
でプローブ針が取り付けられている検査用治具が用いら
れる。また、検査を行うためには電力を供給し、またグ
ランドをとって半導体ペレットを動作させる必要がある
。その場合、電源用プローブ針を半導体ペレットを動作
させるための電源用ボンディングパッドに接触させ、グ
ランド用プローブ針をそのグランド用ボンディングパッ
ドに接触させることにより、動作させることができる。
でプローブ針が取り付けられている検査用治具が用いら
れる。また、検査を行うためには電力を供給し、またグ
ランドをとって半導体ペレットを動作させる必要がある
。その場合、電源用プローブ針を半導体ペレットを動作
させるための電源用ボンディングパッドに接触させ、グ
ランド用プローブ針をそのグランド用ボンディングパッ
ドに接触させることにより、動作させることができる。
しかし、上記のように半導体ペレットの電源用ボンディ
ングパッドまたはグランド用ボンディングパッドを検査
用に共用するためには、検査用治具のプローブ針の配置
を半導体ペレットの電源またはグランドの配置に合わせ
る必要がある。
ングパッドまたはグランド用ボンディングパッドを検査
用に共用するためには、検査用治具のプローブ針の配置
を半導体ペレットの電源またはグランドの配置に合わせ
る必要がある。
したがって、ペレットにおける電源またはグランドの配
置が異なる場合は、その配置に応じてプローブ針の配置
をも変更しなければならないことになる。
置が異なる場合は、その配置に応じてプローブ針の配置
をも変更しなければならないことになる。
ところが、プローブ針の配置の変更には長時間を要する
ため、生産効率の低下を来すという問題があり、また、
ペレットの種類に応じた検査用治具を用意することは、
該治具が高価である等のためコスト上の問題もある。
ため、生産効率の低下を来すという問題があり、また、
ペレットの種類に応じた検査用治具を用意することは、
該治具が高価である等のためコスト上の問題もある。
上記問題は、ゲートアレイ等の多品種少量生産を目的と
する製品については、特に重大であることが本発明者に
より見い出された。
する製品については、特に重大であることが本発明者に
より見い出された。
なお、半導体ベレットの検査法については、昭和４３年
１１月２５日、丸善株式会社発行「集積回路ハンドブッ
クＪＰ７９Ｑ−Ｐ８０７に詳細に説明されている。
１１月２５日、丸善株式会社発行「集積回路ハンドブッ
クＪＰ７９Ｑ−Ｐ８０７に詳細に説明されている。
本発明の目的は、複数の種類の半導体ベレットについて
ベレット検査を標準の検査治具を用いて行うことができ
る技術を提供することにある。
ベレット検査を標準の検査治具を用いて行うことができ
る技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、半導体ペレットの電源幹線またはグランド幹
線に電気的に接続されたボンディングパッドであって、
外部端子との電気的接続を行わないボンディングパッド
を所定位置に設けることにより、半導体装置を動作させ
るための電源用ボンディングバンドまたはグランド用ボ
ンディングパッドの配置に影響されることなく上記所定
位置のボンディングパッドに、検査治具の電源用プロー
ブ針またはグランド用プローブ針を接触させることによ
り、ベレット検査を行うことができるものであり、その
結果検査用治具の標準化が達成できるものである。
線に電気的に接続されたボンディングパッドであって、
外部端子との電気的接続を行わないボンディングパッド
を所定位置に設けることにより、半導体装置を動作させ
るための電源用ボンディングバンドまたはグランド用ボ
ンディングパッドの配置に影響されることなく上記所定
位置のボンディングパッドに、検査治具の電源用プロー
ブ針またはグランド用プローブ針を接触させることによ
り、ベレット検査を行うことができるものであり、その
結果検査用治具の標準化が達成できるものである。
第１図は、本発明による一実施例である半導体装置を示
す部分平面図である。
す部分平面図である。
第１図に示すものは、本実施例の半導体装置におけるベ
レット取付基板１に半導体ペレット２が取り付けられて
いる状態を示すものである。上記半導体ペレット２の周
辺部には、外部端子との電気的接続用のボンディングパ
ッド３が形成されており、該ベレット２の周囲のペレッ
ト取付基板１には外部端子と導通されている配線４が敷
設されている。上記ボンディングパッド３と配線４とは
金等のワイヤ５を介して電気的に接続されている。
レット取付基板１に半導体ペレット２が取り付けられて
いる状態を示すものである。上記半導体ペレット２の周
辺部には、外部端子との電気的接続用のボンディングパ
ッド３が形成されており、該ベレット２の周囲のペレッ
ト取付基板１には外部端子と導通されている配線４が敷
設されている。上記ボンディングパッド３と配線４とは
金等のワイヤ５を介して電気的に接続されている。
上記のボンディングパッド３には、半導体ペレット２の
内部の回路素子と電気的に接続されている信号用パッド
やベレットを動作させるための電源用やグランド用のパ
ッド等の種類のものがある。
内部の回路素子と電気的に接続されている信号用パッド
やベレットを動作させるための電源用やグランド用のパ
ッド等の種類のものがある。
上記電源用パッド３ａは電源幹［６と電気的に接続され
ており、グランド用パッド３ｂはグランド幹線７と電気
的に接続されている。
ており、グランド用パッド３ｂはグランド幹線７と電気
的に接続されている。
ところで、半導体装置は半導体ペレットを製造し、該ベ
レットをその取付基板に取り付けた後、ワイヤボンディ
ング等の電気的接続を行い、その後キャンプ封止等を行
う等の工程を経て完成されるものである。そして、上記
の製造工程の所要段階においては、種々の検査が行われ
る。その検査の一つに、半導体ペレットの完成後にその
機能の検査を行う、いわゆるペレット検査がある。
レットをその取付基板に取り付けた後、ワイヤボンディ
ング等の電気的接続を行い、その後キャンプ封止等を行
う等の工程を経て完成されるものである。そして、上記
の製造工程の所要段階においては、種々の検査が行われ
る。その検査の一つに、半導体ペレットの完成後にその
機能の検査を行う、いわゆるペレット検査がある。
上記ペレット検査は、所定の配置でプローブ針が取り付
けられている検査用治具を用いて、該プローブ針を対応
するボンディングパッドに接触させることにより行われ
る。その際、半導体ペレットを動作させるために１ｔａ
ａ！＃線とグランド幹線とにプローブ針を電気的に接触
させる必要がある。
けられている検査用治具を用いて、該プローブ針を対応
するボンディングパッドに接触させることにより行われ
る。その際、半導体ペレットを動作させるために１ｔａ
ａ！＃線とグランド幹線とにプローブ針を電気的に接触
させる必要がある。
具体的には、検査用治具の電源用プローブ針とグランド
用プローブ針とを、それぞれベレットの電源幹線とグラ
ンド幹線とに電気的に接続されているボンディングパッ
ド３ａ、３ｂに接触させる必要がある。
用プローブ針とを、それぞれベレットの電源幹線とグラ
ンド幹線とに電気的に接続されているボンディングパッ
ド３ａ、３ｂに接触させる必要がある。
ところが、ベレットにおける上記の電源用パッド３ａま
たはグランド用パッド３ｂの配置は固定されたものでな
く、必要に応じ種々変更されるものである。
たはグランド用パッド３ｂの配置は固定されたものでな
く、必要に応じ種々変更されるものである。
したがって、ベレットの電源用パッドまたはグランド用
パッドが異なる場合には、その都度検査用治具のプロー
ブ針の配置を変更した後に使用しなければならないとい
う不都合がある。
パッドが異なる場合には、その都度検査用治具のプロー
ブ針の配置を変更した後に使用しなければならないとい
う不都合がある。
そこで、本実施例に示す半導体ペレット２の如く、組立
が完了した後の状態においては、配線４とワイヤボンデ
ィングがされていない、電源幹線と電気的に接続された
非ボンディングパッド８およびグランド幹線と電気的に
接続された非ボンディングバンド９を所定の配置で設け
る。そして、該非ボンディングパッド８，９を利用する
ことにより、常に所定の配置で電源用およびグランド用
のプローブ針を備えた検査用治具を用いてペレット検査
を行うことができるものである。
が完了した後の状態においては、配線４とワイヤボンデ
ィングがされていない、電源幹線と電気的に接続された
非ボンディングパッド８およびグランド幹線と電気的に
接続された非ボンディングバンド９を所定の配置で設け
る。そして、該非ボンディングパッド８，９を利用する
ことにより、常に所定の配置で電源用およびグランド用
のプローブ針を備えた検査用治具を用いてペレット検査
を行うことができるものである。
上記のように、ペレット検査時にのみ半導体ベレットを
動作させるための電源用パッドおよびグランド用バンド
として非ボンディングパッド８および９を所定の位置に
設けておくことにより、ペレット検査用の治具を標準化
することが可能となる。
動作させるための電源用パッドおよびグランド用バンド
として非ボンディングパッド８および９を所定の位置に
設けておくことにより、ペレット検査用の治具を標準化
することが可能となる。
それ故に、通常半導体装置を動作させるための電源用パ
ッドまたはグランド用パッドの配置が異なる種類のベレ
ットの検査に移行する場合であっても迅速に移行するこ
とができるものである。゛なお、検査時においては、半
導体装置の動作に用いる電源用パッド３ａおよびグラン
ド用パッド３ｂにプローブ針が接触しても、該両パッド
を信号ピン扱いにしておくことにより高インピーダンス
状態を保持できるので、問題は生じない。
ッドまたはグランド用パッドの配置が異なる種類のベレ
ットの検査に移行する場合であっても迅速に移行するこ
とができるものである。゛なお、検査時においては、半
導体装置の動作に用いる電源用パッド３ａおよびグラン
ド用パッド３ｂにプローブ針が接触しても、該両パッド
を信号ピン扱いにしておくことにより高インピーダンス
状態を保持できるので、問題は生じない。
第２図は第１図に示したベレット２を搭載した半導体装
置の一例を示すものである。この半導体装置は、パッケ
ージ基板１０および該パンケージ基板にガラス１１で接
着されたキャップ１２がともにセラミックで形成されて
いるものである。パンケージ基板１０の一部が第１図に
示すペレット取付基板１に相当する。パッケージ内部に
搭載されているベレット２からワイヤ５を介して引き出
された電気的導通は、パッケージ基板１０に形成さたれ
メタライズからなる配ｗＡ（第２図において図示せず）
を通して、パッケージ側面に取り付けられているリード
１３に導かれるものである。
置の一例を示すものである。この半導体装置は、パッケ
ージ基板１０および該パンケージ基板にガラス１１で接
着されたキャップ１２がともにセラミックで形成されて
いるものである。パンケージ基板１０の一部が第１図に
示すペレット取付基板１に相当する。パッケージ内部に
搭載されているベレット２からワイヤ５を介して引き出
された電気的導通は、パッケージ基板１０に形成さたれ
メタライズからなる配ｗＡ（第２図において図示せず）
を通して、パッケージ側面に取り付けられているリード
１３に導かれるものである。
（１）、半導体ペレットの電源幹線またはグランド幹線
に電気的に接続するボンディングパッドであって、外部
端子との電気的接続を行わないボンディングバンドを所
定位置に設けることにより、半導体装置を動作させるた
めの電源用ボンディングパッドまたはグランド用ボンデ
ィングパッドの配置に影響されることなく、常に上記所
定位置のボンディングパッドに検査治具の電源用プロー
ブ針またはグランド用プローブ針を接触させることによ
り、ペレット検査を行うことができる。
に電気的に接続するボンディングパッドであって、外部
端子との電気的接続を行わないボンディングバンドを所
定位置に設けることにより、半導体装置を動作させるた
めの電源用ボンディングパッドまたはグランド用ボンデ
ィングパッドの配置に影響されることなく、常に上記所
定位置のボンディングパッドに検査治具の電源用プロー
ブ針またはグランド用プローブ針を接触させることによ
り、ペレット検査を行うことができる。
（２）、上記（１，１により、所定配置の電源用および
グランド用のプローブ針を備えた検査用治具を用いて多
種類のベレットの検査を行うことができるので、検査用
治具の標準化が達成できる。
グランド用のプローブ針を備えた検査用治具を用いて多
種類のベレットの検査を行うことができるので、検査用
治具の標準化が達成できる。
（３）、上記（２）により、多種類のベレットの検査を
、同一の検査用治具で行うことができることにより、長
時間を要するプローブ針交換作業を省略できるので、半
導体装置の生産効率を大巾に向上させることができる。
、同一の検査用治具で行うことができることにより、長
時間を要するプローブ針交換作業を省略できるので、半
導体装置の生産効率を大巾に向上させることができる。
（４）、上記（３）により、ゲートアレイ等の多品種少
量生産品種のコスト低減を達成できる。
量生産品種のコスト低減を達成できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、電源幹線およびグランド幹線に電気的に接続
されたボンディングパッドとして、半導体装置の動作用
の１組と検査用の１＆ｌＩとを有するものについて説明
したが、動作用のボンディングパッドまたは検査用の非
ボンディングパッドが複数の電源用またはグランド用の
ボンディングバンドであってもよい。
されたボンディングパッドとして、半導体装置の動作用
の１組と検査用の１＆ｌＩとを有するものについて説明
したが、動作用のボンディングパッドまたは検査用の非
ボンディングパッドが複数の電源用またはグランド用の
ボンディングバンドであってもよい。
また、ボンディングパッドがベレットの四辺の周辺領域
に形成されたものについて示したが、この配置に限るも
のでなく、二辺またはそれ以外の配置であってもよいこ
とはいうまでもない。
に形成されたものについて示したが、この配置に限るも
のでなく、二辺またはそれ以外の配置であってもよいこ
とはいうまでもない。
本発明によってなされた発明は、あらゆる種類の半導体
装置に適用して有効な技術であり、特に多品種少量生産
が行われる、ゲートアレイ、論理ＬＳＩに通用して有効
な技術である。
装置に適用して有効な技術であり、特に多品種少量生産
が行われる、ゲートアレイ、論理ＬＳＩに通用して有効
な技術である。
第１図は、本発明による一実施例である半導体装１を示
す部分平面図、 第２図は、第１図に示したベレットを搭載した半導体装
置を示す概略断面図である。 １・・・ペレ７）取付基板、２・・・半導体ペレット、
３・・・ボンディングバンド、３ａ・・・電源用バンド
、３ｂ・・・グランド用パッド、４・・・配線、５・・
・ワイヤ、６・・・電源幹線、７・・・グランド幹線、
８．９・・・非ボンディングパッド、１０・・・パフケ
ージ基板、１１・・・ガラス、１２・・・キャップ、１
３・・・リード。 第 １ 図 第 ２ 図
す部分平面図、 第２図は、第１図に示したベレットを搭載した半導体装
置を示す概略断面図である。 １・・・ペレ７）取付基板、２・・・半導体ペレット、
３・・・ボンディングバンド、３ａ・・・電源用バンド
、３ｂ・・・グランド用パッド、４・・・配線、５・・
・ワイヤ、６・・・電源幹線、７・・・グランド幹線、
８．９・・・非ボンディングパッド、１０・・・パフケ
ージ基板、１１・・・ガラス、１２・・・キャップ、１
３・・・リード。 第 １ 図 第 ２ 図
Claims (1)
- １、外部端子と電気的に接続されていないボンディング
パッドが電源幹線またはグランド幹線に電気的に接続さ
れているペレットを搭載してなる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60110431A JPS61269326A (ja) | 1985-05-24 | 1985-05-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60110431A JPS61269326A (ja) | 1985-05-24 | 1985-05-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61269326A true JPS61269326A (ja) | 1986-11-28 |
Family
ID=14535566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60110431A Pending JPS61269326A (ja) | 1985-05-24 | 1985-05-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61269326A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63152142A (ja) * | 1986-12-16 | 1988-06-24 | Nec Corp | 半導体集積回路の良品・不良品判別方法 |
-
1985
- 1985-05-24 JP JP60110431A patent/JPS61269326A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63152142A (ja) * | 1986-12-16 | 1988-06-24 | Nec Corp | 半導体集積回路の良品・不良品判別方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6094056A (en) | Multi-chip module with accessible test pads and test fixture | |
| US6429675B2 (en) | Structure and method for probing wiring bond pads | |
| KR100216840B1 (ko) | 반도체 패키지용 인쇄회로기판 스트립 | |
| KR100585142B1 (ko) | 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법 | |
| JPH02211648A (ja) | 半導体装置 | |
| KR100687687B1 (ko) | 멀티칩 모듈 패키징 방법 | |
| US8871532B2 (en) | Method of manufacturing semiconductor device | |
| JPS61269326A (ja) | 半導体装置 | |
| JPS62279648A (ja) | 半導体集積回路装置 | |
| JP2985423B2 (ja) | 半導体装置 | |
| KR20070056670A (ko) | 반도체 웨이퍼 검사용 본딩 패드 | |
| KR19980022345A (ko) | 전기테스트가 가능한 bga 반도체패키지용 회로기판 | |
| JPH09129673A (ja) | 半導体装置 | |
| KR0151836B1 (ko) | 웨이퍼 레벨 번인 및 테스트 방법 | |
| JP2924847B2 (ja) | 半導体パッケージ | |
| KR0129923Y1 (ko) | 웨이퍼검사용 프로브카드 | |
| JP3024046B2 (ja) | 半導体パッケージ | |
| JPS62198132A (ja) | 半導体装置 | |
| JPH0220034A (ja) | 半導体装置 | |
| JPS61150228A (ja) | Ｌｓｉ検査回路 | |
| JP2008010563A (ja) | 半導体装置の製造方法 | |
| JPS6290940A (ja) | 半導体装置 | |
| KR20010055262A (ko) | 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법 | |
| JP2004031946A (ja) | 半導体装置及びその製造方法 | |
| JPH0314250A (ja) | 半導体装置 |