KR100439308B1 - 칩 테스트 장치 및 방법 - Google Patents

칩 테스트 장치 및 방법 Download PDF

Info

Publication number
KR100439308B1
KR100439308B1 KR10-2002-0004995A KR20020004995A KR100439308B1 KR 100439308 B1 KR100439308 B1 KR 100439308B1 KR 20020004995 A KR20020004995 A KR 20020004995A KR 100439308 B1 KR100439308 B1 KR 100439308B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
wire
strip
test
Prior art date
Application number
KR10-2002-0004995A
Other languages
English (en)
Other versions
KR20030064924A (ko
Inventor
김학동
최규훈
방신한
이종석
Original Assignee
주식회사 넥사이언
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 넥사이언 filed Critical 주식회사 넥사이언
Priority to KR10-2002-0004995A priority Critical patent/KR100439308B1/ko
Publication of KR20030064924A publication Critical patent/KR20030064924A/ko
Application granted granted Critical
Publication of KR100439308B1 publication Critical patent/KR100439308B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Abstract

본 발명은 반도체 패키지 공정 중에 와이어의 개방과 단락 및 누설전류를 검출하여 최종 완성된 반도체 패키지의 불량률을 최소화하기 위한 칩 테스트 장치 및 방법에 관한 것이다.
본 발명의 실시 예에 따른 칩 테스트 장치는 보호용 다이오드를 가지는 접점들이 배면에 형성된 스트립 인쇄회로보드를 로딩시키는 로딩장치와, 상기 로딩장치로부터 로딩되는 스트립 인쇄회로보드에 대해 와이어 단락과 와이어 개방 및 와이어 누설전류를 검사하여 양품 및 불량을 판정하는 테스트장치와, 상기 테스트장치의 판정결과에 따라 상기 스트립 인쇄회로보드 상에 식별 가능하도록 양품마크 및 불량 마크를 표시하기 위한 마킹장치와, 상기 마킹장치에 의해 표시된 양품마크 및 불량 마크에 따라 상기 스트립 인쇄회로보드를 분리하여 언로딩시키기 위한 언로딩장치를 구비하는 것을 특징으로 한다.
이러한 구성에 의하여, 본 발명은 스트립 PCB 상에 다이 본딩 또는 와이어 본딩 후에 와이어의 개방과 단락 및 누설전류를 검출함으로써 최종 완성된 반도체 패키지의 불량률을 최소화 할 수 있다.

Description

칩 테스트 장치 및 방법{APPARATUS AND METHOD OF CHIP TEST}
본 발명은 칩 테스트 장치에 관한 것으로, 특히 반도체 패키지 공정 중에 와이어의 개방과 단락 및 누설전류를 검출하여 최종 완성된 반도체 패키지의 불량률을 최소화하기 위한 칩 테스트 장치 및 방법에 관한 것이다.
과학 기술이 발전함에 따라 반도체 칩 제조 기술 또한 발전을 거듭하고 있으며, 반도체 칩의 발전에 관련하여 반도체 패키지 또한 발전을 거듭하고 있다. 이에 따라, 각종 전기/전자 제품의 크기가 소형화되는 추세에 따라 한정된 크기의 기판에 보다 많은 수의 칩을 실장하여 소형이면서도 고용량을 달성하고자 하는 연구가 전개되고 있다.
일반적으로 반도체 패키지 공정은 집적회로가 형성된 웨이퍼로부터 양호한 상태의 단위 반도체 칩(이하 "다이"라 함)을 분리하기 위한 다이 절단(Die Cutting)공정, 절단되어진 다이를 스트립 PCB(Strip Print Circuit Board)에 붙여주는 다이본딩 공정과, 다이와 스트립 PCB의 내부리드를 전기적으로 연결하는 와이어 본딩(wire bonding) 공정, 다이와 스트립 PCB 사이의 와이어와 다이를 보호하기 위하여 성형 수지로 봉지하는 몰딩(molding) 공정 및 외부리드를 실장형태에 적합하도록 소정의 형태로 성형하는 트림(trim)/포옴(form) 공정을 진행하여 얻어질 수 있다. 여기서, 스트립 PCB이란 다이 본딩(Die Bonding), 와이어 본딩(Wire Bonding), 몰딩(Molding), 마킹(Marking) 등의 공정을 통해 동시에 다수의 반도체 패키지를 얻을 수 있도록 긴 직사각형 모양으로 형성된 리드프레임, 인쇄회로기판, 써킷필름 등을 지칭한다. 이러한 스트립 PCB는 통상 하나의 반도체 패키지에 해당하는 유닛이 일렬로 다수 연결된 형태를 하거나 또는 상기 유닛이 행과 열을 갖는 매트릭스 형상으로 배열될 수 있다. 또한, 다이는 통상 외부기기와의 상호접속을형성하는데 사용되는 접속패드를 포함하는 상부 금속층을 갖는다.
도 1을 참조하여 종래의 반도체 패키지 공정을 살펴보면 다음과 같다.
먼저, 복수개의 반도체 칩들이 형성되어 있는 웨이퍼를 다이아몬드 블레이드로 절단하여 다이를 개체화한다.(1S1)
개체화된 다이를 진공흡착하여 접착제가 도포되어 있는 스트립 PCB의 다이 패드 상에 다이를 본딩한다.(1S2) 즉, 다이본딩 공정에서는 스트립 PCB에 다이를 접합한다.
다이의 본딩 패드와 스트립 PCB의 내부리드를 도전성 와이어로 와이어 본딩한다.(1S3) 즉, 와이어 본딩에서는 와이어를 이용하여 스트립 PCB의 내부리드와 다이를 연결시키게 된다.
와이어 본딩을 완료한 다음 도전성 와이어와 반도체 칩을 먼지, 이물질 등의 외부환경으로부터 보호할 수 있도록 열경화성수지로 몰딩한다.(1S4)
이어서, 외부리드를 실장형태에 적합하도록 소정의 형태로 절단 및 소정(트림/포옴) 형상으로 굴곡한다.(1S5)
트림/포옴을 완료하면, 개별화되어 하나의 반도체 패키지로 완성되고, 완성된 반도체 패키지는 테스트 공정을 거쳐 최종 검사를 받은 다음 제품화된다.
이와 같은, 종래의 반도체 패키지 공정에서는 다이컷팅공정, 다이본딩공정, 와이어본딩공정, 몰딩공정 및 트림/포옴공정 완료 후에 테스트 공정을 실시하기 때문에 반도체 패키지 공정 중 여러가지 불량, 즉 다이에 대한 손상, 와이어 본딩상태 불량, 리드형상불량 등이 발생된다. 이 중에서는 특히 와이어에 의한 와이어 개방(Wire Open), 와이어 단락(Wire Short) 및 누설전류(Leakage)에 의해 발생되는 불량은 완성된 반도체 패키지가 이상동작을 하는 원인이 된다. 이러한 불량은 실제 회로상에서 주변회로를 쇼트시킬 수 있다.
또한, 반도체 패키징 완료 후에 패키지 공정시 발생되는 상술한 불량이 검출되기 때문에 비용 및 시간적 손실 등이 발생한다.
따라서, 본 발명의 목적은 반도체 패키지 공정 중에 와이어의 개방과 단락 및 누설전류를 검출하여 최종 완성된 반도체 패키지의 불량률을 최소화하기 위한 칩 테스트 장치 및 방법을 제공하는데 있다.
도 1은 종래의 반도체 패키지 공정을 단계적으로 순서도.
도 2는 본 발명의 제 1 실시 예에 따른 반도체 패키지 공정을 단계적으로 나타내는 순서도.
도 3은 본 발명의 제 2 실시 예에 따른 반도체 패키지 공정을 단계적으로 나타내는 순서도.
도 4는 본 발명의 제 3 실시 예에 따른 반도체 패키지 공정을 단계적으로 나타내는 순서도.
도 5는 본 발명에 따른 칩 테스트 장치를 개략적으로 나타내는 블록도.
도 6은 본 발명에 따른 칩 테스트 장치를 나타내는 정면도.
도 7은 도 6에 도시된 스트립 PCB를 나타내는 평면도.
도 8은 도 5에 도시된 와이어 테스트장치에 스트립 PCB를 로딩시키는 단계를 나타내는 흐름도.
도 9는 도 5에 도시된 와이어 테스트장치에서의 테스트 과정을 나타내는 흐름도.
도 10은 도 5에 도시된 와이어 테스트장치의 테스트 결과에 따라 스트립 PCB의 언로딩을 나타내는 흐름도.
< 도면의 주요 부분에 대한 부호의 설명 >
501 : 스트립 PCB 502 : 매거진 컨베이어
504 : 스트립 PCB 푸쉬어 506 : 로딩 엘리베이터
508 : 매거진 홀더 510 : 스트립 PCB 피딩장치
512 : 와이어 테스트장치 514 : 단락 테스터
516 : 개방 테스터 518 : 누선전류 테스터
520 : 제 1 인덱싱 유닛 522 : 다이 센싱 유닛
524 : 스텝 트랜스퍼 526 : 마킹유닛
528 : 제 2 인덱싱 유닛 530 : 언로딩 트랜스퍼
532 : 언로딩 매거진 534 : 언로딩 엘리베이터
536 : 리젝트 트랜스퍼 538 : 리젝트 매거진
540 : 테스터 542 : 리젝트 레일
550 : 이송레일 552 : 로딩 트랜스퍼
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 칩 테스트 장치는 보호용 다이오드를 가지는 접점들이 배면에 형성된 스트립 인쇄회로보드를 로딩시키는 로딩장치와, 상기 로딩장치로부터 로딩되는 스트립 인쇄회로보드에 대해 와이어 단락과 와이어 개방 및 와이어 누설전류를 검사하여 양품 및 불량을 판정하는 테스트장치와, 상기 테스트장치의 판정결과에 따라 상기 스트립 인쇄회로보드 상에 식별 가능하도록 양품마크 및 불량 마크를 표시하기 위한 마킹장치와, 상기 마킹장치에 의해 표시된 양품마크 및 불량 마크에 따라 상기 스트립 인쇄회로보드를 분리하여 언로딩시키기 위한 언로딩장치를 구비하는 것을 특징으로 한다.
상기 칩 테스트 장치에서 상기 테스트장치의 테스트 결과를 저장함과 아울러 저장된 결과에 따라 상기 마킹장치를 구동시키기 위한 호스트 시스템을 추가로 구비한다.
상기 스트립 인쇄회로보드는 단일 다이를 포함한 단일 유닛이 직렬로 다수 연결된 것을 특징으로 한다.
상기 로딩장치는 상기 스트립 인쇄회로보드의 이송을 안내하기 위한 이송레일과, 상기 이송레일을 따라 상기 스트립 인쇄회로보드를 상기 테스트 장치로 이송시키기 위한 인덱싱 핀, 상기 인덱싱 핀을 구동시키기 위한 인덱싱 구동장치를 추가로 구비한다.
상기 단일 유닛은 상기 인덱싱 핀이 삽입되는 인덱싱 홀을 구비한다.
상기 로딩장치는 상기 스트립 인쇄회로보드를 상기 유닛의 길이에 대응하는 소구간 단위로 상기 테스트장치에 로딩시키는 것을 특징으로 한다.
상기 로딩장치는 상기 스트립 인쇄회로보드를 상기 스트립 인쇄회로보드의 길이에 대응하는 대구간 단위로 상기 테스트장치에 로딩시키는 것을 특징으로 한다.
상기 테스트장치는 상기 스트립 인쇄회로보드의 배면에 형성된 다수의 접점들과 접촉되는 소켓과, 상기 소켓을 통해 상기 스트립 인쇄회로보드에 테스트 검사신호를 인가하여 상기 보호 다이오드 양단간의 전압을 검출하여 와이어 단락과 와이어 개방 및 와이어 누설전류를 검사하기 위한 신호공급부를 구비하는 것을 특징으로 한다.
상기 언로딩장치는 상기 양품 마크가 표시된 스트립 인쇄회로보드를 언로딩시키기 위한 제 1 언로딩장치와, 상기 불량 마크가 표시된 스트립 인쇄회로보드를 언로딩시키기 위한 제 2 언로딩장치를 구비하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 칩 테스트 방법은 보호용 다이오드를 가지는 접점들이 배면에 형성된 형성된 스트립 인쇄회로보드를 테스트장치에 로딩시키는 단계와, 상기 테스트장치에 로딩된 상기 스트립 인쇄회로보드의 접점들에 테스트 검사신호를 인가한 후 상기 보호 다이오드 양단간의 전압을 검출하여 와이어 단락과 와이어 개방 및 와이어 누설전류를 검사하여 양품 및 불량을 판정하는 단계와, 상기 테스트장치의 판정결과에 따라 상기 스트립 인쇄회로보드 상에 식별 가능하도록 양품마크 및 불량 마크를 표시하는 단계와, 상기 양품마크 및 불량 마크에 따라 상기 스트립 인쇄회로보드를 분리하여 언로딩시키는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 칩 테스트 방법에 있어서, 상기 스트립 인쇄회로보드는 단일 다이를 포함한 단일 유닛이 직렬로 다수 연결된 것을 특징으로 한다.
본 발명에 따른 칩 테스트 방법에 있어서, 상기 스트립 인쇄회로보드는 상기 유닛의 길이에 대응하는 소구간 단위로 상기 테스트장치에 로딩되는 것을 특징으로 한다.
본 발명에 따른 칩 테스트 방법에 있어서, 상기 스트립 인쇄회로보드는 상기 스트립 인쇄회로보드의 길이에 대응하는 대구간 단위로 상기 테스트장치에 로딩되는 것을 특징으로 한다.
상기 스트립 인쇄회로보드를 분리하여 언로딩시키는 단계는 제 1 언로딩장치를 이용하여 상기 양품 마크가 표시된 스트립 인쇄회로보드를 언로딩시키는 단계와, 제 2 언로딩 장치를 이용하여 상기 불량 마크가 표시된 스트립 인쇄회로보드를 언로딩시키는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예의 설명을 통하여 명백하게 드러나게 될 것이다.
도 2 내지 도 10을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 2를 참조하면, 본 발명의 제 1 실시 예에 따른 반도체 패키지 공정은 먼저, 복수개의 반도체 칩들이 형성되어 있는 웨이퍼를 다이아몬드 블레이드로 절단하여 다이를 개체화한다.(2S1)
개체화된 다이를 진공 흡착하여 접착제가 도포되어 있는 스트립 PCB(Strip Print Circuit Board)의 다이(Dia) 패드 상에 다이를 본딩한다.(2S2) 즉, 다이본딩(Dia Bonding) 공정에서는 스트립 PCB에 다이를 접합한다.
다이의 리드와 스트립 PCB의 내부리드를 도전성 와이어로 와이어 본딩한다.(2S3) 즉, 와이어 본딩(Wire Bonding)에서는 와이어를 이용하여 스트립 PCB의 내부리드와 다이를 연결시키게 된다.
와이어 본딩 된 다이와 스트립 PCB에 테스트 검사신호를 인가하여 스트립 PCB의 내부리드 간에 연결된 와어어 및 다이 내부에 대해 와이어 개방(Wire Open), 와이어 단락(Wire Short) 및 누설전류(Leakage)를 테스트하게 된다.(2S4) 여기서, 와이어 개방은 리드와 와이어간의 개방된 것을 말하여, 와이어 단락은 인접한 와이어간에 연결된 것을 말한다. 또한, 와이어 누설전류는 인접한 와이어간에 누설전류가 흐를 수 있도록 미세하게 인접된 것을 말한다.
이러한, 와이어 단락과 와이어 개방 및 누설전류는 스트립 PCB의 접점들(입력핀과 출력핀)에 접속된 보호 다이오드 또는 자연적으로 발생되는 다이오드의 양단에 걸리는 전압강하를 이용하여 검출하게 된다.
예를 들어, 와이어 개방, 와이어 단락 및 누설전류 테스트 공정(이하 "OS 테스트 공정"이라 함)에서는 모든 핀들을 로우상태로 만든 후, 스트립 PCB의 입력핀과 출력핀에 접속되는 보호 다이오드에 전류를 인가하여 보호 다이오드의 턴온전압을 측정한다. 측정된 보호 다이오드의 턴온전압에 의해 소자의 불량 또는 양품 판정을 하게 된다. 또한, 와이어 누설전류는 와이어 단락 및 와이어 개방 테스트 결과 양품으로 판정된 스트립 PCB에 대하여 실시하게 된다. 이 때, 와이어 누설전류는 모든 핀들을 그라운드 전위로 만든 후, 테스트 검사신호를 인가하여 전류값을 측정한다. 측정된 전류값을 정상적일 때의 전류값과 비교하여 측정된 전류값이 크거나 작을 경우 불량으로 판정하게 된다.
OS 테스트 공정에서 양품으로 판정된 스트립 PCB의 도전성 와이어와 다이 사이에 연결된 와이어를 먼지, 이물질 등의 외부환경으로부터 보호할 수 있도록 열경화성수지로 몰딩한다.(2S5)
몰딩된 스트립 PCB의 외부리드를 실장형태에 적합하도록 소정의 형태로 절단 및 소정(트림/포옴) 형상으로 굴곡한다.(2S6) 이에 따라, 스트립 PCB는 하나의 칩으로 개별화되어 제품화된다.
그런 다음, 제품화된 칩에 대하여 전기적인(Electrical) 특성과 펑션 테스트(Function Test) 및 다이나믹(Dynamic) 통전 테스트를 포함하는 테스트 공정을 실시하게 된다.(2S7) 이러한, 테스트 공정에서 회로 특성 및 회로불량 등에 대한 테스트 결과 양품으로 판정된 칩은 최종적으로 제품화된다.
이와 같이, 반도체 패키지 공정에서 와이어 본딩 후에 OS 테스트 공정을 실시함으로써 간단하고 신속하게 불량 소자를 검출하여 생산성을 향상시킬 수 있게 된다.
도 3을 참조하면, 본 발명의 제 2 실시 예에 따른 반도체 패키지 공정은 먼저, 복수개의 반도체 칩들이 형성되어 있는 웨이퍼를 다이아몬드 블레이드로 절단하여 다이를 개체화한다.(3S1)
개체화된 다이를 진공 흡착하여 접착제가 도포되어 있는 스트립 PCB의 다이 패드 상에 다이를 본딩한다.(3S2) 즉, 다이본딩 공정에서는 스트립 PCB에 다이를 접합한다.
다이의 패드와 스트립 PCB의 내부리드를 도전성 와이어로 와이어본딩한다.(3S3) 즉, 와이어 본딩에서는 와이어를 이용하여 스트립 PCB의 내부리드와 다이를 연결시키게 된다.
와이어 본딩을 완료한 다음, 도전성 와이어와 다이 사이에 연결된 와이어를 먼지, 이물질 등의 외부환경으로부터 보호할 수 있도록 열경화성수지로 몰딩한다.(3S4)
몰딩공정이 완료되면, 스트립 PCB의 배면에 형성되는 접점들에 솔더 볼(Solder Ball)을 형성하게 된다. 솔더 볼은 스트립 PCB의 접점들에 납땜되어 시스템에 장착시 컨텍용으로 사용된다.
열경화성수지에 의해 몰딩된 다이와 스트립 PCB에 테스트 검사신호를 인가하여 스트립 PCB의 내부리드 간에 연결된 와어어 및 다이 내부에 대하여 상술한 와이어 개방, 와이어 단락 및 누설전류를 테스트하게 된다.(3S5)
이와 같은 OS 테스트 공정에서는 스트립 PCB의 배면에 솔더 볼이 형성된 경우에는 솔더 볼을 통해 테스트 검사신호를 인가하여 테스트하게 되고, 스트립 PCB의 배면에 솔더 볼이 형성되지 않은 경우에는 스트립 PCB의 배면에 형성된 접점들을 통해 테스트 검사신호를 인가하여 테스트하게 된다.
OS 테스트 공정에서 양품으로 판정된 스트립 PCB의 외부리드를 실장형태에 적합하도록 소정의 형태로 절단 및 소정(트림/포옴) 형상으로 굴곡한다.(3S6) 이에 따라, 스트립 PCB는 하나의 칩으로 개별화되어 제품화된다.
그런 다음, 제품화된 칩에 대하여 전기적인(Electrical) 특성과 펑션 테스트(Function Test) 및 다이나믹(Dynamic) 통전 테스트를 포함하는 테스트 공정을 실시하게 된다.(3S7) 이러한, 테스트 공정에서 회로 특성 및 회로불량 등에 대한 테스트 결과 양품으로 판정된 칩은 최종적으로 제품화된다.
이와 같이, 반도체 패키지 공정에서 몰딩 후에 OS 테스트 공정을 실시함으로써 간단하고 신속하게 불량 소자를 검출하여 생산성을 향상시킬 수 있게 된다.
도 4를 참조하면, 본 발명의 제 3 실시 예에 따른 반도체 패키지 공정은 먼저, 복수개의 반도체 칩들이 형성되어 있는 웨이퍼를 다이아몬드 블레이드로 절단하여 다이를 개체화한다.(4S1)
개체화된 다이를 진공 흡착하여 접착제가 도포되어 있는 스트립 PCB의 다이 패드 상에 다이를 본딩한다.(4S2) 즉, 다이본딩공정에서는 스트립 PCB에 다이를 접합한다.
다이의 본딩 패드와 스트립 PCB의 내부리드를 도전성 와이어로 와이어 본딩한다.(4S3) 즉, 와이어 본딩에서는 와이어를 이용하여 스트립 PCB의 내부리드와 다이를 연결시키게 된다.
와이어 본딩에 의해 다이와 스트립 PCB에 테스트 검사신호를 인가하여 스트립 PCB의 내부리드 간에 연결된 와어어 및 다이 내부에 대하여 제 1 차 OS 테스트를 상술한 방법과 같이 실시하게 된다.(4S4)
제 1 차 OS 테스트에 의해 양품으로 판정된 스트립 PCB의 도전성 와이어와 다이 사이의 연결된 와이어를 먼지, 이물질 등의 외부환경으로부터 보호할 수 있도록 열경화성수지로 몰딩한다.(4S5)
몰딩공정이 완료되면, 스트립 PCB(501)의 배면에 형성되는 접점들에 솔더 볼(Solder Ball)을 형성하게 된다. 솔더 볼은 스트립 PCB의 접점들에 납땜되어 시스템에 장착시 컨텍용으로 사용된다.
열경화성수지에 의해 몰딩된 다이와 스트립 PCB에 테스트 검사신호를 인가하여 스트립 PCB의 내부리드 간에 연결된 와어어 및 다이 내부에 대하여 제 2 차 OS 테스트를 상술한 방법과 같이 실시하게 된다.(4S6)
이와 같은 2차 OS 테스트에서는 스트립 PCB의 배면에 솔더 볼이 형성된 경우에는 솔더 볼을 통해 테스트 검사신호를 인가하여 테스트하게 되고, 스트립 PCB의 배면에 솔더 볼이 형성되지 않은 경우에는 스트립 PCB의 배면에 형성된 접점들을 통해 테스트 검사신호를 인가하여 테스트하게 된다.
제 2 차 OS 테스트에 의해 양품으로 판정된 스트립 PCB(501)의 외부리드를 실장형태에 적합하도록 소정의 형태로 절단 및 소정(트림/포옴) 형상으로 굴곡한다.(4S7) 이에 따라, 스트립 PCB는 하나의 칩으로 개별화되어 제품화된다.
그런 다음, 제품화된 칩에 대하여 전기적인(Electrical) 특성과 펑션 테스트(Function Test) 및 다이나믹(Dynamic) 통전 테스트를 포함하는 테스트 공정을 실시하게 된다.(4S8) 이러한, 테스트 공정에서 회로 특성 및 회로불량 등에 대한 테스트 결과 양품으로 판정된 칩은 최종적으로 제품화된다.
이와 같은, 본 발명의 제 1 내지 제 3 실시 예에 따른 반조체 패키지 공정 중 테스트 공정에 사용되는 칩 테스트 장치를 도 5 및 도 6과 결부하여 설명하면 다음과 같다.
본 발명의 실시 예에 따른 칩 테스트 장치는 스트립 PCB(501)를 로딩시키는로딩장치와, 로딩장치로부터 로딩되는 스트립 PCB(501)에 대해 와이어 개방과 와이어 단락 및 와이어 누설전류를 검사하여 양품 및 불량을 판정하는 와이어 테스트 장치와, 와이어 테스트 장치의 판정 결과에 따라 스트립 PCB(501)를 분리하여 언로딩시키기 위한 언로딩장치를 구비한다.
로딩장치는 다수의 스트립 PCB(501)가 적층된 매거진들을 수납하는 매거진 컨베이어(502)와, 매거진 컨베이어(502)에 수납된 매거진을 픽업하기 위한 매거진 홀더(508)와, 상기 매거진 홀더(508)를 상승 및 하강시키기 위한 로딩 엘리베이터(506)와, 매거진 홀더(508)에 픽업된 매거진에서 스트립 PCB(501)를 인출시키기 위한 스트립 PCB 푸쉬어(Pusher)(504)와, 스트립 PCB 푸쉬어(504)에 의해 인출된 스트립 PCB(501)를 와이어 테스트장치(512)로 이송시키기 위한 스트립 PCB 피딩(Feeding)장치(510)를 구비한다.
스트립 PCB(501)는 도 7에 도시된 바와 같이 스트립 PCB(501)의 내부배선과 다이(701)의 리드가 와이어 본딩에 의해 연결된 유닛(710)이 직렬로 다수 연결된다. 또한, 스트립 PCB(501)는 각 유닛(710)의 일측부에 형성된 인덱싱 홀들(Indexing Hole; 702)과, 각 유닛(710)의 모서리에 형성된 얼라인 홀들(704)과, 각 유닛(710)의 내부배선 각각을 외부로 노출시키기 위해 배면에 형성되는 다수의 접점들(708)을 구비한다.
인덱싱 홀들(702)은 스트립 PCB(501)를 이송시킬 경우에 사용되며, 얼라인 홀들(704)는 스트립 PCB(501)를 얼라인시킬 경우에 사용된다. 접점들(708)은 후술되는 테스트장치의 소켓핀들과 전기적으로 접촉되어 테스트 검사신호를 인가받는다.
매거진 컨베이어(502)에는 다수의 매거진들이 작업자에 의해 수납된다. 다수의 매거진 각각에는 다수의 스트립 PCB들(501)이 적층된다.
매거진 홀더(508)는 매거진 컨베이어(502)에서 스트립 PCB(501)들이 적층된 매거진을 수직방향으로 픽업함과 아울러 빈 매거진을 매거진 컨베이어(502)에서 언로딩시키는 역할을 한다. 이러한, 매거진 홀더(508)는 매거진의 크기에 대응된다.
로딩 엘리베이터(506)는 스텝 모터에 의해 구동되며, 매거진 홀더(508)가 매거진을 픽업할 수 있도록 매거진 홀더(508)를 하강 및 상승시킴과 아울러 픽업된 매거진을 한 스텝씩 상승시키는 역할을 한다.
스트립 PCB 푸쉬어(504)는 매거진 홀더(508)에 픽업된 매거진에 적층된 스트립 PCB(501)를 하나씩 스트립 PCB 피딩장치(510) 쪽으로 푸싱(Pushing)한다. 즉, 매거진에 적층된 스트립 PCB(501)는 스트립 PCB 푸쉬어(504)에 의해 하나씩 인출되어 스트립 PCB 피딩장치(510)에 로딩된다.
스트립 PCB 피딩장치(510)는 로딩되는 스트립 PCB(501)를 와이어 테스트장치(512)로 안정되게 이송시키는 장치이다. 이를 위해, 스트립 PCB 피딩장치(510)는 스트립 PCB(501)가 안착되는 이송레일(550)과, 이송레일(550)에 안착된 스트립 PCB(501)를 와이어 테스트장치(512)로 이송시키기 위한 제 1 인덱싱 유닛(520)과, 제 1 인덱싱 유닛(520)을 구동시키기 위한 로딩 트랜스퍼(552)를 추가로 구비한다.
이송레일(550)은 스트립 PCB 푸쉬어(504)에 의해 로딩되는 스트립 PCB(501)를 안정되게 이송되도록 "L"자 형태로 절곡됨과 아울러 정전기 등의 손상으로부터 스트립 PCB(501)를 보호한다.
이러한, 이송레일(550)은 스트립 PCB(501)의 크기에 대응되도록 이송레일(550)의 크기를 자동으로 가변시키기 위한 레일가변장치를 추가로 구비한다. 레일가변장치는 로딩되는 스트립 PCB(501)의 크기를 검출하여 검출된 신호에 의해 스텝 모터를 구동시켜 이송레일(550)의 크기를 자동으로 가변시킨다.
로딩 트랜스퍼(552)에는 제 1 인덱싱 유닛(520)이 설치된다. 이 로딩 트랜스퍼(552)는 스텝 모터에 의해 제 1 인덱싱 유닛(520)을 수평으로 구동시키는 역할을 한다. 또한, 로딩 트랜스퍼(552)에는 제 1 인덱싱 유닛(520)이 스트립 PCB(501)를 인덱싱 할 경우 인덱싱 미스시 스트립 PCB(501)를 보호하기 위한 도시하지 않은 안전장치들이 설치된다.
제 1 인덱싱 유닛(520)은 이송레일(550) 상에 안착된 스트립 PCB(501)를 인덱싱 하기 위한 제 1 인덱싱 핀(Indexing Pin)과, 제 1 인덱싱 핀을 상승 및 하강시키기 위한 실린더를 추가로 구비한다.
제 1 인덱싱 핀은 실린더에 의해 하강하여 이송레일(550) 상에 안착된 스트립 PCB(501)를 인덱싱하여 이송레일(550)을 따라 이송시킨다. 즉, 제 1 인덱싱 핀은 실린더에 의해 하강되어 도 7에 도시된 스트립 PCB(501)의 인덱싱 홀(702)에 인덱싱된다.
이와 같이 매거진에 적층된 스트립 PCB(501)가 스트립 PCB 피딩장치(510)까지 로딩되는 과정을 도 8과 결부하여 설명하면 다음과 같다.
우선, 작업자에 의해 스트립 PCB(501)가 적층된 매거진이 매거진 컨베이어(502)에 수납된다.(8S1)
매거진 컨베이어(502)에 매거진이 수납되면 로딩 엘리베이터(506)가 구동되어 매거진 홀더(508)에 의해 매거진이 픽업된다.(8S2)
그런 다음, 매거진 홀더(508)는 매거진에 적층된 스트립 PCB(501) 중 최상측에 위치한 스트립 PCB(501)와 이송레일(550)이 동일 선상에 위치하도록 로딩 엘리베이터(506)에 의해 이동된다.(8S3)
이어서, 매거진에 적층된 스트립 PCB(501)는 스트립 PCB 푸쉬어(504)의 푸쉬어에 의해 푸싱되어 이송레일(550) 상으로 로딩된다.(8S5) 이 때, 스트립 PCB 푸쉬어(504)는 매거진에서 스트립 PCB(501)의 인출 유무에 따라 구동된다.(8S4) 즉, 스트립 PCB 푸쉬어(504)는 매거진에서 스트립 PCB(501)의 인출 유무를 검출하고 스트립 PCB(501)가 인출되지 않은 경우 푸쉬어를 이송레일(550) 쪽으로 2 ∼ 3회 정도 더 푸싱하여 최종적으로 스트립 PCB(501)의 인출유무를 판단하게 된다.
스트립 PCB 푸쉬어(504)에서 스트립 PCB(501)의 인출이 유(有)로 판단될 경우에는 스트립 PCB(501)는 스트립 PCB 피딩장치(510)의 이송레일(550)에 안착된다.
스트립 PCB 푸쉬어(504)에 의해 이송레일(550)에 안착된 스트립 PCB(501)는 스트립 PCB 푸쉬어(504)에 의해 한번에 푸싱되기 때문에 이송레일(550) 상에 안착시 얼라인 미스가 발생할 수 있기 때문에 스트립 PCB(501)를 재정렬하게 된다. (8S5)
이와 동시에 제 1 인덱싱 핀은 제 1 인덱싱 유닛(520)에 의해 상승되고, 제1 인덱싱 유닛(520)은 로딩 트랜스퍼(552)에 의해 도 7에 도시된 스트립 PCB(501)의 인덱싱 홀(702) 상으로 이동된다.(8S7)
이에 따라, 제 1 인덱싱 핀은 제 1 인덱싱 유닛(520)에 의해 하강되어 스트립 PCB(501)의 인덱싱 홀(702)에 인덱싱된다.(8S8)
이어서, 로딩 트랜스퍼(552)가 제 1 인덱싱 유닛(520)을 와이어 테스트장치(512) 쪽으로 이동시킨다. 즉, 로딩 트랜스퍼(552)에 의해 제 1 인덱싱 유닛(520)이 와이어 테스트장치(512) 쪽으로 이동됨에 따라 제 1 인덱싱 핀이 인덱싱 된 스트립 PCB(501)는 이송레일(550)을 따라 와이어 테스트장치(512)로 이송된다.(8S9)
한편, 매거진에 스트립 PCB(501)가 모두 인출되었을 경우에는 스트립 PCB 푸쉬어(504)는 구동되지 않고, 로딩 엘리베이터(506)가 매거진 홀더(508)를 하강시켜 빈 매거진을 언로딩시킨다.(S810)
또한, 로딩 엘리베이터(506)는 매거진을 언로딩 시킨 후 매거진 컨베이어(502)에 있는 다른 매거진을 픽업할 수 있도록 매거진 홀더(508)를 상승시킨다.(8S11) 매거진을 픽업한 매거진 홀더(508)는 매거진에 적층된 스트립 PCB(501) 중 최상측에 위치한 스트립 PCB(501)와 이송레일(550)이 동일 선상에 위치하도록 로딩 엘리베이터(506)에 의해 이동된다.(8S3)
와이어 테스트장치(512)에서는 스트립 PCB 피딩장치(510)로부터 로딩되는 스트립 PCB(501)에 대하여 도 7에 도시된 유닛(710)의 길이에 대응하는 소구간 단위로 테스트하거나 스트립 PCB(501)의 길이에 대응하는 대구간 단위로 테스트하게 된다.
이를 위해, 본 발명의 실시 예에 따른 칩 테스트 장치의 와이어 테스트 장치는 로딩된 스트립 PCB(501)에 대하여 와이어 테스트하기 위한 테스터(540)와, 테스터(540)에 로딩되는 스트립 PCB(501) 상에 본딩된 다이(701)의 유무를 검출하기 위한 다이 센싱유닛(522)과, 와이어 테스트가 완료된 스트립 PCB(501)를 이송시키기 위한 제 2 인덱싱 유닛(528)과, 상기 제 2 인덱싱 유닛(528)을 구동시키기 위한 스텝 트랜스퍼(524)와, 스트립 PCB(501) 상에 와이어 테스트 결과를 마킹하기 위한 마킹유닛(526)을 구비한다.
테스터(540)는 스트립 PCB(501)에 대하여 와이어 테스트하기 위한 단락 테스터(514)와, 개방 테스터(516) 및 누설전류 테스터(518)를 추가로 구비한다.
단락 테스터(514)는 도 7에 도시된 스트립 PCB(501)의 와이어에 테스트 검사신호를 인가하여 와이어 단락을 검사하게 된다. 개방 테스터(516)는 도 7에 도시된 스트립 PCB(501)의 와이어에 테스트 검사신호를 인가하여 와이어 개방을 검사하게 된다. 누설전류 테스터(518)는 도 7에 도시된 스트립 PCB(501)의 와이어에 테스트 검사신호를 인가하여 누설전류가 발생하는지를 검사하게 된다.
이러한, 단락 테스터(514)와 개방 테스터(516) 및 누설전류 테스터(518)는 도시되지 않은 보드 유닛에 내장되어 도시되지 않은 소켓을 통해 스트립 PCB(501)의 배면과 접촉된다. 이를 위해, 스트립 PCB(501)의 배면에는 소켓의 핀들이 접촉되는 접점이 형성된다. 이 접점은 스트립 PCB(501) 내부의 와이어들을 노출시키게 된다.
소켓은 스트립 PCB(501) 단위로 와이어 테스트 할 경우에는 스트립 PCB(501) 상의 유닛(710)의 개수에 대응되도록 핀들을 구비하고, 스트립 PCB(501)의 유닛(710) 단위로 와이어 테스트 할 경우에는 유닛(710)의 접점에 대응되도록 핀들을 구비한다. 소켓의 핀들 각각에는 탄성력을 가지는 스프링이 설치되어 핀들이 스트립 PCB(501)에 지나치게 가해지는 장력을 완충하게 된다.
이에 따라, 소켓은 와이어 테스트 방식에 따라 그 크기를 달리한다. 즉, 스트립 PCB(501) 단위로 와이어 테스트를 실시할 경우에는 다수의 유닛을 동시에 테스트 할 수 있도록 다수의 유닛들과 동일한 개수의 소켓군들이 설치된다. 또한, 스트립 PCB(501)의 유닛별로 와이어 테스트를 실시할 경우에는 하나의 유닛에 대응되는 하나의 소켓이 설치된다.
다이 센싱유닛(522)은 와이어 테스트장치(512)에 로딩되는 스트립 PCB(501) 상에 다이(701)의 본딩 여부를 검출하게 된다. 스트립 PCB(501) 상에 다이(701)가 장착되지 않은 유닛(710)의 경우에 다이 센싱유닛(522)이 이를 검출하여 다이(701)가 장착되지 않은 유닛(710)에 대하여 와이어 테스트를 실시하지 않고 스트립 PCB의 다음 유닛(710)이 와이어 테스트 되도록 한다.
이와 같이 와이어 테스트장치(512)에서 와이어 테스트된 스트립 PCB(501)는 스텝 트랜스퍼(524)로 이송된다.
스텝 트랜스퍼(524)에 안착된 스트립 PCB(501)는 제 2 인덱싱 유닛(528)에 의해 스트립 PCB(501) 단위로 이송되거나 유닛(710) 단위로 이송된다. 즉, 제 2 인덱싱 유닛(528)은 스트립 PCB(501)를 유닛의 길이에 대응하는 소구간 단위로 이송하거나, 스트립 PCB(501)의 길이에 대응하는 대구간 단위로 이송한다.
이를 위해, 제 2 인넥싱 유닛(528)은 스텝 트랜스퍼(524) 상에 안착된 스트립 PCB(501)를 인덱싱 하기 위한 제 2 인덱싱 핀과, 제 2 인덱싱 핀을 상승 및 하강시키기 위한 실린더를 추가로 구비한다.
제 2 인덱싱 핀은 실린더에 의해 하강하여 스텝 트랜스퍼(524) 상에 안착된 스트립 PCB(501)를 인덱싱하여 스텝 트랜스퍼(524)를 따라 이송시킨다. 즉, 제 2 인덱싱 핀은 실린더에 의해 하강되어 도 7에 도시된 스트립 PCB(501)의 인덱싱 홀(702)에 인덱싱된다.
마킹유닛(526)은 와이어 테스트장치(512)에서 와이어 테스트 결과 불량으로 판정된 스트립 PCB(501)에 불량을 표시하는 역할을 한다. 즉, 마킹유닛(526)은 와이어 개방일 경우에는 스트립 PCB(501) 상의 제 1 부분에 표시하고, 와이어 단락일 경우에는 스트립 PCB(501) 상의 제 2 부분에 표시하고, 누설전류가 발생할 경우에는 스트립 PCB(501) 상의 제 3 부분에 표시하여 식별가능하게 한다.
이러한, 마킹유닛(526)은 와이어 테스트장치(512)에서의 와이어 테스트 결과를 저장하고, 저장된 와이어 테스트 결과에 따라 마킹유닛(526)을 제어하는 호스트 시스템에 의해 구동된다.
이와 같은 스트립 PCB(501)의 와이어 테스트를 도 9와 결부하여 설명하면, 우선 스트립 PCB 피딩장치(510)로부터 스트립 PCB(501)가 와이어 테스트장치(512)에 로딩되면, 이송레일(550)에 안착된 스트립 PCB(501)의 상면을 누르기 위한 지지판이 하강하게 된다.(9S1)
그런 다음, 소켓 및 보드 유닛이 상승되어 소켓의 핀들이 스트립 PCB(501)의 배면에 형성된 접점들과 접촉하게 된다.(9S2)
소켓의 핀들과 접촉된 스트립 PCB(501)에는 단락 테스터, 개방 테스터 및 누설전류 테스터들로부터 테스트 검사신호가 인가되어 상술한 와이어 테스트를 실시하게 된다.(9S3)
스트립 PCB(501)의 와이어 테스트가 완료되면 소켓 및 보드 유닛이 하강하여 스트립 PCB(501) 배면의 접점들과 떨어지게 된다.(9S4) 또한, 지지판이 상승되어 레일에 안착된 스트립 PCB(501)의 구속력이 해제된다.(9S5)
그런 다음, 제 2 인덱싱 유닛이 하강되어 스트립 PCB(501) 상의 인덱싱 홀에 제 2 인덱싱 핀이 삽입되어 레일에 안착된 스트립 PCB(501)를 스텝 트랜스퍼(524)로 이송시키게 된다.(9S6, 9S7)
이 때, 와이어 테스트장치(512)에서 스트립 PCB(501) 단위로 와이어 테스트를 실시 할 경우에는 검사 완료된 스트립 PCB(501)는 제 2 인덱싱 유닛에 의해 스텝 트랜스퍼(524)로 이송된다.(9S8, 9S9)
반면에 스트립 PCB(501)의 모든 유닛이 검사 완료되지 않을 경우에 스트립 PCB(501)는 제 2 인덱싱 유닛에 의해 스트립 PCB(501)의 두번째 유닛이 와이어 테스트장치(512) 상으로 이송된다.(9S8)
스트립 PCB(501)의 두번째 유닛이 와이어 테스트장치(512) 상으로 이송되면 다시 지지판이 하강하여 레일에 안착된 스트립 PCB(501)를 지지하게 된다.(9S1)
그런 다음, 소켓 및 보드 유닛이 상승되어 소켓의 핀들이 스트립 PCB(501)의두번째 유닛의 배면에 형성된 접점들과 접촉하게 된다.(9S2)
소켓의 핀들과 접촉된 스트립 PCB(501)의 두번째 유닛에는 단락 테스터, 개방 테스터 및 누설전류 테스터들로부터 테스트 검사신호가 인가되어 상술한 와이어 테스트를 실시하게 된다.(9S3)
스트립 PCB(501)의 두번째 유닛에 대하여 와이어 테스트 결과 양품으로 판정될 경우에는 소켓 및 보드 유닛이 하강하여 스트립 PCB(501) 배면의 접점들과 떨어지게 된다.(9S4) 또한, 지지판이 상승되어 레일에 안착된 스트립 PCB(501)의 구속력이 해제된다.(9S5)
그런 다음, 제 2 인덱싱 유닛이 하강되어 스트립 PCB(501) 상의 인덱싱 홀에 인덱싱 핀이 삽입되어 레일에 안착된 스트립 PCB(501)를 스텝 트랜스퍼로 이송시킴으로써 와이어 테스트장치(512) 상에는 스트립 PCB(501)의 세번째 유닛이 위치하게 된다. (9S6, 9S7)
이러한 과정을 반복하여 스트립 PCB(501)의 모든 유닛에 대하여 와이어 테스트가 완료되면 스트립 PCB(501)는 스텝 트랜스퍼로 이송된다.(9S8, 9S9)
한편, 스트립 PCB(501)의 와이어 테스트 결과 불량으로 판정된 스트립 PCB(501)는 제 2 인덱싱 유닛에 의해 스텝 트랜스퍼로 이송된다. 그런 다음, 스텝 트랜스퍼에 이송된 스트립 PCB(501) 상으로 마킹유닛(526)이 하강하게 된다.(9S10)
불량으로 판정된 스트립 PCB(501) 상으로 하강된 마킹유닛(526)은 와이어 테스트 결과에서 나타난 와이어 불량을 스트립 PCB(501) 상에 표시하게 된다. 이 때, 스트립 PCB(501)의 유닛 중 적어도 하나가 불량으로 판정될 경우 스트립 PCB(501)는 불량으로 처리된다.(9S11)
그런 다음, 마킹유닛(526)은 스트립 PCB(501) 상에 불량표시한 후 상승된다.(9S12)
테스트 완료된 스트립 PCB(501)를 언로딩시키기 위하여, 본 발명의 실시 예에 따른 칩 테스트 장치의 언로딩장치는 도 5에 도시된 바와 같이 와이어 테스트 결과 양품으로 판정된 스트립 PCB(501)를 언로딩시키기 위한 언로딩 트랜스퍼(530)와, 언로딩 트랜스퍼(530)로부터 언로딩되는 양품 스트립 PCB(501)가 적층되는 언로딩 매거진(532)과, 언로딩 매거진(532)을 픽업하여 양품 스트립 PCB(501)가 적층되도록 언로딩 매거진(532)을 상승 및 하강시키는 언로딩 엘리베이터(534)와, 와이어 테스트 결과 불량으로 판정된 스트립 PCB(501)를 언로딩 시키기 위한 리젝트 트랜스퍼(536)와, 리젝트 트랜스퍼(536)에 의해 언로딩되는 불량 스트립 PCB(501)가 적층되는 리젝트 매거진(538)과, 스텝 트랜스퍼(524)와 언로딩 트랜스퍼(536) 및 리젝트 트랜스퍼(538) 사이에 설치되어 불량 및 양품 스트립 PCB(501)를 분리하여 언로딩 트랜스퍼(530)와 리젝트 트랜스퍼(536) 중 어느 한쪽으로 이송되게 하는 리젝트 레일(542)을 추가로 구비한다.
리젝트 레일(542)은 안착된 불량 스트립 PCB(501)를 리젝트 트랜스퍼(536)로 이송시킬 경우에만 도시하지 않은 호스트 시스템에 의해 리젝트 트랜스퍼(536) 쪽으로 수평 이동한다.
언로딩 트랜스퍼(530)는 리젝트 레일(542)에 안착된 스트립 PCB(501)를 픽업하기 위한 도시하지 않은 그리퍼와, 그리퍼에 픽업된 스트립 PCB(501)를 언로딩 매거진(532)에 적층되도록 푸싱하는 도시하지 않은 푸쉬어를 추가로 구비한다.
그리퍼는 도시하지 않은 구동장치에 의해 리젝트 레일(542) 상의 스트립 PCB(501)를 픽킹한 후 언로딩 매거진(532)에 근접되게 이송한다. 스트립 PCB(501)가 언로딩 매거진(532)에 근접되면 그리퍼가 상승되어 스트립 PCB(501)의 뒷쪽으로 이송됨에 따라 푸쉬어는 스트립 PCB(501)의 뒷쪽에 위치하게 된다. 스트립 PCB(501)의 뒷쪽에 위치한 푸쉬어는 스트립 PCB(501)를 언로딩 매거진(532) 쪽으로 푸싱한다.
언로딩 매거진(532)에는 푸쉬어에 의해 푸싱되는 다수의 스트립 PCB(501)를 적층하기 위한 다수의 매거진들이 구비된다. 언로딩 엘리베이터(534)는 매거진 홀더를 이용하여 언로딩 매거진(532)에서 하나의 매거진을 픽업하여 언로딩 트랜스퍼(536)의 레일 상으로 이동시킨다. 이에 따라, 푸쉬어에 의해 푸싱되는 양품 스트립 PCB(501)은 매거진에 적층된다.
리젝트 트랜스퍼(536)는 리젝트 레일(542) 상의 불량 스트립 PCB(501)를 푸싱하기 위한 푸쉬어를 구비한다.
푸쉬어는 도시하지 않은 제 1 및 제 2 실린더에 의해 구동된다. 제 1 및 제 2 실린더는 푸쉬어의 푸싱력을 완충하여 리젝트 레일(542) 상의 불량 스트립 PCB(501)를 리젝트 매거진(538) 쪽으로 무리하게 푸싱하는 것을 방지한다.
이와 같이, 와이어 테스트 결과에 따른 불량 또는 양품의 스트립 PCB(501)가 언로딩되는 과정을 도 10과 결부하여 설명하면 다음과 같다.
우선, 호스트 시스템에 의해 리젝트 레일(542) 상의 스트립 PCB(501)는 양품또는 불량 스트립 PCB로 분리된다. (10S1)
리젝트 레일(542)에 이송된 스트립 PCB(501)가 양품일 경우에 있어서, 스트립 PCB(501)는 언로딩 트랜스퍼(530)로 이송된다.(10S2) 스트립 PCB(501)가 언로딩 트랜스퍼(530)에 이송되면 그리퍼가 구동되어 스트립 PCB(501)를 픽업하게 된다.(10S3) 그리퍼에 의해 픽업된 스트립 PCB(501)는 언로딩 매거진(532) 쪽으로 이송된다.(10S4)
그런 다음, 그리퍼는 구동을 정지함과 아울러 픽업된 스트립 PCB(501)를 놓게 된다. (10S5) 이어서, 그리퍼는 도시하지 않은 구동장치에 의해 상승된 후 스트립 PCB(501)의 후단으로 이동한다.(10S6, 10S7) 스트립 PCB(501)의 후단으로 이동된 그리퍼는 하강하여 그리퍼의 푸쉬어가 스트립 PCB(501)의 후단과 대면된다. (10S8)
그리퍼의 푸쉬어가 스트립 PCB(501)를 언로딩 매거진(532) 쪽으로 푸싱함으로써 스트립 PCB(501)는 언로딩 매거진(532)의 매거진에 적층된다. (10S9) 이 그리퍼의 푸쉬어는 스트립 PCB(501) 푸싱시 지나치게 밀려 스트립 PCB(501)가 휘어지거나 틀어지는 것을 방지하기 위하여 탄성력을 가지게 된다.
그리퍼의 푸쉬어에 의해 스트립 PCB(501)가 언로딩 매거진(532)에 적층되면 그리퍼는 상승된다. (10S10)
그리퍼가 상승된 후 리젝트 레일(542) 상의 다른 스트립 PCB(501)를 픽업하기 위하여 원위치로 이동한 후 하강하게 된다. (10S11, 10S12)
이와 같이, 양품 스트립 PCB(501)는 언로딩 엘리베이터(534)의 매거진 홀더에 픽업된 매거진에 적층된다.
한편, 리젝트 레일(542)에 이송된 스트립 PCB(501)가 불량일 경우에 있어서, 불량 스트립 PCB(501)가 안착된 리젝트 레일(542)은 리젝트 트랜스퍼(536) 쪽으로 이송된다. (10S13)
리젝트 레일(542)이 리젝트 트랜스퍼(536)로의 이송이 완료되면 리젝트 레일(542)은 도시하지 않은 제 1 및 제 2 실린더에 의해 구동되는 리젝트 푸쉬어와 대면된다. 리젝트 푸쉬어는 리젝트 레일(542) 상의 불량 스트립 PCB(501)를 리젝트 매거진(538)에 적층되도록 푸싱한다. (10S14)
그런 다음, 불량 스트립 PCB(501)를 리젝트 매거진(538)에 푸싱한 리젝트 푸쉬어는 원위치로 복귀된다. (10S15)
리젝트 푸쉬어가 원위치로 복귀하면 리제트 레일(540)은 구동장치에 의해 스텝 트랜스퍼(524)의 레일에 대면되도록 이송된다. (10S16)
이와 같은 본 발명의 실시 예에 따른 칩 테스트 방법을 도 6과 결부하여 설명하면 다음과 같다.
우선, 다수의 유닛을 포함하는 스트립 PCB(501)가 적층된 매거진이 매거진 컨베이어(502)에 로딩된다. 매거진 컨베이어(502)에 로딩된 매거진은 로딩 엘리베이터(506)의 매거진 홀더(508)에 의해 스트립 PCB 피딩장치(510) 상으로 상승된다.
그런 다음, 매거진이 스트립 PCB 피딩장치(510)와 대면되면 스트립 PCB 푸쉬어(504)가 매거진에 적층된 하나의 스트립 PCB(501)를 스트립 PCB 피딩장치(510)의 이송레일(550)로 푸싱한다. 스트립 PCB 피딩장치(510)의 이송레일(550)에 푸싱된스트립 PCB(501)는 로딩 트랜스퍼(552)에 의해 구동되는 제 1 인덱싱 유닛(520)에 의해 와이어 테스트장치(512)로 이송된다. 이 때, 제 1 인덱싱 유닛(520)은 스트립 PCB(501) 상에 형성된 인덱싱 홀에 제 1 인덱싱 핀을 삽입시켜 이송레일(550)을 따라 스트립 PCB(501)를 이송시킨다.
또한, 제 1 인덱싱 유닛(520)은 와이어 테스트장치(512)에서의 와이어 테스트 방식에 따라 스트립 PCB(501)의 이송구간이 달라지게 된다. 즉, 제 1 인덱싱 유닛(520)은 와이어 테스트장치(512)에서 와이어 테스트를 스트립 PCB(501) 단위로 실시할 경우에는 스트립 PCB(501)를 한번에 와이어 테스트장치(512)로 이송시킨 후 원위치로 복귀하고, 스트립 PCB(501)의 유닛단위로 와이어 테스트할 경우에는 스트립 PCB(501)의 첫번째 유닛이 와이어 테스트장치(512)에 로딩되도록 이송시킨 후 원위치로 복귀한다.
와이어 테스트장치(512)에 로딩된 스트립 PCB(501)는 단락 테스터, 개방 테스터 및 누설전류 테스터들에 의해 와이어 테스트된다. 즉, 와이어 테스트장치(512)에 스트립 PCB(501)가 로딩되면 소켓 및 보드 유닛이 상승되어 스트립 PCB(501)의 배면에 형성된 접점들과 접촉된다.
소켓 및 보드 유닛과 스트립 PCB(501)의 배면에 형성된 접점들이 접촉됨에 따라 스트립 PCB(501)의 각 유닛에 테스트 검사신호를 인가하여 와이어 개방, 와이어 단락 및 와이어 누설전류를 검사하게 된다.
와이어 테스트장치(512)에서 와이어 테스트된 스트립 PCB(501)는 스텝 트랜스퍼(524)에 의해 구동되는 제 2 인덱싱 유닛(522)에 의해 유닛단위로 또는 스트립 PCB(501) 단위로 리젝트 레일(542)로 이송된다. 이 때, 와이어 테스트 결과 불량으로 판정된 스트립 PCB(501) 상에는 마킹유닛(526)에 의해 와이어 개방, 단락 및 누설전류에 해당하는 위치에 불량마크가 표시된다.
와이어 테스트 결과 양품으로 판정된 스트립 PCB(501)는 제 2 인덱싱 유닛(522)에 의해 리젝트 레일(542)에 이송된 후 언로딩 트랜스퍼(530)의 그리퍼 및 그리퍼 푸쉬어에 의해 언로딩 매거진(532)에 언로딩된다. 즉, 양품 스트립 PCB(501)는 언로딩 엘리베이터(534)의 매거진 홀더에 의해 픽업된 매거진에 적층된다.
한편, 와이어 테스트 결과 불량으로 판정된 불량 스트립 PCB(501)는 제 2 인덱싱 유닛(522)에 의해 리젝트 레일(542)로 이송되면, 리젝트 레일(542)은 호스트 시스템의 제어하에 의해 리젝트 트랜스퍼(536) 쪽으로 이동된다. 리젝트 레일(542)이 리젝트 트랜스퍼(536)로 이동이 완료되면 제 1 및 제 2 실린더가 구동됨으로써 리젝트 푸쉬어가 리젝트 레일(542) 상의 불량 스트립 PCB(501)를 푸싱하여 리젝트 매거진(538)의 매거진에 적층시킨다.
상술한 바와 같이, 본 발명에 따른 칩 테스트 장치 및 방법은 스트립 PCB 상에 다이 본딩 또는 와이어 본딩 후에 와이어의 개방과 단락 및 누설전류를 검출함으로써 최종 완성된 반도체 패키지의 불량률을 최소화 할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (18)

  1. 보호용 다이오드를 가지는 접점들이 배면에 형성된 스트립 인쇄회로보드를 로딩시키는 로딩장치와,
    상기 로딩장치로부터 로딩되는 스트립 인쇄회로보드에 대해 와이어 단락과 와이어 개방 및 와이어 누설전류를 검사하여 양품 및 불량을 판정하는 테스트장치와,
    상기 테스트장치의 판정결과에 따라 상기 스트립 인쇄회로보드 상에 식별 가능하도록 양품마크 및 불량 마크를 표시하기 위한 마킹장치와,
    상기 마킹장치에 의해 표시된 양품마크 및 불량 마크에 따라 상기 스트립 인쇄회로보드를 분리하여 언로딩시키기 위한 언로딩장치를 구비하는 것을 특징으로 하는 칩 테스트 장치.
  2. 제 1 항에 있어서,
    상기 테스트장치의 테스트 결과를 저장함과 아울러 저장된 결과에 따라 상기 마킹장치를 구동시키기 위한 호스트 시스템을 추가로 구비하는 것을 특징으로 하는 칩 테스트 장치.
  3. 제 1 항에 있어서,
    상기 스트립 인쇄회로보드는 단일 다이를 포함한 단일 유닛이 직렬로 다수 연결된 것을 특징으로 하는 칩 테스트 장치.
  4. 제 1 항에 있어서,
    상기 로딩장치는 상기 스트립 인쇄회로보드의 이송을 안내하기 위한 이송레일과,
    상기 이송레일을 따라 상기 스트립 인쇄회로보드를 상기 테스트 장치로 이송시키기 위한 인덱싱 핀,
    상기 인덱싱 핀을 구동시키기 위한 인덱싱 구동장치를 구비하는 것을 특징으로 하는 칩 테스트 장치.
  5. 제 4 항에 있어서,
    상기 단일 유닛은 상기 인덱싱 핀이 삽입되는 인덱싱 홀을 구비하는 것을 특징으로 하는 칩 테스트 장치.
  6. 제 3 항에 있어서,
    상기 로딩장치는 상기 스트립 인쇄회로보드를 상기 유닛의 길이에 대응하는 소구간 단위로 상기 테스트장치에 로딩시키는 것을 특징으로 하는 칩 테스트 장치.
  7. 제 3 항에 있어서,
    상기 로딩장치는 상기 스트립 인쇄회로보드를 상기 스트립 인쇄회로보드의 길이에 대응하는 대구간 단위로 상기 테스트장치에 로딩시키는 것을 특징으로 하는 칩 테스트 장치.
  8. 제 1 항에 있어서,
    상기 테스트장치는,
    상기 스트립 인쇄회로보드의 배면에 형성된 다수의 접점들과 접촉되는 소켓과,
    상기 소켓을 통해 상기 스트립 인쇄회로보드에 테스트 검사신호를 인가하여 상기 보호 다이오드 양단간의 전압을 검출하여 와이어 단락과 와이어 개방 및 와이어 누설전류를 검사하기 위한 신호공급부를 구비하는 것을 특징으로 하는 칩 테스트 장치.
  9. 제 1 항에 있어서,
    상기 언로딩장치는 상기 양품 마크가 표시된 스트립 인쇄회로보드를 언로딩시키기 위한 제 1 언로딩장치와,
    상기 불량 마크가 표시된 스트립 인쇄회로보드를 언로딩시키기 위한 제 2 언로딩장치를 구비하는 것을 특징으로 하는 칩 테스트 장치.
  10. 보호용 다이오드를 가지는 접점들이 배면에 형성된 형성된 스트립 인쇄회로보드를 테스트장치에 로딩시키는 단계와,
    상기 테스트장치에 로딩된 상기 스트립 인쇄회로보드의 접점들에 테스트 검사신호를 인가한 후 상기 보호 다이오드 양단간의 전압을 검출하여 와이어 단락과 와이어 개방 및 와이어 누설전류를 검사하여 양품 및 불량을 판정하는 단계와,
    상기 테스트장치의 판정결과에 따라 상기 스트립 인쇄회로보드 상에 식별 가능하도록 양품마크 및 불량 마크를 표시하는 단계와,
    상기 양품마크 및 불량 마크에 따라 상기 스트립 인쇄회로보드를 분리하여 언로딩시키는 단계를 포함하는 것을 특징으로 하는 칩 테스트 방법.
  11. 삭제
  12. 제 10 항에 있어서,
    상기 스트립 인쇄회로보드는 단일 다이를 포함한 단일 유닛이 직렬로 다수 연결된 것을 특징으로 하는 칩 테스트 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제 12 항에 있어서,
    상기 스트립 인쇄회로보드는 상기 유닛의 길이에 대응하는 소구간 단위로 상기 테스트장치에 로딩되는 것을 특징으로 하는 칩 테스트 방법.
  17. 제 12 항에 있어서,
    상기 스트립 인쇄회로보드는 상기 스트립 인쇄회로보드의 길이에 대응하는 대구간 단위로 상기 테스트장치에 로딩되는 것을 특징으로 하는 칩 테스트 방법.
  18. 제 10 항에 있어서,
    상기 스트립 인쇄회로보드를 분리하여 언로딩시키는 단계는
    제 1 언로딩장치를 이용하여 상기 양품 마크가 표시된 스트립 인쇄회로보드를 언로딩시키는 단계와,
    제 2 언로딩 장치를 이용하여 상기 불량 마크가 표시된 스트립 인쇄회로보드를 언로딩시키는 단계를 포함하는 것을 특징으로 하는 칩 테스트 방법.
KR10-2002-0004995A 2002-01-29 2002-01-29 칩 테스트 장치 및 방법 KR100439308B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0004995A KR100439308B1 (ko) 2002-01-29 2002-01-29 칩 테스트 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0004995A KR100439308B1 (ko) 2002-01-29 2002-01-29 칩 테스트 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20030064924A KR20030064924A (ko) 2003-08-06
KR100439308B1 true KR100439308B1 (ko) 2004-07-07

Family

ID=32219689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0004995A KR100439308B1 (ko) 2002-01-29 2002-01-29 칩 테스트 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100439308B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8420945B2 (en) 2009-11-04 2013-04-16 Samsung Electronics Co., Ltd. Package substrate, semiconductor package having the package substrate
US9484323B2 (en) 2014-08-18 2016-11-01 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor package and wire bonding apparatus for performing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100947764B1 (ko) * 2007-05-03 2010-03-18 (주)제이티 기판스트립 검사장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022947A (ja) * 1988-06-18 1990-01-08 Teru Kyushu Kk 検査・リペア装置
JPH0249172A (ja) * 1988-08-11 1990-02-19 Nec Corp 半導体素子の特性測定方法
JPH05102276A (ja) * 1991-10-08 1993-04-23 Nec Corp 半導体装置
US5307011A (en) * 1991-12-04 1994-04-26 Advantest Corporation Loader and unloader for test handler
KR980005927A (ko) * 1996-06-22 1998-03-30 김주용 와이어 본딩 미접촉 검출장치
KR20000014851U (ko) * 1998-12-31 2000-07-25 마이클 디. 오브라이언 반도체패키지 제조용 와이어본딩 검사 장치
KR100312862B1 (ko) * 1999-04-30 2001-11-03 정문술 번인 테스터용 소팅 핸들러에서 번인보드 양측으로부터의 디바이스 로딩/언로딩하는 방법 및 그 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022947A (ja) * 1988-06-18 1990-01-08 Teru Kyushu Kk 検査・リペア装置
JPH0249172A (ja) * 1988-08-11 1990-02-19 Nec Corp 半導体素子の特性測定方法
JPH05102276A (ja) * 1991-10-08 1993-04-23 Nec Corp 半導体装置
US5307011A (en) * 1991-12-04 1994-04-26 Advantest Corporation Loader and unloader for test handler
KR980005927A (ko) * 1996-06-22 1998-03-30 김주용 와이어 본딩 미접촉 검출장치
KR20000014851U (ko) * 1998-12-31 2000-07-25 마이클 디. 오브라이언 반도체패키지 제조용 와이어본딩 검사 장치
KR100312862B1 (ko) * 1999-04-30 2001-11-03 정문술 번인 테스터용 소팅 핸들러에서 번인보드 양측으로부터의 디바이스 로딩/언로딩하는 방법 및 그 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8420945B2 (en) 2009-11-04 2013-04-16 Samsung Electronics Co., Ltd. Package substrate, semiconductor package having the package substrate
US9484323B2 (en) 2014-08-18 2016-11-01 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor package and wire bonding apparatus for performing the same

Also Published As

Publication number Publication date
KR20030064924A (ko) 2003-08-06

Similar Documents

Publication Publication Date Title
TWI430378B (zh) 用於固持待測裝置之設備
KR100681772B1 (ko) 반도체 시험 방법 및 반도체 시험 장치
US5644247A (en) Test socket and method for producing known good dies using the test socket
US20050250254A1 (en) Method of manufacturing a semiconductor device and a fabrication apparatus for a semiconductor device
KR100327335B1 (ko) 칩크기 반도체 패키지의 제조방법
JP3741927B2 (ja) 半導体チップ又はパッケージ検査装置及びその検査方法
US6177722B1 (en) Leadless array package
KR100510501B1 (ko) 반도체 패키지 검사 장치 및 이를 이용한 검사 방법
KR100652417B1 (ko) 인-트레이(Ｉｎ-ｔｒａｙ) 상태의 반도체 패키지 검사장치및 검사방법
KR100439309B1 (ko) 와이어 본딩된 칩 테스트 장치 및 방법
US20080252317A1 (en) Apparatus for testing system-in-package devices
KR100439308B1 (ko) 칩 테스트 장치 및 방법
KR100640634B1 (ko) 반도체 패키지 검사장치 및 이를 이용한 검사방법
EP1081757B1 (en) Multichip module packaging process for known good die burn-in
KR100514040B1 (ko) 마킹장치
US7489155B2 (en) Method for testing plurality of system-in-package devices using plurality of test circuits
KR100305683B1 (ko) 번인테스터용번인보드
US20080252320A1 (en) Apparatus for testing micro SD devices
US7518356B2 (en) Apparatus for testing system-in-package devices
US7545158B2 (en) Method for testing system-in-package devices
JPH0329335A (ja) 半導体チッププローバ
JPH06174784A (ja) 半導体装置のバーンイン装置および方法
CN113161251A (zh) 芯片封装的工艺内测试方法及装置
US7514914B2 (en) Test circuits of an apparatus for testing system-in-package devices
KR20080084467A (ko) 웨이퍼 칩 스택을 위한 테스트 장치 및 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120626

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee