KR20080084467A - 웨이퍼 칩 스택을 위한 테스트 장치 및 테스트 방법 - Google Patents

웨이퍼 칩 스택을 위한 테스트 장치 및 테스트 방법 Download PDF

Info

Publication number
KR20080084467A
KR20080084467A KR1020070026256A KR20070026256A KR20080084467A KR 20080084467 A KR20080084467 A KR 20080084467A KR 1020070026256 A KR1020070026256 A KR 1020070026256A KR 20070026256 A KR20070026256 A KR 20070026256A KR 20080084467 A KR20080084467 A KR 20080084467A
Authority
KR
South Korea
Prior art keywords
strip
test
wafer chip
unit
chip stack
Prior art date
Application number
KR1020070026256A
Other languages
English (en)
Inventor
안영수
오세장
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070026256A priority Critical patent/KR20080084467A/ko
Publication of KR20080084467A publication Critical patent/KR20080084467A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/6773—Conveying cassettes, containers or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 웨이퍼 칩 스택을 위한 테스트 장치 및 그 테스트 방법에 대한 것이다. 본 발명은 웨이퍼 칩 스택 시스템에 본 스트립 전송부, 스트립 레일부, 제1 NG 비전부, 스트립 정렬부, 테스트 콘택부, NG 마킹부, 제2 NG 비전부, 스트립 배출부를 포함하는 테스트부를 구비하여 스트립 상태로 불량 여부를 테스트할 수 있도록 한다. 이와 같이 스트립 상태에서 테스트를 하면, 스택을 하는 단계에서 불필요한 다이 본딩을 줄여서 생산성 향상과 웨이퍼 칩의 낭비 방지가 가능하다.
Figure P1020070026256
스트립, 웨이퍼 칩 스택, NG 마킹

Description

웨이퍼 칩 스택을 위한 테스트 장치 및 테스트 방법{Test apparatus for wafer chip stack and method of testing the same}
도 1는 본 발명의 웨이퍼 칩 스택을 위한 테스트 장치에서 테스트부를 나타내는 개략도이다.
도 2은 본 발명의 웨이퍼 칩 스택을 위한 테스트 장치에서 테스트부의 테스트 콘택부에 대한 단면도이다.
도 3은 본 발명의 테스트 장치가 구비된 웨이퍼 칩 스택 과정의 흐름도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
1 : 스트립 2 : 웨이퍼 칩(다이)
3 : 웨이퍼 칩 스택
10 : 로딩부 80 : 언로드부
20 : 스트립 레일부 21 : 스트립 레일 업/다운부
30 : 제1 NG 비전부 40 : 스트립 정렬부
50 : 테스트 콘택부 51 : 탑 칩 홀더
52 : 스트립 홀더 53 : 소켓 블록
54 : 프로브부 55 : 감지 센서부
60 : NG 마킹부 70 : 제2 NG 비전부
본 발명은 반도체 소자의 테스트 장치 및 그 테스트 방법에 관한 것으로서, 더욱 상세하게는 웨이퍼 칩 스택(wafer chip stack)을 위한 테스트 장치 및 그 테스트 방법에 관한 것이다.
최근 반도체 산업의 발전과 사용자의 요구에 따라 전자기기 및 전자기기의 핵심 부품인 반도체 칩 패키지에 대한 소형화 및 경량화가 요구되고 있다. 이에 주로 적용되는 기술 중의 하나가 복수의 반도체 칩을 하나의 패키지(package)로 구성하는 멀티 칩 패키징(Multi Chip Packaging, MCP) 기술이다. 이러한 멀티 칩 패키징 기술은 주로 스택(stack)을 하는 공정을 기본으로 하여 패키지 또는 베어(bare) 웨이퍼 칩을 반복적으로 스택하는 것이다. 여기서 전자를 패키지 칩 스택(package chip stack), 후자를 웨이퍼 칩 스택(wafer chip stacking)이라고도 부른다. 현재는 주로 4개 또는 8개의 칩을 스택하여 웨이퍼 칩 스택을 이루고 있으며 스택하는 칩의 수는 점차 증가하는 추세이다.
패키지 칩 스택 제품의 경우, 패키징이 된 상태에서 스택을 하므로 스택 공정에 의한 불량 발생의 여지가 적다. 그러나 웨이퍼 칩 스택 제품의 경우, 베어 칩이 노출된 상태에서 와이어 본딩을 하거나 또는 각 칩 사이의 전기적인 연결을 위한 비아(via)를 생성하는 등의 공정이 반복적으로 이루어져야 한다. 따라서 웨이퍼 칩 스택은 스택을 하는 과정 중 불량이 발생할 가능성이 많다.
그러나 종래의 웨이퍼 칩 스택 제품을 위한 테스트 장비는 스택이 완료된 패키지 상태에서 테스트를 하는 구조로 모든 설비가 구성되어 있다. 따라서 스택을 하는 과정 중간에 일부 웨이퍼 칩 또는 웨이퍼 칩 스택에서 불량이 발생한 경우, 어느 칩에서 불량이 발생했는지를 알 수 없게 된다. 따라서 불량이 발생한 이후에 스택을 한 웨이퍼 칩 및 불량이 발생한 제품의 패키징으로 인한 낭비가 발생되어 생산성 저하가 야기될 수 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 불량이 발생한 웨이퍼 칩의 스택 단계를 알 수 있는 테스트 장치를 제공하는 것이다. 또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기 테스트 장치를 이용하여 불량이 발생한 웨이퍼 칩의 스택 단계를 알 수 있는 테스트 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 구성의 웨이퍼 칩 스택(wafer chip stack)을 위한 테스트 장치를 제공한다.
본 발명에 따른 테스트 장치는 웨이퍼 칩이 스택되어 웨이퍼 칩 스택이 형성된 스트립을 테스트 장치로 전송시키기 위한 스트립 전송부, 상기 스트립 전송부와 연결되어 스트립을 테스트 장치 내에서 이송하기 위한 스트립 레일(rail)부, 상기 스트립 전송부를 통하여 스트립 레일부로 들어온 스트립에서 앞선 테스트 과정 때 불량으로 판단되어 NG 마킹이 된 부분을 검사하기 위한 제1 NG(No Good) 비전(vision)부, 상기 제1 NG 비전부에서 스트립 상의 웨이퍼 칩 스택의 불량을 검사 한 후 테스트를 위해 스트립 레일 상의 스트립을 정렬하는 스트립 정렬(align)부, 상기 스트립 정렬부에서 정렬된 스트립 상의 웨이퍼 칩 스택과 전기적인 연결을 한 후 테스트를 실시하는 테스트 콘택(contact)부, 상기 테스트 콘택부에서 실시한 테스트에서 불량으로 판단된 웨이퍼 칩 스택에 NG 마킹을 하는 NG 마킹부, 상기 NG 마킹부에서 한 NG 마킹이 제대로 되었는지를 검사하는 제2 NG 비전부, 상기 스트립 레일부의 후단과 연결되어 테스트와 NG 마킹이 끝난 스트립을 후속 단계를 위하여 배출하는 스트립 배출부를 포함한다.
본 발명에 따른 테스트 장치에 있어서, 상기 테스트 콘택부는 웨이퍼 칩 스택의 테스트를 위한 프로브와의 콘택을 위하여 아래쪽 방향으로 압력을 줄 수 있도록 상하 이동이 가능하고 감지 센서가 포함되어 상기 스트립 레일의 상단에 위치한 탑 칩 홀더(top chip holder), 테스트 중에 스트립을 고정시켜주는 스트립 홀더(strip holder), 스트립의 하단에서 스트립을 지지하고 필요에 따라서는 콘택을 위하여 위쪽 방향으로 압력을 줄 수 있도록 상하 이동이 가능한 소켓 블록(socket block)을 포함한다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 웨이퍼 칩 스택(wafer chip stack)을 위한 테스트 방법을 제공한다.
본 발명에 따른 테스트 방법은 웨이퍼 칩이 스택되어 웨이퍼 칩 스택이 형성된 스트립에서 스트립 상태로 웨이퍼 칩 스택에 대한 테스트를 하는 단계, 테스트 결과 불량으로 판단된 스트립 상의 웨이퍼 칩 스택에 NG 마킹을 하는 단계, 스트립 상의 웨이퍼 칩 스택 중에서 NG 마킹이 없는 웨이퍼 칩 스택에만 웨이퍼 칩의 스택 을 하는 다이 본딩 단계를 포함한다.
본 발명에 따른 테스트 방법에서 상기 테스트를 하는 단계에 앞서 NG 마킹을 검사하는 단계를 더 포함하여 앞선 테스트 과정에서 불량으로 판단되어 NG 마킹이 된 웨이퍼 칩 스택에 대하여는 테스트를 하는 단계를 생략하도록 하는 것이 바람직하다.
상술한 본 발명의 양상은 첨부된 도면을 참조하여 설명되는 바람직한 실시 예들을 통하여 더욱 명백해질 것이다. 이하에서는 바람직한 실시 예를 통해 당업자가 본 발명을 용이하게 이해하고 재현할 수 있도록 상세히 설명하기로 한다. 그러나 다음에 예시하는 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며 본 발명의 범위가 다음에 상술하는 실시 예에 한정되는 것은 아니다. 본 발명의 실시 예는 당 업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
도 1은 본 발명에 따른 웨이퍼 칩 스택(wafer chip stack)을 위한 테스트 장치를 나타내는 개략도이다.
도 1에 따르면, 본 발명에 따른 테스트 장치는 스트립(strip) 전송부(10), 스트립 레일(rail)부(20), 스트립 레일 업/다운(up/down)부(21), 제1 NG(No Good) 비전(vision)부(30), 스트립 정렬부(40), 테스트 콘택(contact)부(50), NG 마킹(marking)부(60), 제2 NG 비전부(70), 스트립 배출부(80)를 포함한다.
스트립 전송부(10)부터 스트립 배출부(80)까지는 스트립 레일부(20)에 의하여 연결이 되어 있다. 또한 스트립 전송부(10)와 스트립 배출부(80)는 웨이퍼 칩 스택 시스템과 인라인으로 연결되어 스택을 한 후 자동으로 테스트가 이루어질 수 있도록 하는 것이 바람직하다. 제1 NG 비전부(30), 스트립 정렬부(40), 테스트 콘택부(50), NG 마킹부(60), 제2 NG 비전부(70)는 스트립 전송부(10)와 스트립 배출부(80) 사이에 순차적으로 배치되어 있는 것이 바람직하다.
현재 반도체 소자 제조를 위하여 사용되는 스트립은 제품별로 칩 피치(pitch)가 다른 경우가 많다. 또한, 한 열에 1개의 웨이퍼 칩 스택으로 구성되는 스트립뿐만 아니라 2개, 4개 또는 그 이상의 웨이퍼 칩 스택으로 구성되는 경우도 있다. 따라서 스트립 레일부(20)는 제품에 따른 스트립의 폭에 맞도록 조절되는 기능을 구비하거나 교체가 가능하도록 하는 것이 바람직하다.
도 1을 참조하여 본 발명에 따른 테스트 장치를 구체적으로 살펴보면, 먼저 웨이퍼 칩의 스택이 이루어진 스트립(1)은 스트립 전송부(10)를 통하여 스트립 레일부(20)로 이동한다. 스트립 레일부(20)로 이동된 스트립(1)상의 웨이퍼 칩 스택은 제1 NG 비전부(30)에 장착된 비전 카메라에 의하여 NG 마킹의 유무가 확인된다. 이는 이미 웨이퍼 칩의 스택이 된 스트립(1)에서 테스트를 한 결과, 불량이 발생한 웨이퍼 칩 스택에는 추가적인 웨이퍼의 칩 스택이 이루어지지 않으므로, 추가적인 테스트도 불필요하기 때문이다. 제1 NG 비전부(30)는 상기 추가적인 웨이퍼 칩의 스택을 했는지의 여부를 웨이퍼 칩의 스택 공정에서 온라인(on-line)으로 전달받아 이용할 수 있는 경우에는 별도로 구비하지 않는 것도 가능하다. 제1 NG 비전부(30) 또는 상기 다이 본딩부에서 NG 마킹이 있는 것으로 확인된 웨이퍼 칩 스택은 테스트를 생략할 수 있다. 특히 한 열에 여러 개의 웨이퍼 칩 스택이 있는 스트립(1)에 서는 NG 마킹이 있는 부분만 테스트를 생략하거나 또는 한 열에 모두 NG 마킹이 있는 경우에만 테스트를 생략하도록 할 수 있다.
웨이퍼 칩 스택에 대한 NG 마킹의 유무가 확인된 스트립(1)은 스트립 레일부(20) 상의 스트립 정렬부(40)로 이동하여 테스트에 필요한 전기적 연결을 위한 콘택에 맞도록 정렬이 된다. 정렬이 끝난 스트립(1)은 테스트 콘택부(50)에서 스트립 상에 형성된 웨이퍼 칩 스택들에 대한 불량 여부가 테스트된다. 테스트 결과 불량인 웨이퍼 칩 스택에는 NG 마킹부(60)에서 NG 마킹을 한다. NG 마킹을 한 후에는 제2 NG 비전부(70)에서 비전 카메라에 의하여 NG 마킹이 제대로 되었는지가 확인된다. NG 마킹이 제대로 되지 않은 경우에는 다시 NG 마킹부(60)로 이동하여 NG 마킹을 다시 하게 된다. 스트립에 대한 테스트 및 NG 마킹이 모두 끝난 후 스트립(1)은 스트립 배출부(80)로 나가게 된다.
도 2는 도 1의 II-II 선을 따라 절단한 단면도로 본 발명에 따른 테스트 장치의 테스트 콘택부(50)에 대한 개략도이다.
도 2에 따르면, 본 발명에 따른 테스트 장치에서 테스트 콘택부(contact부; 50)는 탑 칩 홀더(top chip holder; 51), 스트립 홀더(strip holder; 52), 소켓 블록(socket block; 53)을 포함한다. 탑 칩 홀더(51)는 스트립(1)의 폭 및 웨이퍼 칩 스택(3)의 피치(pitch)에 따라서 폭을 조절하거나 교체가 가능하도록 되어 있으며, 또한 테스트를 위한 프로브부(probe부; 54)와 웨이퍼 칩 스택(3) 높이에 맞게 내려오도록 하는 감지 센서부(55)가 포함되어 있다. 스트립(1)의 한 열에 여러 개의 웨이퍼 칩 스탭이 있는 경우에 사용되는 탑 칩 홀더(51)는 한 열의 웨이퍼 칩 스탭 수 이상의 프로브부(54)와 감지 센스부(55)가 구비되고, 또한 개별적으로 동작이 가능하도록 하는 것이 바람직하다.
테스트 콘택부(50)로 스트립(1)이 이동하면 스트립 홀더(52)는 스트립(1)을 고정하여 테스트를 위한 콘택시에 안정적인 테스트가 가능하도록 하고 또한 테스트 중에 웨이퍼 칩(2)에 스크래치(scratch)가 생기는 등의 손상을 막는다. 스트립(1) 하단에는 소켓 블록(53)이 구비되어 있다. 소켓 블록(53)은 콘택시의 압력을 완화하여 웨이퍼 칩(2)을 보호하는 역할을 한다. 또한 소켓 블록(53)도 스트립(1)의 폭에 따라서 폭의 조절 또는 교체가 가능하도록 하는 것이 바람직하다. 스트립 홀더(52)에 의하여 스트립(1)이 고정된 후 탑 칩 홀더(51)와 프로브부(54)는 감지 센스부(55)에 의하여 감지한 웨이퍼 칩 스택(3) 높이에 맞게 내려와서 테스트를 할 준비를 완료한다. 테스트를 하기 위한 전기적인 연결을 위하여 소켓 블록(53)을 고정한 상태에서 탑 칩 홀더(51)를 내려서 콘택 압력을 가하는 방식과 탑 칩 홀더(51)를 고정시킨 상태에서 소켓 블록(53)을 올려서 결과적으로 스트립(1)이 전체적으로 올라가서 콘택 압력을 가하는 방식이 모두 가능하다.
테스트를 하기 위한 전기적인 연결을 위하여 콘택 압력을 가하는 과정에서는 스트립(1)에 압력이 가해지게 된다. 이 경우 스트립(1)의 일부분에만 업(up) 또는 다운(down) 압력이 가해지는 경우, 스트립(1)에 스트레스가 가해져서 손상이 야기될 수도 있다. 이를 방지하기 위하여 스트립 레일부(20)의 일부분이 전체적으로 위 또는 아래로 움직일 필요가 있다. 따라서 전체적으로 위 또는 아래로 움직일 수 있는 스트립 레일 업/다운부(21)를 만드는 것이 바람직하다. 테스트를 할 경우에 테 스트 콘택부에 테스트하고자 하는 스트립의 웨이퍼 칩 스택(3)을 위치시키므로, 스트립 레일 업/다운부(21)는 테스트 콘택부(50)를 중심으로 하여 스트립 길이의 2배의 해당하도록 하는 것이 바람직하다.
이 경우 스트립 레일 업/다운부(21)는 스트립 레일부(20)의 중간 부분에 스트립 레일부(20)의 일부로 존재한다. 스트립 레일 업/다운부(21)가 존재하는 경우, 스트립(1)은 어떤 부분을 테스트하는 단계에서도 전체가 스트립 홀더(52)에 의하여 고정된 상태에서 위 또는 아래로 움직여지므로 스트레스에 의한 손상을 더욱 줄일 수 있다.
도 3은 본 발명에 따른 테스트 방법을 설명하기 위하여 본 발명의 실시 예에 따른 테스트 장치가 구비된 웨이퍼 칩 스택 과정의 흐름을 설명하는 순서도이다.
본 발명에 따른 테스트 방법을 실시하기 위하여는 본 발명에 따른 테스트 장치가 장착된 웨이퍼 칩 스택 인라인(in-line) 시스템이 구성되는 것이 바람직하다. 본 발명에 따른 테스트 장치가 장착된 웨이퍼 칩 스택 인라인 시스템은 웨이퍼 칩이 스택될 스트립(strip)을 로딩하는 로더(loader)부, 스트립을 다이 본딩(die bonding) 위치로 이동시키는 피딩(feeding)부, 스트립에 스택을 할 웨이퍼 칩(다이, die)를 가공하여 공급하는 웨이퍼 핸들링(handling)부, 스트립에 웨이퍼 칩을 스택하는 다이 본딩부, 웨이퍼 칩이 스택된 스트립 상태에서 불량 여부를 검사하고 불량인 웨이퍼 칩 스택에 NG 마킹을 하는 본 발명에 따른 테스트 장치에 해당하는 테스트부, 웨이퍼 칩이 스택된 스트립을 추가 공정을 위하여 이동시키는 언로더(unloader)부를 포함한다.
도 3에 따르면, 먼저 웨이퍼 칩을 스택할 스트립이 상기 로더부를 통하여 들어온다(S10). 이때 상기 스트립은 웨이퍼 칩이 이미 스태킹과 추가적인 공정을 거친 후 다시 웨이퍼 칩을 스택하기 위한 것일 수도 있고, 또는 아직 스택하지 않은 상태로 처음 웨이퍼 칩을 스택하기 위한 것일 수도 있다. 그 후, 상기 로더부를 통하여 시스템으로 들어온 상기 스트립은 상기 피딩부에 의하여 상기 다이 본딩부로 이동한다(S20). 상기 스트립이 상기 다이 본딩부로 이동하면 상기 웨이퍼 핸들링부에서는 스택으 하기 위한 웨이퍼 칩을 공급한다(S30). 상기 다이 본딩부에서는 상기 웨이퍼 핸들링부에서 공급된 웨이퍼 칩을 스트립에 스택하여 웨이퍼 칩 스택을 만든다(S40). 스태킹이 된 스트립은 상기 테스트부로 이동하여 스트립 상태에서 웨이퍼 칩 스택에 대한 테스트를 실시하여 불량이 있는 경우에는 NG 마킹이 표시된다(S50). 테스트와 NG 마킹이 완료된 스트립은 상기 언로드부를 통하여 후속 단계로 이동하게 된다(S60). 후속 단계에서는 스트립과 웨이퍼 칩 또는 스택된 웨이퍼 칩 간의 전기적 연결을 위한 추가 공정과 추가적인 웨이퍼 칩을 스택하기 위하여 스태이 된 웨이퍼 칩 위에 보호층을 형성하는 단계가 포함될 수 있다(S60). 웨이퍼 칩의 스택이 완료된 스트립은 패키징 등은 다른 공정으로 이동하게 되며, 추가적인 웨이퍼 칩의 스택이 필요한 스트립은 다시 상기 설명한 단계를 반복하게 된다(S70).
이때 웨이퍼 칩 이 이미 스택된 스트립의 경우 상기 테스트부에서 불량으로 판단되어 NG 마킹이 된 웨이퍼 칩 스택에는 추가적인 웨이퍼 칩의 스택을 하지 않도록 상기 다이 본딩부에서 웨이퍼 칩의 스택을 하는 단계(S40) 이전에 NG 비전 검 사 실시하는 단계를 포함할 수 있다. 다른 방법으로 상기 테스트부에서 NG 마킹이 된 웨이퍼 칩 스택에는 추가적인 웨이퍼 칩의 스택을 하지 않도록 판단한 불량 여부와 NG 마킹 여부에 관한 정보를 상기 다이 본딩부에서 온라인으로 받는 단계를 포함할 수 있다.
도 3에 따른, 본 발명에 따른 테스트 방법에서 웨이퍼 칩이 스택된 스트립에서 웨이퍼 칩 스택에 대한 테스트를 실시하여 불량이 있는 경우에는 NG 마킹이 표시하는 단계(S40)는 스트립을 상기 테스트부로 이동하는 단계, 불량인 웨이퍼 칩 스택에 대해서는 테스트를 생략하기 위하여 NG 검사를 하는 제1 NG 검사 단계, 제1 NG 검사 단계 후 테스트를 위한 콘택에 맞도록 스트립을 정렬하는 단계, 정렬된 스트립을 테스트를 위하여 고정하는 단계, 고정된 스트립 상의 웨이퍼 칩 스택에 대하여 전기적인 연결을 통하여 불량 여부를 테스트하는 단계, 테스트 결과 불량으로 판단된 웨이퍼 칩 스택에 대하여 NG 마킹을 하는 NG 마킹 단계, NG 마킹이 제대로 되었는지를 검사하는 제2 NG 검사 단계, 테스트가 완료된 스트립을 상기 테스트부에서 배출하는 단계를 포함한다.
이와 같이 본 발명에 따른 테스트 장치 및 테스트 방법에 따르면, 웨이퍼 칩 스택을 스트립 상태에서 테스트할 수 있다. 따라서 웨이퍼 칩의 스택이 완료되기 전에도 불량 여부를 판단할 수 있다.
또한 본 발명에 따른 테스트 장치 및 테스트 방법을 이용하면 불량으로 판단된 스트립의 웨이퍼 칩 스택에는 추가적인 웨이퍼 칩의 스택을 하지 않을 수 있다. 이를 통하여 추가적인 웨이퍼 칩의 스택이 불필요한 부분에서는 웨이퍼 칩의 스택을 생략하여 공정 생산성을 높일 수 있고, 또한 불필요한 웨이퍼 칩의 낭비도 막을 수 있다. 또한 불량으로 판단된 이후에는 추가적인 스태킹을 하지 않을 수 있다. 따라서 스트립 상에 불량으로 판단된 단계에서 웨이퍼 칩의 스택이 중단된 상태로 남게 되어, 불량의 원인을 분석하고 개선하는 데에도 많은 도움이 될 수 있다.

Claims (14)

  1. 웨이퍼 칩이 스택되어 웨이퍼 칩 스택이 형성된 스트립을 테스트 장치로 전송시키기 위한 스트립 전송부;
    상기 스트립 전송부의 일측에 연결되어 상기 스트립을 이송하기 위한 스트립 레일부;
    상기 스트립 레일부 상의 상기 스트립 전송부측에 위치하여 상기 웨이퍼 칩 스택에 NG 마킹이 있는지의 여부를 검사하기 위한 제1 NG 비전부;
    상기 제1 NG 비전부의 상기 스트립 전송부가 있는 반대측에 위치하여 테스트를 위해 상기 스트립 레일 상의 상기 스트립을 정렬하는 스트립 정렬부;
    상기 스트립 정렬부의 상기 제1 NG 비전부가 있는 반대측에 위치하여 상기 웨이퍼 칩 스택과 전기적인 연결을 한 후 테스트를 실시하는 테스트 콘택부;
    상기 테스트 콘택부의 상기 스트립 정렬부가 있는 반대측에 위치하여 불량으로 판단된 상기 웨이퍼 칩 스택에 NG 마킹을 하는 NG 마킹부;
    상기 NG 마킹부의 상기 스트립 정렬부가 있는 반대측에 위치하여 상기 NG 마킹이 제대로 되었는지를 검사하는 제2 NG 비전부; 및
    상기 스트립 레일부의 타측에 위치하여 연결되어 테스트와 NG 마킹이 끝난 스트립을 외부로 배출하는 스트립 배출부를 포함하는 웨이퍼 칩 스택을 위한 테스트 장치.
  2. 제1 항에 있어서, 상기 스트립 레일부는 상기 스트립의 폭에 따라서 폭의 조절을 하거나 또는 교체를 할 수 있는 기능을 더 포함하는 웨이퍼 칩 스택을 위한 테스트 장치.
  3. 제1 항에 있어서, 상기 스트립 레일부는 상기 테스트 콘택부를 중심으로 하여 위 또는 아래로 움직여질 수 있는 스트립 레일 업/다운부를 더 포함하는 웨이퍼 칩 스택을 위한 테스트 장치.
  4. 제3 항에 있어서, 상기 스트립 레일 업/다운부는 상기 테스트 콘택부를 중심으로 하여 상기 스트립의 2배 길이인 웨이퍼 칩 스택을 위한 테스트 장치.
  5. 제1 항에 있어서, 상기 테스트 콘택부는
    상기 스트립 레일의 상단에 위치하여 상기 웨이퍼 칩 스택의 테스트를 위한 프로브부를 가지는 탑 칩 홀더;
    테스트 중에 상기 스트립을 고정시켜주는 스트립 홀더;
    상기 스트립 레일의 하단에 위치하여 테스트 중에 상기 스트립을 지지하는 소켓 블록을 포함하는 웨이퍼 칩 스택을 위한 테스트 장치.
  6. 제5 항에 있어서, 스트립의 폭과 칩의 피치에 따라서 상기 탑 칩 홀더의 폭을 조절하거나 교체할 수 있는 웨이퍼 칩 스택을 위한 테스트 장치.
  7. 제5 항에 있어서, 상기 탑 칩 홀더에 위치하여 상기 탑 칩 홀더가 칩 스택 높이에 맞게 내려오도록 하는 감지 센스부를 포함하는 웨이퍼 칩 스택을 위한 테스트 장치.
  8. 제5 항에 있어서, 상기 탑 칩 홀더에 테스트를 위한 전기적인 연결을 위하여 높낮이를 조절할 수 있는 기능을 가지는 웨이퍼 칩 스택을 위한 테스트 장치.
  9. 제5 항에 있어서, 상기 소켓 블록에 테스트를 위한 전기적인 연결을 위하여 높낮이를 조절할 수 있는 기능을 가지는 웨이퍼 칩 스택을 위한 테스트 장치.
  10. 웨이퍼 칩을 스택하여 웨이퍼 칩 스택이 형성된 스트립을 테스트를 하기 위하여 테스트부로 이동하는 단계;
    불량인 부분에 대해서는 테스트를 생략하기 위하여 상기 웨이퍼 칩 스택에 대한 NG 검사를 하는 제1 NG 검사 단계;
    테스트를 위한 콘택을 위하여 상기 스트립을 정렬하는 단계;
    정렬된 상기 스트립을 테스트를 위하여 고정하는 단계;
    고정된 상기 웨이퍼 칩 스택에 대하여 전기적인 연결을 통하여 불량 여부를 테스트하는 단계;
    불량으로 판단된 상기 웨이퍼 칩 스택에 NG 마킹을 하는 NG 마킹 단계;
    NG 마킹이 제대로 되었는지를 검사하는 제2 NG 검사 단계; 및
    테스트가 완료된 상기 스트립을 상기 테스트부에서 배출하는 단계를 포함하는 웨이퍼 칩 스택을 위한 스트립용 테스트 방법.
  11. 웨이퍼 칩을 스택하여 웨이퍼 칩 스택이 형성된 스트립에서 스트립 상태로 웨이퍼 칩 스택에 대한 테스트를 하는 단계;
    테스트 결과 불량으로 판단된 상기 웨이퍼 칩 스택에 NG 마킹을 하는 단계; 및
    상기 웨이퍼 칩 스택 중에서 NG 마킹이 없는 웨이퍼 칩 스택에만 추가적인 웨이퍼 칩의 스택을 하는 다이 본딩 단계를 포함하는 웨이퍼 칩 스택을 위한 스트립용 테스트 방법.
  12. 제11 항에 있어서, 상기 웨이퍼 칩 스택의 테스트를 하는 단계 이전에, NG 마킹이 된 웨이퍼 칩 스택에 대하여는 테스트를 하는 단계를 생략하도록 하기 위한 NG 마킹 검사 단계를 더 포함하는 웨이퍼 칩 스택을 위한 스트립용 테스트 방법.
  13. 제11 항에 있어서, 상기 다이 본딩 단계에서 상기 웨이퍼 칩 스택의 테스트를 하는 단계 및 상기 NG 마킹을 하는 단계에서 각각 판단된 불량 여부에 관한 정보를 온라인으로 전송받는 단계를 포함하는 웨이퍼 칩 스택을 위한 스트립용 테스 트 방법.
  14. 제11 항에 있어서, 상기 웨이퍼 칩 스택의 테스트를 하는 단계는
    상기 스트립을 테스트를 하기 위한 테스트부로 이동하는 단계;
    불량인 부분에 대해서는 테스트를 생략하기 위하여 상기 웨이퍼 칩 스택에 대한 NG 검사를 하는 제1 NG 검사 단계;
    테스트를 위한 콘택을 위하여 상기 스트립을 정렬하는 단계;
    정렬된 상기 스트립을 테스트를 위하여 고정하는 단계;
    고정된 상기 웨이퍼 칩 스택에 대하여 전기적인 연결을 통하여 불량 여부를 테스트하는 단계;
    불량으로 판단된 상기 웨이퍼 칩 스택에 대하여 NG 마킹을 하는 NG 마킹 단계;
    NG 마킹이 제대로 되었는지를 검사하는 제2 NG 검사 단계; 및
    테스트가 완료된 상기 스트립을 상기 테스트부에서 배출하는 단계를 포함하는 웨이퍼 칩 스택을 위한 스트립용 테스트 방법.
KR1020070026256A 2007-03-16 2007-03-16 웨이퍼 칩 스택을 위한 테스트 장치 및 테스트 방법 KR20080084467A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070026256A KR20080084467A (ko) 2007-03-16 2007-03-16 웨이퍼 칩 스택을 위한 테스트 장치 및 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070026256A KR20080084467A (ko) 2007-03-16 2007-03-16 웨이퍼 칩 스택을 위한 테스트 장치 및 테스트 방법

Publications (1)

Publication Number Publication Date
KR20080084467A true KR20080084467A (ko) 2008-09-19

Family

ID=40024813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070026256A KR20080084467A (ko) 2007-03-16 2007-03-16 웨이퍼 칩 스택을 위한 테스트 장치 및 테스트 방법

Country Status (1)

Country Link
KR (1) KR20080084467A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112735964A (zh) * 2020-12-23 2021-04-30 武汉新芯集成电路制造有限公司 晶圆表面缺陷检测及表面修复方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112735964A (zh) * 2020-12-23 2021-04-30 武汉新芯集成电路制造有限公司 晶圆表面缺陷检测及表面修复方法
CN112735964B (zh) * 2020-12-23 2023-12-22 武汉新芯集成电路制造有限公司 晶圆表面缺陷检测及表面修复方法

Similar Documents

Publication Publication Date Title
US8525538B2 (en) Apparatus and method for testing a semiconductor device
US7223616B2 (en) Test structures in unused areas of semiconductor integrated circuits and methods for designing the same
KR100872054B1 (ko) 칩 스케일 패키지 지그 분리 시스템
US6820792B2 (en) Die bonding equipment
TW201812968A (zh) 半導體導帶排列裝置及半導體導帶排列方法
KR20100014162A (ko) 피검사체의 검사 방법 및 피검사체의 검사용 프로그램
JP2004184415A (ja) 半導体パッケージの検査装置及びこれを利用した検査方法
JP2008300834A (ja) マルチプローブカードユニット、それを備えたプローブ検査装置、それらの製造方法、及びプローブ検査装置を利用する方法
KR20120110612A (ko) 핸들러 트레이 및 이를 포함하는 테스트 시스템
US6337221B1 (en) Die bonding method for manufacturing fine pitch ball grid array packages
JP2007049161A (ja) ドーナッツ型並列プローブカード及びそれを利用したウェーハの検査方法
KR100640634B1 (ko) 반도체 패키지 검사장치 및 이를 이용한 검사방법
KR101995888B1 (ko) 리드 프레임 자동 검사 시스템
CN109073706B (zh) 基片检测装置
US6600329B2 (en) Method for inspecting electrical properties of a wafer and apparatus therefor
KR20080084467A (ko) 웨이퍼 칩 스택을 위한 테스트 장치 및 테스트 방법
KR100439309B1 (ko) 와이어 본딩된 칩 테스트 장치 및 방법
KR20210157324A (ko) 검사 장치에 있어서의 접촉 해제 방법 및 검사 장치
KR102072452B1 (ko) 프로브카드 헤드블럭의 제조방법
KR100439308B1 (ko) 칩 테스트 장치 및 방법
JPH07111395A (ja) Ｉｃデバイスの移載装置
JPH08261736A (ja) 半導体挿入抜取装置
JP3730106B2 (ja) 半導体の選別方法
JP2009038146A (ja) 基板処理装置
JPH0310675Y2 (ko)

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination