JP3730106B2 - 半導体の選別方法 - Google Patents
半導体の選別方法 Download PDFInfo
- Publication number
- JP3730106B2 JP3730106B2 JP2000313774A JP2000313774A JP3730106B2 JP 3730106 B2 JP3730106 B2 JP 3730106B2 JP 2000313774 A JP2000313774 A JP 2000313774A JP 2000313774 A JP2000313774 A JP 2000313774A JP 3730106 B2 JP3730106 B2 JP 3730106B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- defective
- fine
- chips
- yield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の属する技術分野】
この発明は、ウエハ電気的特性試験における不良選別方法および装置に関する。
【０００２】
【従来の技術】
従来、ウエハ電気的特性試験後の不良マーキングは、ＩＣテスタが判定する結果をプローバ装置に装着されているマーキング装置において行われている。また、ＩＣテスタの判定結果を貯え、後にマーキング用プローバ装置に判定結果を呼び出し、マーキングする方法が行われている。いずれもＩＣテスタが判定した結果そのままマーキングする方法である。
【０００３】
また、不良チップ周辺のみの良品チップをマーキングすると出荷個数が激減するおそれがある。
【０００４】
【発明が解決しようとする課題】
しかし、従来技術の方法では、良品チップと不良品チップの境界では、製造工程で問題があった場合、信頼性上問題のあるチップが出荷されるおそれがある。
【０００５】
また、不良チップ周辺のみの良品チップをマーキングすると出荷個数が激減するおそれがある。
【０００６】
【問題点を解決するための手段】
前記問題点を解決するために、この発明はＩＣテスタでの試験項目と各試験項目によるウエハ上の不良分布を解析し、不良分布のない部分はそのままとし、不良分布のある部分、もしくは不良チップの密度が高い部分の周辺良品チップを不良チップにすることができるようにした。
【０００７】
【発明の実施の形態】
本発明は、この発明はＩＣテスタでの試験項目と各試験項目によるウエハ上の不良分布を解析し、不良分布のない部分、または不良の密度の低い部分はそのままとし、不良分布のある部分だけあるいは不良チップも密度が高い部分の良品チップを不良チップにすることができるようにしたものである。
【０００８】
【実施例】
以下に、この発明の実施例を図面に基づいて説明する。
【０００９】
図１は実際のウエハの不良分布にをブロックに区切った。図２はブロックごとの歩留りと判定をあらわす。
【００１０】
本実施例において、図１のウエハをブロックごとに分ける。各ブロック内で図２のように、異常歩留りの判定を行う。本実施例では７０％を異常歩留りとする。異常歩留り以下を不良ブロックとし×で示す。そして不良ブロックに一辺でも接しているブロックを△で示し、次回判定対象ブロックとする。次回判定対象ブロックはブロック内に不良分布がある可能性があるため、再度判定をする。次回判定対象ブロックと不良ブロック以外を良品ブロックとして、良品チップにマーキングする対象ブロックからはずす。
【００１１】
一回目の判定後、さらに不良ブロックと次回判定対象ブロックを細かいブロックに分け、前記判定の手順を繰り返し、次回判定対象ブロック、不良ブロック、良品ブロックの３つに分ける。不良分布の周辺を何チップ不良にしたいかで、ブロック内のチップ数をどこまで少なくするかが決まり、繰り返しの回数も決まる。
【００１２】
ただし、ブロック内で異常歩留りの判定ができる個数までが限度となる。そして不良ブロックと不良ブロックに接しているブロックにあるチップのすべてマーキングを行う。
【００１３】
以上の手順により、不良分布がある、もしくは不良密度が高いブロック以外は排除されていくため、分布の無いブロック、もしくは不良密度の低いブロックは、良品チップにマーキングされる可能性が無い。
【００１４】
【発明の効果】
この発明は、以上説明したようにな方法を用いると、不良分布がある、もしくは不良密度が高いブロックのみ選択されるため、信頼性のあるチップまで余分に不良にすること無く、信頼性の低いチップのみを排除することが可能となり、出荷数の確保と製品品質の向上が同時に効果がある
【図面の簡単な説明】
【図１】実際のウエハの不良分布のあるウエハをブロックに区切った図
【図２】ブロックごとの歩留りと判定結果
Claims (2)
- ウェハの電気特性試験において、ウェハを複数の半導体チップからなるブロックに区切り、前記ブロック内の歩留りを予め設定されている異常歩留りと比較して、前記ブロック内の歩留りのほうが高いものを良品ブロックとし、前記ブロック内の歩留りのほうが低いものを不良ブロックとし、前記不良ブロックに隣接する良品ブロックおよび前記不良ブロックにあるすべてのチップを不良と判定する工程と、不良と判定されたすべてのチップに不良マーキングする工程と、を有することを特徴とする半導体の選別方法。
- 前記不良ブロックに隣接する良品ブロックおよび前記不良ブロックをさらに細かいブロックに分割し、前記細かいブロック内の歩留りを予め設定されている異常歩留りと比較して、前記細かいブロック内の歩留りのほうが高いものを細かい良品ブロックとし、前記細かいブロックの歩留りのほうが低いものを細かい不良ブロックとし、前記細かい不良ブロックに隣接する細かい良品ブロックおよび前記細かい不良ブロックにあるすべてのチップを不良と判定することを複数回繰り返す工程を有することを特徴とする請求項１に記載の半導体の選別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000313774A JP3730106B2 (ja) | 2000-10-13 | 2000-10-13 | 半導体の選別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000313774A JP3730106B2 (ja) | 2000-10-13 | 2000-10-13 | 半導体の選別方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002124551A JP2002124551A (ja) | 2002-04-26 |
| JP3730106B2 true JP3730106B2 (ja) | 2005-12-21 |
Family
ID=18793134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000313774A Expired - Lifetime JP3730106B2 (ja) | 2000-10-13 | 2000-10-13 | 半導体の選別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3730106B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8440474B2 (en) | 2008-07-22 | 2013-05-14 | Ricoh Company, Ltd. | Chip quality determination method and marking mechanism using same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5024162B2 (ja) * | 2008-03-31 | 2012-09-12 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体試験装置 |
-
2000
- 2000-10-13 JP JP2000313774A patent/JP3730106B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8440474B2 (en) | 2008-07-22 | 2013-05-14 | Ricoh Company, Ltd. | Chip quality determination method and marking mechanism using same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002124551A (ja) | 2002-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108519550B (zh) | 集成电路晶圆测试优化方法 | |
| US7107117B2 (en) | Sorting a group of integrated circuit devices for those devices requiring special testing | |
| US6890775B2 (en) | Yield based, in-line defect sampling method | |
| US5534786A (en) | Burn-in and test method of semiconductor wafers and burn-in boards for use in semiconductor wafer burn-in tests | |
| US20090000995A1 (en) | Good chip classifying method on wafer, and chip quality judging method, marking mechanism, and manufacturing method of semiconductor device using the good chip classifying method | |
| US7223616B2 (en) | Test structures in unused areas of semiconductor integrated circuits and methods for designing the same | |
| JP2005538562A (ja) | ウェーハレベルでの短縮されたチップテスト方式 | |
| US7386420B2 (en) | Data analysis method for integrated circuit process and semiconductor process | |
| US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
| US20070035318A1 (en) | Donut-type parallel probe card and method of testing semiconductor wafer using same | |
| KR100652417B1 (ko) | 인-트레이(Ｉｎ-ｔｒａｙ) 상태의 반도체 패키지 검사장치및 검사방법 | |
| WO2007046629A1 (en) | Semiconductor package sorting method | |
| JP3730106B2 (ja) | 半導体の選別方法 | |
| JP4080087B2 (ja) | 分析方法，分析システム及び分析装置 | |
| CN111146106A (zh) | 一种快速筛选芯片失效风险的方法 | |
| KR100655689B1 (ko) | 프로브 방법, 프로브 방법에 사용되는 프로브 카드, 및프로브 카드를 이용해서 프로브 방법을 수행하기 위한프로브 장치 | |
| JP2904049B2 (ja) | 半導体装置の試験方法 | |
| JPH05299484A (ja) | 半導体ウェハ | |
| JP2969822B2 (ja) | 半導体装置の製造管理システム | |
| JP2001210682A (ja) | 半導体選別装置 | |
| JP3012242B2 (ja) | 半導体集積回路の製造方法 | |
| JPH05136243A (ja) | エージング等テスト用パターンを付加した半導体ウエハー | |
| KR100525103B1 (ko) | 웨이퍼 비지니스 에스비엘 방법 | |
| CN118098331A (zh) | 晶圆的测试方法 | |
| JP2004266017A (ja) | 半導体ウエハの検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051005 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3730106 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131014 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |