CN118098331A - 晶圆的测试方法 - Google Patents
晶圆的测试方法 Download PDFInfo
- Publication number
- CN118098331A CN118098331A CN202410181057.XA CN202410181057A CN118098331A CN 118098331 A CN118098331 A CN 118098331A CN 202410181057 A CN202410181057 A CN 202410181057A CN 118098331 A CN118098331 A CN 118098331A
- Authority
- CN
- China
- Prior art keywords
- test
- wafer
- analog quantity
- testing
- test area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 146
- 230000002950 deficient Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 18
- 239000000523 sample Substances 0.000 claims description 6
- 238000003466 welding Methods 0.000 claims 1
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 230000005856 abnormality Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012812 general test Methods 0.000 description 1
- 238000013102 re-test Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种晶圆的测试方法，提供待测试的晶圆，晶圆上具有多个测试区，每个测试区包括多个die，设置晶圆测试的bin失效率卡控规格，设置每个测试区的模拟量数值卡控规格，模拟量为测试区中die用于擦写读的电压；对晶圆上的不同测试区进行良率测试，并记录其测试信息；根据测试信息获取bin失效率，以及每个测试区的模拟量测试值与模拟量目标值之间的模拟量差值；根据bin失效率和模拟量差值判断待测试的晶圆是否为不良品。本发明能够提前筛选出模拟量数值异常的区域，能够避免对之后良率测试形成影响，避免重测、节省测试时间。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种晶圆的测试方法。
背景技术
Flash(闪存)产品良率测试旨在快速筛选出工艺异常die，在测试过程中难免会因探针卡接触不良等原因导致测试异常，导致良率测试图存在问题测试图形(如图1所示)；
存在一种失效表现为CP1(第一部分良率测试)良率正常，但是每个测试区之间的模拟量(擦写读用到的高压)数值已经发生了偏移，进而导致后续的良率测试存在失效。
为解决上述问题，需要提出一种新型的晶圆的测试方法。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆的测试方法，用于解决现有技术中每个测试区之间的模拟量(擦写读用到的高压)数值已经发生了偏移，进而导致后续的良率测试存在失效的问题。
为实现上述目的及其他相关目的，本发明提供一种晶圆的测试方法，包括：
步骤一、提供待测试的晶圆，所述晶圆上具有多个测试区，每个所述测试区包括多个die，设置晶圆测试的bin失效率卡控规格，设置每个所述测试区的模拟量数值卡控规格，所述模拟量为所述测试区中所述die用于擦写读的电压；
步骤二、对所述晶圆上的不同所述测试区进行良率测试，并记录其测试信息；
步骤三、根据所述测试信息获取bin失效率，以及每个所述测试区的模拟量测试值与模拟量目标值之间的模拟量差值；
步骤四、根据所述bin失效率和所述模拟量差值判断所述待测试的晶圆是否为不良品：
若bin失效且所述模拟量差值不超过卡控标准，则判断所述待测试的晶圆为不良品；
若bin不失效且所述模拟量差值不超过卡控标准，则判断所述待测试的晶圆为良品；
若bin不失效且所述模拟量差值超过卡控标准，则判断所述待测试的晶圆为不良品。
优选地，步骤一中的所述设置每个所述测试区的模拟量数值卡控规格的方法包括：获取所述测试区中每个所述die的模拟量数值；根据每个所述die的模拟量数值获取每个所述测试区的模拟量数值；根据每个所述测试区的模拟量数值设置其卡控规格。
优选地，步骤一中根据所述测试区中所有所述die的模拟量数值的众数、平均数或中位数作为每个所述测试区的模拟量目标数值。
优选地，步骤一中的所述晶圆上设置有有用于引出不同所述测试区的焊垫。
优选地，所述焊垫用于与探针卡形成电接触进行良率测试。
优选地，步骤二中的所述良率测试为部分良率测试。
优选地，步骤二中的所述测试信息包括良率测试图以及每个所述测试区中所述die的模拟量测试数值。
优选地，所述方法用于闪存器件的良率测试。
如上所述，本发明的晶圆的测试方法，具有以下有益效果：
本发明能够提前筛选出模拟量数值异常的区域，能够避免对之后良率测试形成影响，避免重测、节省测试时间。
附图说明
图1显示为现有技术的良率测试图存在问题测试图形示意图；
图2显示为本发明的晶圆测试方法示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2，本发明提供一种晶圆的测试方法，包括：
步骤一、提供待测试的晶圆，晶圆上具有多个测试区，每个测试区包括多个die，设置晶圆测试的bin失效率卡控规格，定义bin失效率大于卡控标准为bin失效，设置每个测试区的模拟量数值卡控规格，模拟量为测试区中die用于擦写读的电压；
在半导体芯片测试行业，在进行晶圆级产品或IP的测试时，往往需要进行多个条件多个项目下的测试或者验证。
CP测试按照预定的测试项目顺序依次进行，测试根据预先设定的测试项目依次向下测试，测试项目包含项目1～项目N，依次向下进行测试。若晶圆通过了测试项目1，则继续向下进行项目2的测试，若测试项目1失败，则被判定为失效组fail bin结束测试，即如进行到某个项目测试失败，则对应晶粒(die)标志为相应的芯片分组(Bin)编号，停止后续测试，依次类推……。
在一些实施例中，步骤一中的设置每个测试区的模拟量数值卡控规格的方法包括：获取测试区中每个die的模拟量数值；根据每个die的模拟量数值获取每个测试区的模拟量数值；根据每个测试区的模拟量数值设置其卡控规格。
在一些实施例中，步骤一中根据测试区中所有die的模拟量数值的众数、平均数或中位数作为每个测试区的模拟量目标数值。
在一些实施例中，步骤一中的晶圆上设置有有用于引出不同测试区的焊垫。
在一些实施例中，焊垫用于与探针卡形成电接触进行良率测试。
通常晶圆测试机台在进行一般测试时，晶圆放置于测试机台中，通过专用的探针卡连接到晶圆上的单个芯片(DIE)上的焊垫(PAD)上，探针与晶圆上的待测器件进行物理和电学的接触，在电学测试中，它们传递进出晶圆测试结构焊垫的电流，一张探针卡上一般有数百个探针，排列正确且保持在同一个平面上。
步骤二、对晶圆上的不同测试区进行良率测试，并记录其测试信息；
在一些实施例中，步骤二中的良率测试为部分良率测试。
在一些实施例中，步骤二中的测试信息包括良率测试图以及每个测试区中die的模拟量测试数值。
步骤三、根据测试信息获取bin失效率，以及每个测试区的模拟量测试值与模拟量目标值之间的模拟量差值；
步骤四、根据bin失效率和模拟量差值判断待测试的晶圆是否为不良品：
若bin失效且模拟量差值不超过卡控标准，则判断待测试的晶圆为不良品；
若bin不失效且模拟量差值不超过卡控标准，则判断待测试的晶圆为良品；
若bin不失效且模拟量差值超过卡控标准，则判断待测试的晶圆为不良品。即提前设置每个测试区的模拟量数值卡控规格，提前筛选出模拟量数值异常的区域，能够避免对之后良率测试形成影响，避免重测、节省测试时间。
在一些实施例中，方法用于闪存器件的良率测试。此处也可用于其他器件，不作具体限定。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
综上所述，本发明能够提前筛选出模拟量数值异常的区域，能够避免对之后良率测试形成影响，避免重测、节省测试时间。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种晶圆的测试方法，其特征在于，至少包括：
步骤一、提供待测试的晶圆，所述晶圆上具有多个测试区，每个所述测试区包括多个die，设置晶圆测试的bin失效率卡控规格，设置每个所述测试区的模拟量数值卡控规格，所述模拟量为所述测试区中所述die用于擦写读的电压；
步骤二、对所述晶圆上的不同所述测试区进行良率测试，并记录其测试信息；
步骤三、根据所述测试信息获取bin失效率，以及每个所述测试区的模拟量测试值与模拟量目标值之间的模拟量差值；
步骤四、根据所述bin失效率和所述模拟量差值判断所述待测试的晶圆是否为不良品：
若bin失效且所述模拟量差值不超过卡控标准，则判断所述待测试的晶圆为不良品；
若bin不失效且所述模拟量差值不超过卡控标准，则判断所述待测试的晶圆为良品；
若bin不失效且所述模拟量差值超过卡控标准，则判断所述待测试的晶圆为不良品。
2.根据权利要求1所述的晶圆的测试方法，其特征在于：步骤一中的所述设置每个所述测试区的模拟量数值卡控规格的方法包括：获取所述测试区中每个所述die的模拟量数值；根据每个所述die的模拟量数值获取每个所述测试区的模拟量数值；根据每个所述测试区的模拟量数值设置其卡控规格。
3.根据权利要求2所述的晶圆的测试方法，其特征在于：步骤一中根据所述测试区中所有所述die的模拟量数值的众数、平均数或中位数作为每个所述测试区的模拟量目标数值。
4.根据权利要求1所述的晶圆的测试方法，其特征在于：步骤一中的所述晶圆上设置有有用于引出不同所述测试区的焊垫。
5.根据权利要求1所述的晶圆的测试方法，其特征在于：所述焊垫用于与探针卡形成电接触进行良率测试。
6.根据权利要求1所述的晶圆的测试方法，其特征在于：步骤二中的所述良率测试为部分良率测试。
7.根据权利要求1所述的晶圆的测试方法，其特征在于：步骤二中的所述测试信息包括良率测试图以及每个所述测试区中所述die的模拟量测试数值。
8.根据权利要求1所述的晶圆的测试方法，其特征在于：所述方法用于闪存器件的良率测试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410181057.XA CN118098331A (zh) | 2024-02-18 | 2024-02-18 | 晶圆的测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410181057.XA CN118098331A (zh) | 2024-02-18 | 2024-02-18 | 晶圆的测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118098331A true CN118098331A (zh) | 2024-05-28 |
Family
ID=91146922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410181057.XA Pending CN118098331A (zh) | 2024-02-18 | 2024-02-18 | 晶圆的测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118098331A (zh) |
-
2024
- 2024-02-18 CN CN202410181057.XA patent/CN118098331A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7519882B2 (en) | Intelligent binning for electrically repairable semiconductor chips | |
| CN108519550B (zh) | 集成电路晶圆测试优化方法 | |
| US4985676A (en) | Method and apparatus of performing probing test for electrically and sequentially testing semiconductor device patterns | |
| US5764650A (en) | Intelligent binning for electrically repairable semiconductor chips | |
| US20080114558A1 (en) | Augmenting semiconductor's devices quality and reliability | |
| KR20070047846A (ko) | 반도체집적회로장치 및 그 검사방법, 반도체웨이퍼, 및번인검사장치 | |
| CN111293048B (zh) | 一种晶圆测试系统及其方法 | |
| US7719301B2 (en) | Testing method of semiconductor integrated circuit and information recording medium | |
| US6939727B1 (en) | Method for performing statistical post processing in semiconductor manufacturing using ID cells | |
| US6963213B1 (en) | Auto-recovery wafer testing apparatus and wafer testing method | |
| CN118098331A (zh) | 晶圆的测试方法 | |
| US6943573B1 (en) | System and method for site-to-site yield comparison while testing integrated circuit dies | |
| CN111157868B (zh) | 晶圆重测的方法及测试设备 | |
| KR100821095B1 (ko) | 반도체 테스트장치 및 그 테스트방법 | |
| JP2008103601A (ja) | 半導体装置の製造方法 | |
| US6184569B1 (en) | Semiconductor chip inspection structures | |
| KR100718457B1 (ko) | 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법 | |
| JP3043702B2 (ja) | プローバー装置 | |
| JPH01244380A (ja) | Ｉｃ試験装置 | |
| JP2003209147A (ja) | チップ製造方法およびシステム | |
| CN116298786A (zh) | 一种防止晶圆测试设备损坏的测试方法 | |
| JPH11223660A (ja) | 半導体試験装置およびこれを用いた半導体試験方法 | |
| JP2002156404A (ja) | 半導体測定方法及び半導体測定装置 | |
| JPS6218037Y2 (zh) | ||
| CN111257727A (zh) | 侦测wat测试中电弧放电的装置和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |