CN112986793B - 集成电路测试装置的清洁方法 - Google Patents

集成电路测试装置的清洁方法 Download PDF

Info

Publication number
CN112986793B
CN112986793B CN202010685598.8A CN202010685598A CN112986793B CN 112986793 B CN112986793 B CN 112986793B CN 202010685598 A CN202010685598 A CN 202010685598A CN 112986793 B CN112986793 B CN 112986793B
Authority
CN
China
Prior art keywords
chip structure
dummy chip
dummy
integrated circuit
contact point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010685598.8A
Other languages
English (en)
Other versions
CN112986793A (zh
Inventor
曾建财
陈志铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN112986793A publication Critical patent/CN112986793A/zh
Application granted granted Critical
Publication of CN112986793B publication Critical patent/CN112986793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供了一种适用于集成电路测试设备的集成电路测试装置的清洁方法，其包括以下步骤：将多个待测芯片结构、至少一第一虚设芯片结构以及至少一第二虚设芯片结构放置于所述集成电路测试设备中；以及使用测试装置对所述多个待测芯片结构、所述至少一第一虚设芯片结构以及所述至少一第二虚设芯片结构进行集成电路测试。在所述集成电路测试期间，所述测试装置的接触点轮流接触所述多个待测芯片结构、所述至少一第一虚设芯片结构以及所述至少一第二虚设芯片结构的接触点。所述至少一第一虚设芯片结构的接触点的硬度大于所述测试装置的接触点的硬度。所述至少一第二虚设芯片结构的接触点的硬度小于所述测试装置的接触点的硬度。

Description

集成电路测试装置的清洁方法
技术领域
本发明是有关于一种集成电路测试装置的清洁方法。
背景技术
一般来说，当半导体芯片完成封装之后，形成半导体芯片结构，且会使用集成电路测试设备对半导体芯片结构进行测试。举例来说，可利用分类机(handler)对多个半导体芯片结构进行集成电路测试并进行分类。在测试过程中，利用分类机中的测试装置的接触点接触半导体芯片结构的接触点来量测电信号，以测试半导体芯片结构的电性能并评估半导体芯片结构是否异常。
然而，当测试装置的接触点与半导体芯片结构的接触点多次接触之后，半导体芯片结构的接触点上因与外界环境接触而产生的金属氧化物或其他杂质会逐渐堆积在测试装置的接触点上而产生污染，导致测试结果不精确，因而对测试装置的测试稳定性造成影响。此外，当污染问题严重时，甚至必须更换整个集成电路测试设备的零件。为了解决上述问题，目前大多采用人工的方式将集成电路测试设备拆解以进行清洁。如此一来，除了清洁时需要消耗大量的时间与人力之外，还必须将测试停止，且当再次进行测试时需要重新进行参数设定，因而影响产出效率。此外，采用人工的方式来进行清洁仍无法有效地确保清洁程度。
发明内容
本发明提供一种集成电路测试装置的清洁方法，其不需将测试过程停止即可达到清洁测试装置的目的。
本发明的集成电路测试装置的清洁方法适用于集成电路测试设备，其包括以下步骤：将多个待测芯片结构、至少一第一虚设芯片结构以及至少一第二虚设芯片结构放置于所述集成电路测试设备中；以及使用测试装置对所述多个待测芯片结构、所述至少一第一虚设芯片结构以及所述至少一第二虚设芯片结构进行集成电路测试。在所述集成电路测试期间，所述测试装置的接触点轮流接触所述多个待测芯片结构、所述至少一第一虚设芯片结构以及所述至少一第二虚设芯片结构的接触点。所述至少一第一虚设芯片结构的接触点的硬度大于所述测试装置的接触点的硬度。所述至少一第二虚设芯片结构的接触点的硬度小于所述测试装置的接触点的硬度。
在本发明的集成电路测试装置的清洁方法的实施例中，所述至少一第一虚设芯片结构的接触点是接地的。
在本发明的集成电路测试装置的清洁方法的实施例中，所述至少一第二虚设芯片结构的接触点是接地的。
在本发明的集成电路测试装置的清洁方法的实施例中，所述至少一第一虚设芯片结构的接触点的材料例如为工业用钻石、氮化硼或磨石子。
在本发明的集成电路测试装置的清洁方法的实施例中，所述至少一第二虚设芯片结构的接触点的材料例如为金、银或铜。
在本发明的集成电路测试装置的清洁方法的实施例中，所述多个待测芯片结构的接触点的材料例如为合金。
在本发明的集成电路测试装置的清洁方法的实施例中，所述多个待测芯片结构、所述至少一第一虚设芯片结构以及所述至少一第二虚设芯片结构的外形是相同的。
在本发明的集成电路测试装置的清洁方法的实施例中，所述至少一第一虚设芯片结构以及所述至少一第二虚设芯片结构的封胶与所述多个待测芯片结构的封胶在外观上不同。
在本发明的集成电路测试装置的清洁方法的实施例中，所述至少一第一虚设芯片结构以及所述至少一第二虚设芯片结构的封胶的颜色与所述多个待测芯片结构的封胶的颜色不同。
在本发明的集成电路测试装置的清洁方法的实施例中，所述集成电路测试设备例如为芯片结构分类机。
基于上述，在本发明中，在对芯片结构进行集成电路测试期间，使用虚设芯片结构的接触点来对测试装置的接触点进行清洁。因此，可在不将集成电路测试设备停止且不利用人工方式的情况下清洁测试装置的接触点，因而可节省大量的时间以及人力。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1为依据本发明实施例所绘示的集成电路测试装置的清洁方法的流程图；
图2A至图2D为依据本发明实施例所绘示的集成电路测试装置的清洁方法的流程剖面示意图。
附图标记：
100、102：步骤
200：待测芯片结构
200a、202a、204a：封胶
200b、202b、204b、302：接触点
202：第一虚设芯片结构
204：第二虚设芯片结构
206：芯片结构承载装置
300：测试装置
具体实施方式
图1为依据本发明实施例所绘示的集成电路测试装置的清洁方法的流程图。图2A至图2D为依据本发明实施例所绘示的集成电路测试装置的清洁方法的流程剖面示意图。请同时参照图1与图2A，在步骤100中，将待测芯片结构200、第一虚设芯片结构202以及第二虚设芯片结构204放置于集成电路测试设备中。在本实施例中，将多个待测芯片结构200、一个第一虚设芯片结构202以及一个第二虚设芯片结构204放置于分类机中的芯片结构承载装置206上。这些芯片结构的排列方式取决于实际需求以及设备的设计。举例来说，在本实施例中，将第一虚设芯片结构202以及第二虚设芯片结构204安插于一列的待测芯片结构200中，且第一虚设芯片结构202与第二虚设芯片结构204之间存在多个个待测芯片结构200，但本发明不限于此。在其他实施例中，第一虚设芯片结构202与第二虚设芯片结构204亦可连续地设置。此外，本发明不对第一虚设芯片结构202与第二虚设芯片结构204的排列顺序作限制。另外，本发明亦不对待测芯片结构200、第一虚设芯片结构202以及第二虚设芯片结构204的数量作限制。
待测芯片结构可为各种类型的半导体芯片结构，其包括基板、芯片、导线、接触点、封胶等熟知的元件，本发明不对此作特别限定。在本实施例中，待测芯片结构200具有四方扁平封装(quad flat package，QFP)结构，其包括封胶200a、接触点200b以及其他未绘示的熟知元件(例如芯片、导线、导线架等)。这些待测芯片结构200放置于集成电路测试设备(分类机)中之后，可藉由测试装置来对其进行电性测试，以评估经测试的待测芯片结构200为正常或异常。
第一虚设芯片结构202与第二虚设芯片结构204具有与待测芯片结构200相同的外形，以利于将这些芯片结构放置于芯片结构承载装置206上，且可使用相同的装置对这些芯片结构进行操作(例如夹取)。此外，第一虚设芯片结构202与第二虚设芯片结构204不具有电特性。详细地说，第一虚设芯片结构202与第二虚设芯片结构204具有与待测芯片结构200相同的外形，因此第一虚设芯片结构202可包括封胶202a与接触点202b，且第二虚设芯片结构204可包括封胶204a与接触点204b，但第一虚设芯片结构202与第二虚设芯片结构204不具有电特性。因此，在本实施例中，第一虚设芯片结构202与第二虚设芯片结构204可仅包括封胶与接触点而不需具有芯片、导线、导线架等元件，但本发明不限于此。
此外，为了便于分辨待测芯片结构200、第一虚设芯片结构202以及第二虚设芯片结构204，第一虚设芯片结构202以及第二虚设芯片结构204的封胶与待测芯片结构200的封胶在外观上不同。举例来说，第一虚设芯片结构202的封胶202a以及第二虚设芯片结构204的封胶204a与待测芯片结构200的封胶200a可具有不同的颜色。如此一来，可在后续的处理中轻易地将第一虚设芯片结构202以及第二虚设芯片结构204移除。在本实施例中，第一虚设芯片结构202的封胶202a、第二虚设芯片结构204的封胶204a以及待测芯片结构200的封胶200a彼此具有不同的颜色，但本发明不限于此。在其他实施例中，第一虚设芯片结构202的封胶202a与第二虚设芯片结构204的封胶204a可具有相同的颜色，但与待测芯片结构200的封胶200a的颜色不同。此外，在其他实施例中，这些芯片结构的封胶上可具有不同的记号，只要能够以肉眼轻易辨识出差异即可。
第一虚设芯片结构202的接触点202b的材料例如为具有高硬度与高粗糙度的材料，例如工业用钻石、氮化硼或磨石子，以使其硬度大于后续进行测试时测试装置的接触点的硬度。第二虚设芯片结构204的接触点204b的材料例如为具有导电性的金属，例如金、银或铜，以使其硬度小于上述测试装置的接触点的硬度。关于接触点202b与接触点204b的功能将在后续作说明。
请同时参照图1与图2B，在步骤102中，使用分类机中的测试装置300对这些芯片结构进行集成电路测试。测试装置300例如是探针或其他用以量测电信号的装置。在集成电路测试期间，测试装置300的接触点302逐一与这些芯片结构的接触点接触，并将量测到的电信号传送至接收装置(未绘示)。测试装置300的接触点302的材料例如为合金，其具有良好的导电性以及适当的硬度。在图2B所示的步骤中，测试装置300的接触点302逐一接触每一个待测芯片结构200的接触点200b，以对这些待测芯片结构200进行测试。由于待测芯片结构200的接触点200b暴露于外界环境时其表面上容易产生金属氧化物或杂质，因此当测试进行一段时间之后，测试装置300的接触点302上往往会堆积来自待测芯片结构200的接触点200b的金属氧化物或杂质，使得测试装置300的接触点302的电性受到影响。此时，需要对测试装置300的接触点302进行清洁处理，以避免后续的测试结果受到金属氧化物或杂质的影响。
请同时参照图1与图2C，在对待测芯片结构200进行测试经过特定时间之后，测试装置300的接触点302接触到第一虚设芯片结构202的接触点202b。上述的特定时间取决于实际需求，可藉由改变待测芯片结构200的测试数量来进行调整。此时，测试装置300的接触点302上已堆积有来自许多待测芯片结构200的接触点200b的金属氧化物或杂质。当测试装置300的接触点302接触到第一虚设芯片结构202的接触点202b时，接触点302与接触点202b之间会产生摩擦。在本实施例中，由于第一虚设芯片结构202的接触点202b具有高硬度与高粗糙度且接触点202b的硬度高于接触点302的硬度，因此藉由接触点302与接触点202b之间的摩擦可有效地移除接触点302上的金属氧化物或杂质。如此一来，可使接触点302恢复原本的导电性而能够对接续在第一虚设芯片结构202之后的待测芯片结构200进行测试。
然而，当测试装置300持续对待测芯片结构200进行测试之后，测试装置300的接触点302本身的材料耗损也会降低其导电能力。
请同时参照图1与图2D，在对待测芯片结构200进行测试经过特定时间之后，测试装置300的接触点302接触到第二虚设芯片结构204的接触点204b。上述的特定时间取决于实际需求，可藉由改变待测芯片结构200的测试数量来进行调整。此时，测试装置300的接触点302已与待测芯片结构200的接触点202b多次摩擦或其本身的材料已损耗而导致其导电能力降低。当测试装置300的接触点302接触到第二虚设芯片结构204的接触点204b时，接触点302与接触点204b之间会产生摩擦。在本实施例中，由于第二虚设芯片结构204的接触点204b具有良好的导电性且接触点204b的硬度小于接触点302的硬度，因此藉由接触点302与接触点204b之间的摩擦可使得接触点302的表面上能够吸附接触点204b的材料。如此一来，可使接触点302上附着有具有良好导电性的材料，因而恢复甚至提高原本的导电能力，进而能够对接续在第二虚设芯片结构204之后的待测芯片结构200进行测试。
由上述可知，在本实施例中，在不将集成电路测试设备停止的情况下，可不利用人工的方式对测试装置300的接触点302进行清洁以及提升其导电能力，因此节省了大量的时间以及人力。
在本实施例中，测试装置300的接触点302先接触到第一虚设芯片结构202的接触点202b，再接触到第二虚设芯片结构204的接触点204b，但本发明不限于此。在其他实施例中，测试装置300的接触点302也可以先接触到第二虚设芯片结构204的接触点204b，再接触到第一虚设芯片结构202的接触点202b。此外，在其他实施例中，第一虚设芯片结构202与第二虚设芯片结构204可以接续地设置。也就是说，在本发明中，第一虚设芯片结构202与第二虚设芯片结构204可视实际需求与设计而安插于一列的待测芯片结构200中的任何位置。
此外，由于测试装置300的接触点302与这些待测芯片结构200的接触点200b多次接触之后会累积静电于其上，而静电也会对测试结果造成影响。因此，在其他实施例中，第一虚设芯片结构202的接触点202b及/或第二虚设芯片结构204的接触点204b可以设置为接地。如此一来，当测试装置300的接触点302与接触点202b及/或接触点204b接触时，可经由接触点202b及/或接触点204b来移除累积于测试装置300的接触点302上的静电。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种集成电路测试装置的清洁方法，适用于集成电路测试设备，其特征在于，所述集成电路测试装置的清洁方法包括：
将多个待测芯片结构、至少一第一虚设芯片结构以及至少一第二虚设芯片结构放置于所述集成电路测试设备中；以及
使用测试装置对所述多个待测芯片结构、所述至少一第一虚设芯片结构以及所述至少一第二虚设芯片结构进行集成电路测试，
其中在所述集成电路测试期间，所述测试装置的接触点轮流接触所述多个待测芯片结构、所述至少一第一虚设芯片结构以及所述至少一第二虚设芯片结构的接触点，
其中所述至少一第一虚设芯片结构的接触点的硬度大于所述测试装置的接触点的硬度，且
其中所述至少一第二虚设芯片结构的接触点的硬度小于所述测试装置的接触点的硬度。
2.如权利要求1所述的集成电路测试装置的清洁方法，其特征在于，所述至少一第一虚设芯片结构的接触点是接地的。
3.如权利要求1所述的集成电路测试装置的清洁方法，其特征在于，所述至少一第二虚设芯片结构的接触点是接地的。
4.如权利要求1所述的集成电路测试装置的清洁方法，其特征在于，所述至少一第一虚设芯片结构的接触点的材料包括工业用钻石、氮化硼或磨石子。
5.如权利要求1所述的集成电路测试装置的清洁方法，其特征在于，所述至少一第二虚设芯片结构的接触点的材料包括金、银或铜。
6.如权利要求1所述的集成电路测试装置的清洁方法，其特征在于，所述多个待测芯片结构的接触点的材料包括合金。
7.如权利要求1所述的集成电路测试装置的清洁方法，其特征在于，所述多个待测芯片结构、所述至少一第一虚设芯片结构以及所述至少一第二虚设芯片结构的外形是相同的。
8.如权利要求1所述的集成电路测试装置的清洁方法，其特征在于，所述至少一第一虚设芯片结构以及所述至少一第二虚设芯片结构的封胶与所述多个待测芯片结构的封胶在外观上不同。
9.如权利要求8所述的集成电路测试装置的清洁方法，其特征在于，所述至少一第一虚设芯片结构以及所述至少一第二虚设芯片结构的封胶的颜色与所述多个待测芯片结构的封胶的颜色不同。
10.如权利要求1所述的集成电路测试装置的清洁方法，其特征在于，所述集成电路测试设备包括芯片结构分类机。
CN202010685598.8A 2019-12-13 2020-07-16 集成电路测试装置的清洁方法 Active CN112986793B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108145641A TWI707144B (zh) 2019-12-13 2019-12-13 積體電路測試裝置的清潔方法
TW108145641 2019-12-13

Publications (2)

Publication Number Publication Date
CN112986793A CN112986793A (zh) 2021-06-18
CN112986793B true CN112986793B (zh) 2023-05-05

Family

ID=74091720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010685598.8A Active CN112986793B (zh) 2019-12-13 2020-07-16 集成电路测试装置的清洁方法

Country Status (2)

Country Link
CN (1) CN112986793B (zh)
TW (1) TWI707144B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087877A (en) * 1991-02-25 1992-02-11 Motorola Inc. Test contact fixture using flexible circuit tape
US5922606A (en) * 1997-09-16 1999-07-13 Nalco Chemical Company Fluorometric method for increasing the efficiency of the rinsing and water recovery process in the manufacture of semiconductor chips
TW436635B (en) * 1998-07-24 2001-05-28 Makoto Matsumura Polishing plate
KR20050010205A (ko) * 2003-07-18 2005-01-27 삼성전자주식회사 집적회로 칩 검사장치
TWM361021U (en) * 2009-01-16 2009-07-11 Star Techn Inc Probe fixture with cleaning modules for testing semiconductor devices
CN101773921A (zh) * 2008-12-01 2010-07-14 捷创科技股份有限公司 测试单元控制器替代清洁装置及其方法
CN102087333A (zh) * 2009-12-03 2011-06-08 国际测试技术公司 清洁测试器接口接触元件和支持硬件的装置、器件和方法
CN106291316A (zh) * 2016-07-29 2017-01-04 王汉清 一种集成电路测试装置及其测试方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087877A (en) * 1991-02-25 1992-02-11 Motorola Inc. Test contact fixture using flexible circuit tape
US5922606A (en) * 1997-09-16 1999-07-13 Nalco Chemical Company Fluorometric method for increasing the efficiency of the rinsing and water recovery process in the manufacture of semiconductor chips
TW436635B (en) * 1998-07-24 2001-05-28 Makoto Matsumura Polishing plate
KR20050010205A (ko) * 2003-07-18 2005-01-27 삼성전자주식회사 집적회로 칩 검사장치
CN101773921A (zh) * 2008-12-01 2010-07-14 捷创科技股份有限公司 测试单元控制器替代清洁装置及其方法
TWM361021U (en) * 2009-01-16 2009-07-11 Star Techn Inc Probe fixture with cleaning modules for testing semiconductor devices
CN102087333A (zh) * 2009-12-03 2011-06-08 国际测试技术公司 清洁测试器接口接触元件和支持硬件的装置、器件和方法
CN102802821A (zh) * 2009-12-03 2012-11-28 国际测试解决方案有限公司 用于清洁测试器接口的接触元件和支持硬件的设备、装置和方法
CN106291316A (zh) * 2016-07-29 2017-01-04 王汉清 一种集成电路测试装置及其测试方法

Also Published As

Publication number Publication date
TWI707144B (zh) 2020-10-11
TW202122803A (zh) 2021-06-16
CN112986793A (zh) 2021-06-18

Similar Documents

Publication Publication Date Title
JP2002040095A (ja) 半導体装置及びその実装方法
US6851096B2 (en) Method and apparatus for testing semiconductor wafers
CN109095434A (zh) 传感器结构件及其制造方法
CN112986793B (zh) 集成电路测试装置的清洁方法
CN1477690A (zh) 复数个半导体封装结构的测试方法
CN108231619B (zh) 用于功率半导体芯片的检测方法
CN101614784A (zh) 半导体元件的测试装置
JP2007003252A (ja) プローブカードおよび半導体集積回路の試験方法
JP2006237413A (ja) プローブ針のクリーニング方法、これに用いるウエハおよびウエハプローバ装置
CN202929164U (zh) 测试装置及其探针构造
CN211350638U (zh) 一种晶圆级封装检测结构
CN209640378U (zh) 测试治具的转接座结构
CN103730376B (zh) 封装测试方法
JPS59202652A (ja) 半導体装置の製造方法
CN105425139A (zh) 芯片失效分析的测试设备
Olney et al. A new ESD model: The charged strip model
CN210604689U (zh) 基于探针台的载片防滑装置
TWI452309B (zh) 封裝檢測方法
JP4744884B2 (ja) ウエハ検査装置及びウエハ検査方法
US20050196900A1 (en) Substrate protection system, device and method
JP2014048102A (ja) 半導体装置の製造方法及び半導体装置の製造システム
KR100934793B1 (ko) 반도체 소자 테스트 방법 및 그 장치, 적정 스트레스 전압검출 방법
CN205508783U (zh) 测试座及测试装置
JPS6222448A (ja) Ｉｃの形成されたウエ−ハ
CN110673016A (zh) 晶圆测试卡及晶圆测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant