JP5746080B2 - スイッチングマトリクスおよびその半導体素子の特性試験システム - Google Patents

スイッチングマトリクスおよびその半導体素子の特性試験システム Download PDF

Info

Publication number
JP5746080B2
JP5746080B2 JP2012073004A JP2012073004A JP5746080B2 JP 5746080 B2 JP5746080 B2 JP 5746080B2 JP 2012073004 A JP2012073004 A JP 2012073004A JP 2012073004 A JP2012073004 A JP 2012073004A JP 5746080 B2 JP5746080 B2 JP 5746080B2
Authority
JP
Japan
Prior art keywords
electrical
sensor
switching matrix
switch
test system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012073004A
Other languages
English (en)
Other versions
JP2013079934A (ja
Inventor
チョーンレオン ロウ
チョーンレオン ロウ
リーミン ワン
リーミン ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Star Technologies Inc
Original Assignee
Star Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Star Technologies Inc filed Critical Star Technologies Inc
Publication of JP2013079934A publication Critical patent/JP2013079934A/ja
Application granted granted Critical
Publication of JP5746080B2 publication Critical patent/JP5746080B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2844Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers

Description

本発明は、スイッチングマトリクスおよびその半導体素子の特性試験システムに関し、特に、前記スイッチングマトリクスのオン・オフ操作を制御するためにセンサおよびコントローラを備えたスイッチングマトリクスおよびその半導体素子の特性試験システムに関する。
各種の測定ユニットを備えた電子測定装置は、半導体または何らかの電子素子の電気的特性の測定および分析にすでに広く応用されている。測定ユニットから引出されている複数本の試験配線を測定ユニットと被試験素子上の素子との電気的な選択点に接続することで、所望の試験を実行するようにしている。集積回路素子の電気的特性の試験時には、慣例によれば、カスタマイズされた、または汎用型のマトリクス装置(またはマルチプレクサ)が、試験装置と複数(または一つ)の被試験素子との間の接続の切換えを容易にするのに用いられている。マトリクス装置は、使用者のコマンドに基づいて、入力ポートから出力ポートまでの任意の組合せを接続するように構成されている。
集積回路素子の電気的特性の試験について言えば、一台以上の試験装置(測定する電気的特性による)をマトリクス装置の入力ポートに接続し、被試験素子をマトリクス装置の出力ポートに接続する。マトリクス装置の入力ポートと出力ポートは前記マトリクス装置またはマルチプレクサの接続チャネルを構成するリレースイッチ(relay switch)に接続されており、そしてマトリクス装置の入力ポートと出力ポートとの間における電気的な接続はリレースイッチにより断接される。上記した技術は、単一素子または組合せ済みの電子モジュールの試験に応用するか、またはプリント回路板上のソケットで試験装置(またはマトリクス装置もしくはマルチプレクサを介して)に直接連結されている回路の試験に応用しても良い。特許文献1、2、3、4および5などの文献にはマトリクス装置を集積回路素子の試験に応用する技術が開示されている。
米国特許第6,069,484号明細書 米国特許第5,124,638号明細書 米国特許第5,559,482号明細書 米国特許第6,791,344号明細書 米国特許第6,100,815号明細書
本発明では、スイッチングマトリクスのオン・オフ操作を制御するためにセンサおよびコントローラを備えたスイッチングマトリクスおよびその半導体素子の特性試験システムを提供する。
本発明のスイッチングマトリクスの実施例は、スイッチアレイを備えており、前記スイッチアレイは、一つ以上の入力ポートと、一つ以上の出力ポートと、前記入力ポートと前記出力ポートとの間の電気的な通路を開閉するように配置されている一つ以上のスイッチ素子と、前記電気的な通路の所定の電気的特性を測定するとともに、これに基づいて信号を生成するように配置されている電気的なセンサまたは電気的なセンサアセンブリと、を備えている。
本発明の半導体素子の特性試験システムの実施例は、スイッチアレイと、コントローラとを備えている。前記スイッチアレイは、一つ以上の入力ポートと、一つ以上の出力ポートと、前記入力ポートと前記出力ポートとの間の電気的な通路を開閉するように配置されている一つ以上のスイッチ素子と、前記電気的な通路の所定の電気的特性を測定するとともに、これに基づいて信号を生成するように配置されている電気的なセンサまたは電気的なセンサアセンブリと、を備えている。前記コントローラは前記信号に基づいて前記スイッチ素子の動作を制御するように配置されている。
下記説明および図面を参照することで、本発明の技術的特徴および長所が完全に理解できる。
本発明の一実施例における半導体素子の試験システムの機能ブロック図。 図1のスイッチングマトリクスの一実施例を例示する図。 本発明の一実施例の人工知能型スイッチングマトリクスを例示する図。
上記では本発明の技術的特徴および長所を広く概略的に説明したが、下記における本発明の詳細な説明により更に明確な理解が得られるであろう。本発明の特許請求の範囲の目的を構成するその他技術的特徴および長所は下記に記載する。本発明が属する技術的分野における当業者であれば、下記に開示する概念および特定の実施例を用いて、その他構造または製造工程を改変または設計して、本発明と同じ目的を容易に達成することができることが理解できるはずである。本発明が属する技術分野における当業者であればまた、このような同等効果の構造は別紙の特許請求の範囲で規定する本発明の技術的思想および範囲から乖離しないということも理解できるはずである。
図1は本発明の一実施例における試験システム10の機能ブロック図である。前記試験システム10は測定ユニット12と、スイッチングマトリクス40と、被試験素子(例えば集積回路素子)16と、オペレーティングシステム20とを備えている。前記スイッチングマトリクス40はスイッチアレイ30と、コントローラ18とを備えている。前記測定ユニット12は、例えば、被試験素子にバイアス電圧を付与するための電流装置、電圧装置、オシロスコープまたはデジタイザなどの電流源、電圧源またはデジタル信号源といった電源供給手段と、前記被試験素子16の電気的特性を測定するためのセンサ(図示しない)とを備えてもよい。前記スイッチングマトリクス40の素子試験用接点は前記被試験素子16のコンタクトパッドに電気的に接続される。前記オペレーティングシステム20はディスプレイ22と、入力装置24と、メモリ26と、プロセッサ28とを備えており、前記オペレーティングシステム20は前記メモリ26、前記入力装置24、前記ディスプレイ22および前記コントローラ18の動作を制御するように構成されている。
図2は図1のスイッチアレイ30の一実施例を例示する図である。前記スイッチアレイ30はM個の行端子(行ポート)とN個の列端子(列ポート)とを備えており、このうちMおよびNは1以上の整数である。前記行端子1ないしMは対応する行配線32に接続され、そして前記列端子1ないしNは対応する列配線34に接続されている。行配線32と列配線34との間に接続されている二つのノードは、アレイ方式で配列されているスイッチ素子36(SW)を備えており、この下付き符号のうちの前者は各々の行配線32に対応する位置を表し、一方後者は各々の列配線34に対応する位置を表している。スイッチ素子SWオン(導通)されたときには、行端子1と列端子1との間の電気的な通路が電気的に接続された状態となり、一方、スイッチ素子SWオフ(切断)されたときには、行端子1と列端子1との間の電気的な通路が電気的に切断された状態となることを表している。前記スイッチ素子36(SW)は単一のリレースイッチまたはマルチイン−マルチアウト構成(A×B)としてもよく、このうちA、Bは1以上の任意の整数値とすることができる。
前記コントローラ18は、前記プロセッサ28の変更命令に応じて、前記スイッチ素子36のオン・オフ状態を制御するように構成されている。本発明の一実施例において、前記スイッチアレイ30は、前記電気的な通路の所定の電気的特性を測定するとともに、これに基づいて信号を生成するように配置されている電気的なセンサ38(または電気的なセンサアセンブリ)をさらに備えている。本発明の一実施例において、前記電気的なセンサ38は電圧センサ、電流センサまたは電力センサであり、前記電気的なセンサアセンブリは電圧センサ、電流センサ、および/または電力センサの組合せである。本発明の一実施例において、前記電気的なセンサ38は前記行配線32および/または前記列配線34に接続されている。本発明の一実施例において、前記コントローラ18は前記スイッチアレイ30の内部に統合されるとともに、前記電気的なセンサ38が前記スイッチアレイ30により検出した信号を根拠として、前記プロセッサ28の指示とは無関係となるようにしてもよい。
本発明の一実施例において、前記行端子(行ポート)および前記列端子(列ポート)は入力ポート(前記測定ユニット12に結合されている)とするか、または出力ポート(前記被試験素子16に結合されている)とすることができる。前記試験システム10において、試験信号は前記測定ユニット12の一つにより生成され、さらに前記スイッチアレイ30を介して前記被試験素子16に伝送される。また一方では、前記被試験素子16の電気信号は前記スイッチアレイ30を介して前記測定ユニット12のセンサに伝送される。つまり、前記スイッチアレイ30の行端子および列端子は双方向の信号伝送機能を備えている。
手動式または自動化された試験システムにおいては、もし高電圧、高電流、および/または高電力を前記スイッチ素子36に印加する段階において、前記スイッチ素子36のオンまたはオフ状態を変更すると、前記スイッチアレイ30が損傷してしまうことがある。高電圧、高電流、および/または高電力が前記スイッチ素子36の定格数値を超えたときには、前記スイッチ素子36が損傷してしまいかねない。
図3は本発明の一実施例の人工知能型スイッチングマトリクス40を例示する図であり、これはM×Nのスイッチアレイ30とコントローラ18とを備えている。本発明の一実施例において、前記電気的なセンサ38は前記スイッチ素子36の入力配線または出力配線から印加される電圧、電流、および/または電力を測定するとともに、これに基づいて検出信号を生成する。前記プロセッサ28の切換え命令を受け取った後、前記コントローラ18は前記電気的なセンサ38の検出信号を考慮して、さらにこれにより前記スイッチ素子36の導通動作を制御する。前記入力ポートと前記出力ポートとの間の電気的な通路の開閉は前記コントローラ18に依存しており、コントローラ18は前記スイッチ素子36の状態を変更する前に、前記スイッチ素子36を無効(disable)および有効(enable)とする切換え動作を予め行う。このようにして、前記スイッチ素子36に印加される電圧、電流、および/または電力にて前記スイッチアレイ30が損傷するのを回避することができる。
本発明の技術内容および技術的特長は上記したとおりであるが、本発明の属する技術分野の当業者であれば、別紙の特許請求の範囲にて規定する本発明の技術的思想および範囲に違わず、本発明の教示および開示で各種の置換および付加を行うことができることが理解できるはずである。例えば、上記にて開示した数多くの製造工程は、別の方法で実施したり、またはその他製造工程で置換したり、または上記した二種類の方式を組み合わせて用いることもできる。
またこれ以外にも、本願の権利範囲は上記にて開示した特定の実施例の製造工程、機器、製造、物質の成分、装置、方法またはステップに限定されるものではない。本発明の属する技術分野の当業者であれば、本発明が教示および開示する製造工程、機器、製造、物質の成分、装置、方法またはステップに基づいて、現在または未来の開発者のいずれを問わず、本願の実施例に開示するものと実質的に同じ方式で実質的に同じ効果を実行して、実質的に同じ結果に到達するものも本発明に使用できることが理解できるはずである。したがって、別紙の特許請求の範囲は、この種の製造工程、機器、製造、物質の成分、装置、方法またはステップに用いるものを包括するのに用いることもできる。
10 試験システム
12 測定ユニット
16 被試験素子
18 コントローラ
20 オペレーティングシステム
22 ディスプレイ
24 入力装置
26 メモリ
28 プロセッサ
30 スイッチアレイ
32 行配線
34 列配線
36 スイッチ素子
38 電気的なセンサ
40 スイッチングマトリクス

Claims (20)

  1. スイッチアレイを備えたスイッチングマトリクスであって、前記スイッチアレイは、
    一つ以上の入力ポートと、
    一つ以上の出力ポートと、
    前記入力ポートと前記出力ポートとの間の電気的な通路を開閉するように配置されている一つ以上のスイッチ素子と、
    前記電気的な通路の所定の電気的特性を前記スイッチ素子の導通前に測定するとともに、これに基づいて信号を生成するように配置されている電気的なセンサまたは電気的なセンサアセンブリと、
    前記信号に基づいて前記スイッチ素子の導通動作を制御するように配置されているコントローラと、
    を備えていることを特徴とするスイッチングマトリクス。
  2. 前記電気的なセンサが電圧センサであることを特徴とする請求項1に記載のスイッチングマトリクス。
  3. 前記電気的なセンサが電流センサであることを特徴とする請求項1に記載のスイッチングマトリクス。
  4. 前記電気的なセンサが電力センサであることを特徴とする請求項1に記載のスイッチングマトリクス。
  5. 前記電気的なセンサアセンブリが電圧センサ、電流センサ、および/または電力センサの組合せであることを特徴とする請求項1に記載のスイッチングマトリクス。
  6. 前記電気的な通路が、前記入力ポートを前記スイッチ素子に接続する入力配線を備えていることを特徴とする請求項1に記載のスイッチングマトリクス。
  7. 前記電気的なセンサが前記入力配線に接続されていることを特徴とする請求項6に記載のスイッチングマトリクス。
  8. 前記電気的な通路が、前記出力ポートを前記スイッチ素子に接続する出力配線を備えていることを特徴とする請求項1に記載のスイッチングマトリクス。
  9. 前記電気的なセンサが前記出力配線に接続されていることを特徴とする請求項8に記載のスイッチングマトリクス。
  10. 前記電気的なセンサは前記スイッチアレイ内部に設けられていないことを特徴とする請求項1に記載のスイッチングマトリクス。
  11. 前記スイッチ素子がアレイ方式で設けられていることを特徴とする請求項1に記載のスイッチングマトリクス。
  12. スイッチアレイと、コントローラとを備えた半導体素子の特性試験システムであって、前記スイッチアレイは、
    一つ以上の入力ポートと、
    一つ以上の出力ポートと、
    前記入力ポートと前記出力ポートとの間の電気的な通路を開閉するように配置されている一つ以上のスイッチ素子と、
    前記電気的な通路の所定の電気的特性を前記スイッチ素子の導通前に測定するとともに、これに基づいて信号を生成するように配置されている電気的なセンサまたは電気的なセンサアセンブリと、
    を備えており、
    前記コントローラが前記信号に基づいて前記スイッチ素子の導通動作を制御するように配置されていることを特徴とする半導体素子の特性試験システム。
  13. 前記電気的なセンサが電圧センサであることを特徴とする請求項12に記載の試験システム。
  14. 前記電気的なセンサが電流センサであることを特徴とする請求項12に記載の試験システム。
  15. 前記電気的なセンサが電力センサであることを特徴とする請求項12に記載の試験システム。
  16. 前記電気的な通路が、前記入力ポートを前記スイッチ素子に接続する入力配線を備えていることを特徴とする請求項12に記載の試験システム。
  17. 前記電気的なセンサが前記入力配線に接続されていることを特徴とする請求項16に記載の試験システム。
  18. 前記電気的な通路が前記出力ポートを前記スイッチ素子に接続する出力配線を備えていることを特徴とする請求項12に記載の試験システム。
  19. 前記電気的なセンサが前記出力配線に接続されていることを特徴とする請求項18に記載の試験システム。
  20. 前記スイッチ素子がアレイ方式で設けられていることを特徴とする請求項12に記載の試験システム。
JP2012073004A 2011-10-03 2012-03-28 スイッチングマトリクスおよびその半導体素子の特性試験システム Active JP5746080B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100135703A TWI439711B (zh) 2011-10-03 2011-10-03 切換矩陣器及其半導體元件特性之測試系統
TW100135703 2011-10-03

Publications (2)

Publication Number Publication Date
JP2013079934A JP2013079934A (ja) 2013-05-02
JP5746080B2 true JP5746080B2 (ja) 2015-07-08

Family

ID=47991974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012073004A Active JP5746080B2 (ja) 2011-10-03 2012-03-28 スイッチングマトリクスおよびその半導体素子の特性試験システム

Country Status (4)

Country Link
US (1) US9885746B2 (ja)
JP (1) JP5746080B2 (ja)
KR (1) KR101436685B1 (ja)
TW (1) TWI439711B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201412027A (zh) * 2012-09-14 2014-03-16 Chicony Electronics Co Ltd 矩陣測試方法、系統及電壓時脈控制方法
US9297853B2 (en) * 2013-06-18 2016-03-29 Globalfoundries Inc. In-line measurement of transistor device cut-off frequency
US9385054B2 (en) * 2013-11-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing device and manufacturing method thereof
WO2017077519A1 (en) * 2015-11-06 2017-05-11 Divmac - Projectos, Automatismos E Periféricos Industriais, S.A Automated test equipment and its operation method
TWI662553B (zh) * 2018-08-27 2019-06-11 群聯電子股份有限公司 記憶體測試方法與記憶體測試系統
CN110632491B (zh) * 2019-09-12 2022-03-04 湘潭大学 辐照后半导体激光器伏安特性曲线测量系统及测量方法
CN111678552A (zh) * 2020-06-17 2020-09-18 深圳市国电科技通信有限公司 一种智能料检装置及方法
CN112083309B (zh) * 2020-07-29 2023-11-17 中广核核电运营有限公司 一种记忆板件智能测试系统及方法
US11953518B2 (en) * 2020-12-30 2024-04-09 Star Technologies, Inc. Switching matrix system and operating method thereof for semiconductor characteristic measurement
IT202100007964A1 (it) * 2021-03-31 2022-10-01 Brecav S R L Dispositivo intelligente e relativo metodo per la verifica e misurazione dei resistori per cavi e bobine di accensione in lotti in maniera simultanea e tramite certificazione in blockchain in ottica csr
TW202316120A (zh) * 2021-10-01 2023-04-16 致茂電子股份有限公司 晶圓檢測方法與檢測設備
CN114362785B (zh) * 2021-12-29 2023-11-17 贸联电子(昆山)有限公司 一种高频讯号切换装置及具有其的测试仪、测试系统

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124638A (en) * 1991-02-22 1992-06-23 Genrad, Inc. Automatic circuit tester employing a three-dimensional switch-matrix layout
JP2944256B2 (ja) * 1991-06-10 1999-08-30 三菱電機株式会社 デバッグ用プログラム作成方法
US5559482A (en) 1995-05-17 1996-09-24 Keithley Instruments, Inc. Dual shielded relay reed pack
JP3384522B2 (ja) 1996-07-30 2003-03-10 矢崎総業株式会社 スイッチング装置
US6069484A (en) * 1997-09-25 2000-05-30 Keithley Instruments, Inc. Source measure unit current preamplifier
US6100815A (en) * 1997-12-24 2000-08-08 Electro Scientific Industries, Inc. Compound switching matrix for probing and interconnecting devices under test to measurement equipment
US6487456B1 (en) * 2000-02-11 2002-11-26 Thomas Michael Masano Method and apparatus for creating a selectable electrical characteristic
EP1307820B1 (en) * 2000-06-06 2014-07-23 Vitesse Semiconductor Corporation Crosspoint switch with switch matrix module
US6791344B2 (en) * 2000-12-28 2004-09-14 International Business Machines Corporation System for and method of testing a microelectronic device using a dual probe technique
GB2387445A (en) * 2002-04-10 2003-10-15 Zarlink Semiconductor Ltd Measuring junction leakage in a semiconductor device
US20070065808A1 (en) * 2002-04-17 2007-03-22 Cytonome, Inc. Method and apparatus for sorting particles
JP3983123B2 (ja) * 2002-07-11 2007-09-26 シャープ株式会社 半導体検査装置及び半導体検査方法
CN100424518C (zh) * 2002-12-20 2008-10-08 株式会社爱德万测试 半导体试验装置
US7138804B2 (en) * 2003-08-08 2006-11-21 Industrial Technology Research Institute Automatic transmission line pulse system
JP2005338017A (ja) 2004-05-31 2005-12-08 Agilent Technol Inc 半導体特性測定装置用スイッチングマトリクス
JP2006153793A (ja) * 2004-12-01 2006-06-15 Agilent Technol Inc 半導体特性測定装置用スイッチングマトリックス
KR100850274B1 (ko) * 2007-01-04 2008-08-04 삼성전자주식회사 반도체 칩 테스트를 위한 프로브 카드 및 이를 이용한반도체 칩 테스트 방법
DE102007012214A1 (de) * 2007-03-12 2008-09-18 Micronas Gmbh Halbleiterbauelement und Verfahren zum Testen eines solchen
US7924035B2 (en) * 2008-07-15 2011-04-12 Formfactor, Inc. Probe card assembly for electronic device testing with DC test resource sharing
US7843207B2 (en) * 2008-12-29 2010-11-30 Texas Instruments Incorporated Methods and apparatus to test electronic devices
TWI372874B (en) * 2009-03-11 2012-09-21 Star Techn Inc Method for configuring a combinational switching matrix and testing system for semiconductor devices using the same
US8339139B2 (en) * 2010-01-29 2012-12-25 Infineon Technologies Ag System and method for testing a circuit
US20120242357A1 (en) * 2011-03-23 2012-09-27 Hamilton Sundstrand Corporation Automatic fault insertion, calibration and test system

Also Published As

Publication number Publication date
US9885746B2 (en) 2018-02-06
KR20130036139A (ko) 2013-04-11
TW201316011A (zh) 2013-04-16
US20130082731A1 (en) 2013-04-04
KR101436685B1 (ko) 2014-09-01
TWI439711B (zh) 2014-06-01
JP2013079934A (ja) 2013-05-02

Similar Documents

Publication Publication Date Title
JP5746080B2 (ja) スイッチングマトリクスおよびその半導体素子の特性試験システム
US20160202298A1 (en) Method for Measuring Display Bond Resistances
JP4970510B2 (ja) 組合せ型スイッチングマトリクスの構築方法およびその半導体装置の試験システム
KR20120139795A (ko) 측정 장치 및 방법
JP2011081000A5 (ja)
JP5437183B2 (ja) 測定装置および基板検査装置
JP2009288064A (ja) 半導体試験装置及び方法
TW201738578A (zh) 基板檢查裝置及基板檢查方法
JP2010272825A (ja) 半導体集積回路装置
JP5326898B2 (ja) 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置
KR20090070773A (ko) 반도체 칩 테스트 장치
CN209822634U (zh) 晶圆测试电路单元及晶圆测试电路、晶圆
JP2014202728A (ja) 電子的に組み替え可能な半導体特性測定装置
KR101020433B1 (ko) 모터 보호 계전기
JP6197573B2 (ja) スイッチング素子検査方法及び電子回路ユニット
JP2009065037A (ja) 半導体集積回路とその検査装置
US7271600B2 (en) Semiconductor switch circuit
JP2001345364A (ja) モニター用抵抗素子及び抵抗素子相対精度測定方法
JP2016066862A (ja) 半導体装置
TW201616147A (zh) 半導體電路測試裝置偵測熱切換之方法
JP2010223791A (ja) 半導体装置及びその検査方法
CN112216679A (zh) 晶圆测试电路单元及方法、晶圆测试电路、晶圆
JP5202401B2 (ja) 試験装置およびキャリブレーション方法
JPH05341014A (ja) 半導体モジュール装置、半導体モジュール単体及び試験方法
JP2013145164A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131210

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140110

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150116

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150507

R150 Certificate of patent or registration of utility model

Ref document number: 5746080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250