KR19990009781A - 병합 데이터 출력모드와 표준동작 모드로 동작하는 집적회로 소자를 함께 검사할 수 있는 검사용 기판 - Google Patents

병합 데이터 출력모드와 표준동작 모드로 동작하는 집적회로 소자를 함께 검사할 수 있는 검사용 기판 Download PDF

Info

Publication number
KR19990009781A
KR19990009781A KR1019970032280A KR19970032280A KR19990009781A KR 19990009781 A KR19990009781 A KR 19990009781A KR 1019970032280 A KR1019970032280 A KR 1019970032280A KR 19970032280 A KR19970032280 A KR 19970032280A KR 19990009781 A KR19990009781 A KR 19990009781A
Authority
KR
South Korea
Prior art keywords
data output
terminals
integrated circuit
terminal
mode
Prior art date
Application number
KR1019970032280A
Other languages
English (en)
Other versions
KR100216993B1 (ko
Inventor
허경일
박영기
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970032280A priority Critical patent/KR100216993B1/ko
Priority to US08/967,016 priority patent/US6055657A/en
Priority to JP9306943A priority patent/JP3031883B2/ja
Priority to US08/966,532 priority patent/US6057698A/en
Priority to TW086117506A priority patent/TW356524B/zh
Publication of KR19990009781A publication Critical patent/KR19990009781A/ko
Application granted granted Critical
Publication of KR100216993B1 publication Critical patent/KR100216993B1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 표준동작 모드로 동작하는 집적회로 소자와 병합 데이터 출력(MDQ) 모드로 동작하는 소자를 하나의 기판으로 검사할 수 있는 검사용 기판에 관한 것으로서, 소자의 동작모드를 선택하는 모드 선택신호단자와, 소자가 MDQ모드로 동작할 때에는 소자의 데이터 출력단자 중 병합 데이터가 출력되는 소정 개수의 병합 데이터 출력단자를 기판의 I/O단자에 차례대로 연결시키며, 소자가 표준 동작모드일 때에는 소자의 데이터 출력단자를 I/O단자에 차례대로 연결시키는 배선패턴과, 복수의 소자를 선택적으로 인에이블시키기 위한 스캔신호단자를 구비하는 검사용 기판이 제공된다. 이 검사용 기판은 MDQ 방식을 이용하여 많은 소자를 동시에 검사할 수 있고, 부분 불량 소자의 어떤 데이터 출력단자에 이상이 발생했는지 알 수 있으므로, 부분 불량 소자의 활용에 적용될 수 있고, 검사시간을 단축하며 검사용 기판 제조에 필요한 비용을 절감하는 것이 가능하다.

Description

병합 데이터 출력모드와 표준동작 모드로 동작하는 집적회로 소자를 함께 검사할 수 있는 검사용 기판 (A test board for testing both integrated circuit device operating in merged data output mode and IC device operating standard mode)
본 발명은 반도체 집적회로 소자의 검사공정에 관한 것으로서, 보다 구체적으로는 부분 불량 집적회로 소자와 정상 소자를 하나의 기판을 사용하여 검사할 수 있는 집적회로 소자의 검사용 기판에 관한 것이다.
반도체 집적회로 소자, 특히 메모리 소자의 검사공정은 조립공정을 시작하기 전에 웨이퍼 상태에서 불량칩을 찾아내기 위한 EDS(Electrical Die Sorting)검사와, 초기 수명불량을 미리 색출하기 위해 소자에 열적, 전기적 스트레스를 가하는 번인(burn-in) 검사, 조립공정이 끝난 집적회로 소자의 신뢰성을 검증하기 위한 T/C (Temperature Cycling), PCT(Pressure Cooker Test)와 같은 신뢰성 검사, 완성된 최종 제품이 설계단계에서 예정했던 기능과 동작을 하는지 알아보기 위해 모든 전기적인 특성을 검사하는 최종 양산검사, 최종 제품을 출하하기 전에 소비자가 원하는 사양이나 품질을 소자가 지니고 있는지 확인하는 품질보증 검사가 있다.
이중에서 번인 검사는 높은 전계를 소자에 걸어준 다음, 고온과 저온에서 소자가 제대로 동작하는지 알아보기 위해 미리 정해 둔 검사패턴에 따라 메모리 소자에 특정 데이터를 쓰고, 메모리 소자의 데이터 출력단자(이하, 'DQ단자'라 함)를 통해 데이터를 읽어서 애초에 쓴 데이터가 제대로 출력되는지 확인하여, 하나의 출력이라도 원래 쓴 데이터와 다른 데이터를 출력하는 경우에는 불량으로 처리한다. 그런데, 메모리 소자의 DQ단자가 많은 경우에는 메모리 소자의 DQ단자에 검사용 기판의 I/O 단자를 일일이 연결하여야 하기 때문에 I/O 단자가 한정된 검사기를 사용하는 번인 검사에 소요되는 시간이 길어지게 된다.
이러한 검사시간을 단축하기 위해 도입된 개념이 소위 병합 데이터 출력(MDQ; Merged DQ, 이하 'MDQ'라 함) 검사방식으로서, 동일한 데이터를 소자에 쓴 다음, 복수의 DQ단자를 통해 나오는 복수의 출력 데이터를 모두 하나의 DQ단자를 통해서만 출력하도록 하고, 복수의 출력 데이터 중에서 다른 출력 데이터와 틀린 값을 갖는 데이터가 있는 경우에는 이것을 감지하여 소자를 불량으로 처리한다.
그런데, 이러한 MDQ 방식을 이용하게 되면, 불량으로 판정된 메모리 소자의 어떤 DQ가 불량인지 판별할 수 없다. 그래서 MDQ 방식은 검사시간 단축에는 장점이 있지만, 다음과 같은 단점도 갖고 있다. 예를 들어서, 8개의 DQ단자를 갖는 메모리 소자에서 DQ0 하나만 불량인 경우에는 이 불량인 메모리 소자를 이용하여 정상적인 동작을 하는 메모리 모듈을 구성할 수 있고, 또는 수요자가 싼 가격에 이러한 부분 불량 메모리 소자를 원하는 경우도 있는데, 이러한 요구에 응하기 위해서는 불량으로 판정된 메모리 소자를 별도의 검사용 기판을 사용하여 어떤 DQ단자에서 불량이 발생했는지 다시 검사해야 한다. 따라서, 검사용 기판의 제작에 비용이 들고, 검사용 기판을 새로 교체하는 데 시간이 걸려 검사시간이 길어지는 등의 단점이 있다.
따라서 본 발명의 목적은 부분 불량 소자와 정상적으로 동작하는 소자를 동시에 검사할 수 있는 집적회로 소자 검사용 기판을 제공하는 것이다.
본 발명의 또 다른 목적은 MDQ 방식을 사용한 검사와 표준모드로 동작하는 소자의 검사를 하나의 기판을 사용하여 검사함으로써 검사시간을 단축하고 기판 제작에 드는 비용을 절감하는 것이다.
도1은 본 발명에 따른 검사용 기판의 개략 회로도,
도2는 본 발명에 따른 검사용 기판을 사용하여 MDQ 모드로 동작하는 소자를 검사할 때 소자 선택과 데이터 출력 관계를 설명하기 위한 검사용 기판의 부분 회로도,
도3은 본 발명에 따른 검사용 기판을 사용하여 부분 불량 메모리 소자를 검사할 때 소자 선택과 데이터 출력 관계를 설명하기 위한 검사용 기판의 부분 회로도,
도4는 본 발명의 일실시예에 따른 검사용 기판의 회로도이다.
도면의 주요 부호에 대한 설명
50; 검사장치 60; 케이블
62; I/O단자 70; 소켓
72; 배선패턴 100, 110; 검사용 기판
120; 집적회로 소자 130; 배선 패턴
상기 목적을 달성하기 위하여 본 발명에 따른 검사용 기판은 집적회로 소자가 정상적인 표준 동작모드로 동작할 것인지, MDQ 모드로 동작할 것인지 선택하는 모드 선택신호 단자를 구비하며, 집적회로 소자가 MDQ 모드로 동작할 때에는 집적회로 소자의 DQ단자 중 병합 데이터가 출력되는 소정 개수의 병합 데이터 출력단자를 검사용 기판의 I/O단자에 차례대로 연결시키고 집적회로 소자가 표준 동작모드일 때에는 집적회로 소자의 DQ단자를 복수의 I/O단자에 차례대로 연결시키는 배선패턴과, 기판의 소켓에 실장된 복수의 집적회로 소자를 선택적으로 인에이블시키기 위한 스캔신호단자를 가지고 있다.
기판의 소켓이 행렬로 배열된 경우, 스캔신호단자에는 행으로 배열된 소자를 인에이블시키기 위한 행 스캔신호와, 열로 배열된 소자를 선택하기 위한 열 스캔신호가 입력된다. 행 스캔신호와 열 스캔신호는 I/O단자가 m개이고, 소자의 DQ단자가 n개이며, 병합 데이터 출력단자가 p개(np)인 경우, 검사할 집적회로 소자가 표준동작 모드일 때에는 한번에 m/n개의 소자가 동시에 인에이블되도록 제어되고, 집적회로 소자가 MDQ 동작모드일 때에는 한번에 m/p개의 소자가 동시에 인에이블되도록 제어된다. 이러한 스캔신호의 제어는 검사용 기판과 연결되어 있는 검사장치에 의해 이루어진다.
이하, 도면을 참조로 본 발명의 실시예에 대하여 설명한다.
도1은 본 발명에 따른 검사용 기판 개략 회로도이다. 검사용 기판(100)에는 예컨대 32개의 소켓이 있는데, 이 소켓에는 검사하고자 하는 집적회로 소자(70)가 실장된다. 소자(70)는 예컨대, 8개의 DQ단자를 가지고 있고, 검사용 기판(100)의 입출력 I/O 단자(62)는 모두 32개이다. 스캔신호 0, 1, 16-19는 32개의 소자 중 특정 소자만 인에이블(enable)시키기 위한 것이다. I/O신호(62), 스캔신호(64)와 전원신호(65), 번지신호(66), 제어신호(67), 모드 선택신호(68)는 모두 케이블(60)을 통해 검사장치(50)와 연결되어 있어서, 검사장치(50)에서 검사에 필요한 신호를 소자(70)에 공급하고 그 출력을 읽을 수가 있다.
전원신호(65), 번지신호(66), 제어신호(67), 모드 선택신호(68)는 32개의 소자(70)에 모두 연결되어 있으므로 도면을 간단히 하기 위해서 그 연결상태는 도시하지 않았다. 제어신호(67)는 예컨대, 메모리 소자(70)의 동작을 제어하기 위한 신호로서 RAS (Row Address Strobe), CAS (Column Address Strobe), WE (Write Enable), OE (Output Enable) 등을 포함한다. 모드 선택신호(68)는 메모리 소자(70)가 정상적인 표준 동작을 할 것인지 MDQ 모드로 동작할 것인지 선택하는 신호이다.
MDQ 모드의 선택은 검사장치(50)에 의해 제어되는데, 메모리 소자(70)가 MDQ 모드로 진입하면, 소자의 8개의 DQ단자 중에서 소정 개수의 병합 데이터 출력단자, 예컨대 2개의 DQ단자 DQ0, DQ7을 통해서 8개의 데이터가 4개씩 동시에 출력된다. 예를 들어서 8M 메모리 블록당 한 비트의 데이터가 출력되는 8M×8 (64M) 메모리 소자의 경우, 행번지(X0 - X12)나 열번지(Y0 - Y12) 중 어느 하나의 번지신호 중 최상위 두비트(예컨대, Y11, Y12)를 번지지정에 무관한 신호로 만들면(don't cared), 이 최상위 비트 2개를 제외한 나머지 번지신호(예컨대, X0 - X12, Y0 - Y10)가 동일한 4개의 8M 메모리 블록에서 나오는 데이터가 하나의 DQ단자(DQ0 또는 DQ7)를 통해 출력된다. 메모리 소자의 모든 메모리 셀에 데이터 '1'을 쓰고, 출력 데이터를 읽었을 때, 예컨대, DQ0을 통해 출력될 4개의 출력 데이터가 모두 '1'인 경우에는 DQ0에 정상적인 데이터 '1'이 나올 것이지만, 만약 4개의 출력 데이터 중에서 하나라도 '0'인 경우에는 DQ0에도 불량 데이터 '0'이 출력되어, 메모리 소자는 불량 메모리 셀을 포함하고 있는 불량 소자임을 판별할 수 있다.
행렬로 배열되어 있는 64개의 메모리 소자(70) 중에서 각 열에 있는 소자를 인에이블시키기 위한 스캔신호 스캔0, 스캔1(64a)은 각각 제1, 2 열에 있는 소자, 제3, 4 열에 있는 소자를 인에이블시킨다. 한편, 행 인에이블 스캔신호 스캔16, 스캔17, 스캔18, 스캔19(64b)는 각각 제1, 5 행, 제2, 6 행, 제3, 7 행, 제4, 8 행에 있는 소자에 입력된다. 행 스캔신호(64a)와 열 스캔신호(64b)가 모두 활성(active) 상태일 때, 그 교점에 위치하는 소자에서 출력 데이터가 나온다. 예를 들어, 행 스캔신호(64a) 중 스캔0이 활성상태이고, 열 스캔신호(64b) 중 스캔16이 활성상태이면, 소자(1,1), (1,2), (5,1), (5,2)의 DQ단자에서 출력 데이터를 읽을 수 있다.
검사용 기판(100)의 I/O단자(62)는 모두 32개로 구성되는데, I/O단자와 소자의 DQ단자는 배선패턴(72)에 의해 연결되어 있다. 배선패턴(72)은 여러 소자에서 나오는 출력 데이터가 서로 충돌을 일으키지 않고 차례대로 I/O단자(62)에 공급되도록 설계하여야 한다. I/O 0-7은 소자(1,1), (2,1), (3,1), (4,1), (1,3), (2,3), (3,3) 및 (4,3)과 연결되어 있고, I/O 8-15는 소자(1,2), (2,2), (3,2), (4,2), (1,4), (2,4), (3,4) 및 (4,4)와 연결되어 있으며, I/O 16-23은 소자(5,1), (6,1), (7,1), (8,1), (5,3), (6,3), (7,3) 및 (8,3)과 연결되어 있고, I/O 24-31은 소자(5,2), (6,2), (7,2), (8,2), (5,4), (6,4), (7,4) 및 (8,4)과 연결되어 있다.
이러한 검사용 기판(100)을 사용하면 MDQ 방식을 이용한 검사와 부분 불량 메모리 소자의 검사를 함께 적용할 수 있다.
도2는 MDQ 모드로 동작하는 소자를 검사할 때 소자 선택과 데이터 출력 관계를 설명하기 위한 검사용 기판의 부분 회로도이다. 검사장치의 제어에 의해 모드 선택신호가 활성상태가 되면, 기판의 소켓에 장착된 소자들은 앞에서 설명한 바와 같이 MDQ 모드로 동작하게 된다.
앞에서 예를 든, 8M×8 구성의 64M DRAM 소자를 생각하면, MDQ모드로 동작하는 메모리 소자에서는 2개의 DQ단자 예컨대, DQ0과 DQ7을 통해 8개의 데이터가 출력된다. 즉, 하나의 메모리 소자에서 2비트의 데이터가 출력되고, 이 출력과 연결될 수 있는 검사용 기판의 I/0단자는 모두 32개이므로, 16개의 메모리 소자에서 나오는 데이터를 한꺼번에 출력할 수 있다. 따라서, 열 스캔신호인 스캔0과 스캔1을 이용하여 메모리 소자 (1,1) - (8,1)과 메모리 소자 (1,3) - (8,4)를 선택한다.
메모리 소자의 DQ단자와 검사용 기판의 I/O단자의 연결은 도2에 도시한 것처럼, 스캔0에 의해 인에이블되는 메모리 소자에 I/0 0 - 31을 차례대로 연결하고, 마찬가지로 스캔1에 의해 인에이블되는 메모리 소자에도 I/0 0 - 31을 차례대로 연결한다. 스캔0에 고전압 신호를 인가하고 스캔1에 저전압 신호를 인가하면, 메모리 소자 (1,1) - (8,1)과 (1,2) - (8,2)가 인에이블되고, 메모리 소자 (1,3) - (8,3)과 (1,4) - (8,4)는 디스에이블(disable)된다. 인에이블된 16개의 메모리 소자에 동일한 값의 데이터, 예컨대 데이터 '1'을 쓴 다음 각각의 DQ단자 DQ0, DQ7을 통해 나오는 출력 데이터를 I/0 0, 1, 2, …, 31을 통해 읽는다. 검사장치는 I/O단자를 통해 읽은 출력 데이터를 확인하고, 데이터가 '1'이 아닌 경우, 예컨대 I/0 13과 I/0 27이 '0'의 데이터를 출력하는 경우에는 메모리 소자 (4,1)과 (7,2)가 불량인 것으로 판정한다. 나머지 16개의 메모리 소자를 검사하고자 하는 경우에는 스캔0에 저전압 신호를 인가하고 스캔1에 고전압 신호를 인가한 후, 메모리 소자에 동일 데이터를 입력하고, 출력 데이터를 읽어서 출력 데이터가 입력 데이터와 동일한지 확인한다.
MDQ 방식으로 메모리 소자를 검사하면, 짧은 시간에 여러 메모리 소자를 동시에 검사할 수 있으므로 검사시간이 단축되지만, 하나의 DQ단자로 묶이는 메모리 블록에는 동일한 데이터를 입력하여야 하므로 검사패턴이 단순하고 다양한 검사를 할 수 없게 된다.
도3은 부분 불량 메모리 소자를 검사할 때 소자 선택과 데이터 출력 관계를 설명하기 위한 검사용 기판의 부분 회로도이다. MDQ 방식을 사용하여 메모리 소자를 검사한 결과, 불량 메모리 소자로 판정난 경우 이 메모리 소자의 어떤 DQ단자에서 잘못된 데이터가 출력되었는지 확인하여 일부 DQ단자에서만 불량이 있으면 이러한 부분 불량 메모리 소자를 불량 유형별로 분류하여 이를 활용하는 것이 가능하다. 메모리 소자의 어떤 DQ단자에서 불량 데이터가 나오는지 구별하기 위해서는 모드 선택신호가 예컨대, 저전압 신호로 되어 MDQ모드 선택이 해제되고, 소자의 모든 DQ단자, 예컨대 DQ0 - DQ7이 기판의 I/O단자와 일대일로 연결되어야 한다. 따라서, I/O단자가 32개인 검사용 기판을 사용하면, DQ단자가 8개인 메모리 소자 4개를 한번에 검사할 수 있다.
불량 소자를 검사하기 위해서는 행 스캔신호와 열 스캔신호를 함께 사용한다. 예를 들어서, 스캔0과 스캔16을 고전압 신호로 하고, 나머지 스캔신호는 저전압 신호로 만들면, 소자 (1,1), (1,2) 및 소자 (5,1), (5,2)가 인에이블되고, 이 4개의 소자에서 나오는 출력 데이터는 각각 I/0 0-7, I/O 8-15, I/O 16-23, I/0 24-31을 통해 출력된다. 다음으로, 스캔 16을 저전압 신호로 하고, 스캔0과 스캔17을 고전압 신호로 만들면, 이때 인에이블되는 4개의 소자 (2,1), (2,2) 및 (6,1), (6,2)을 검사할 수 있다. 이런 식으로 스캔신호를 선택하여 32개의 메모리 소자를 검사한다.
검사결과 메모리 소자의 일부 DQ단자에서만 불량 데이터가 출력된 경우에는, 이러한 부분 불량 메모리 소자를 불량 유형별로 분류하고 이를 활용하여 정상적인 동작을 하는 메모리 모듈을 구성하거나 낮은 가격으로 원하는 소비자에게 판매할 수 있다.
도4는 본 발명에 사용되는 검사용 기판의 일실시예로서 검사할 소자의 DQ단자와 기판의 I/O단자의 연결관계를 나타내는 검사용 기판의 회로도이다. 도4의 검사용 기판(110)은 모두 128개의 소켓이 설치되어 128개의 메모리 소자(120)를 하나의 기판으로 동시에 검사할 수 있다. 도면을 간단히 하기 위해, 검사할 메모리 소자(120)의 DQ단자와 기판의 I/O단자를 연결시키는 배선패턴(130)을 왼쪽 4개의 열에 대하여만 나타낸다.
MDQ 방식으로 메모리 소자를 검사할 때에는 행 스캔신호인 스캔16 - 스캔19는 모두 고전압 신호로 활성상태로 있고, 열 스캔신호인 스캔0 - 스캔7이 하나씩 차례대로 활성신호로 된다. 스캔0이 활성상태일 때 16개의 메모리 소자(1,1) - (8,2)의 병합 데이터 출력단자 DQ0, DQ7을 통해 나오는 데이터는 배선패턴(130)에 의해 검사용 기판의 32개의 I/O단자에 차례대로 공급된다. 스캔0을 불활성상태로 만들고, 스캔1에 고전압 신호를 인가하면, 제3, 4열에 있는 16개의 소자에서 데이터를 읽을 수 있다. 이런 식으로 열 스캔신호를 제어하여 128개의 메모리 소자에서 출력되는 데이터를 읽어서, 어떤 메모리 소자가 불량인지 판별한다.
스캔신호의 제어는 배선패턴(130)이 어떻게 설계되어 있는가에 따라 달라질 수 있는데, 예컨대 MDQ 방식에서 병합 데이터 출력단자를 하나만 예컨대, DQ0만 사용한다면, 열 스캔신호 스캔0 - 스캔7을 두 개씩 동시에 활성상태로 되게 제어할 수 있다. 물론 이 경우의 배선패턴은 도4에 도시한 것과는 달라질 것이다. 예를 들어서, 소자(1,1)의 DQ0은 I/O 0과 연결되고, 소자(1,3)의 DQ0은 I/O 1과 연결되도록 배선패턴을 설계하여야 한다.
불량 메모리 소자의 어떤 DQ단자가 불량인지 알기 위해서는, MDQ 방식으로 검사한 결과 불량으로 분류된 소자를 기판의 소켓에 실장하고, 행 스캔신호와 열 스캔신호를 함께 제어하여 소자의 DQ단자가 기판의 I/O단자에 일대일로 연결되게 한다. 스캔0과 스캔16을 활성상태로 하면, 소자(1,1), (1,2) 및 (5,1), (5,2)의 DQ단자 DQ0 - DQ7에서 나오는 출력 데이터는 배선패턴(130)을 통해 32개의 I/O단자에 공급된다. 다음으로, 스캔0과 스캔17을 활성상태로 하면, 소자(2,1), (2,2) 및 (6,1), (6,2)의 출력 데이터를 읽을 수 있다. 이런 식으로 128개의 메모리 소자(120)의 출력 데이터를 읽으면, 소자의 어떤 DQ단자를 통해 잘못된 데이터가 출력되는지 알 수 있으므로, 메모리 소자의 어떤 메모리 블록에 불량 메모리 셀이 존재하는 지 알 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 검사용 기판은 MDQ 모드로 동작하는 소자의 불량 유무와 표준모드로 동작하는 부분 불량 소자의 검사를 하나의 기판을 사용하여 진행할 수 있으므로, 검사시간이 단축되고, 검사용 기판의 제조에 필요한 비용이 감소한다.

Claims (9)

  1. 복수의 데이터 출력단자를 갖는 집적회로 소자를 검사하는 검사용 기판으로서,
    상기 검사할 소자가 실장되는 복수의 소켓과,
    검사장치와 연결되는 복수의 I/O단자와,
    상기 집적회로 소자가 정상적인 표준 동작모드로 동작할 것인지, 병합 데이터 출력모드로 동작할 것인지 선택하는 모드 선택신호 단자와,
    상기 집적회로 소자의 동작을 제어하기 위한 제어신호 단자와,
    상기 복수의 집적회로 소자 각각의 데이터 출력단자와 상기 복수의 I/O단자를 연결시키는 배선패턴으로서, 집적회로 소자가 병합 데이터 출력모드로 동작할 때에는 상기 데이터 출력단자 중 병합 데이터가 출력되는 소정 개수의 병합 데이터 출력단자를 상기 복수의 I/O단자에 차례대로 연결시키며, 집적회로 소자가 표준 동작모드일 때에는 집적회로 소자의 데이터 출력단자를 상기 복수의 I/O단자에 차례대로 연결시키는 배선패턴과,
    상기 복수의 집적회로 소자를 선택적으로 인에이블시키기 위한 스캔신호단자를 구비하는 검사용 기판.
  2. 제1 항에 있어서, 상기 복수의 소켓은 행렬로 배열되어 있는 것을 특징으로 하는 검사용 기판.
  3. 제1 항에 있어서, 상기 복수의 소켓은 행렬로 배열되어 있으며, 상기 스캔신호단자는 행으로 배열된 소자를 인에이블시키기 위한 행 스캔신호와, 열로 배열된 소자를 인에이블시키기 위한 열 스캔신호가 입력되며, 상기 집적회로 소자는 행 스캔신호와 열 스캔신호가 모두 활성상태일 때 인에이블되는 것을 특징으로 하는 검사용 기판.
  4. 제1 항에 있어서, 상기 복수의 I/O단자, 모드 선택신호 단자, 제어신호 단자, 스캔신호단자는 검사장치와 연결되어 있는 것을 특징으로 하는 검사용 기판.
  5. 제1 항에 있어서, 상기 집적회로 소자는 메모리 소자이며, 상기 검사용 기판은 상기 메모리 소자를 번지지정하기 위한 번지신호가 입력되는 번지신호단자를 더 구비하는 것을 특징으로 하는 검사용 기판.
  6. 제1 항에 있어서, 상기 I/O단자는 m개의 I/O를 가지고, 데이터 출력단자는 n개의 데이터 출력을 가지며, 상기 스캔신호는 소자가 표준동작 모드일 때 한번에 m/n개의 소자를 동시에 인에이블시키는 것을 특징으로 하는 검사용 기판.
  7. 제1 항에 있어서, 상기 I/O단자는 m개의 I/O를 가지고, 데이터 출력단자는 n개의 데이터 출력을 가지고, 병합 데이터 출력단자는 p개(np)의 데이터 출력을 가지며, 상기 스캔신호는 소자가 병합 데이터 출력 모드일 때 한번에 m/p개의 소자를 동시에 인에이블시키는 것을 특징으로 하는 검사용 기판.
  8. 제6 항 또는 제7 항에 있어서, 상기 배선패턴은 I/O단자가 n개 단위로 소자에 연결되도록 설계되어 있는 것을 특징으로 하는 검사용 기판.
  9. 제3 항에 있어서, 상기 열 스캔신호는 소자가 병합 데이터 출력모드로 동작할 때에는 항상 활성상태에 있는 것을 특징으로 하는 검사용 기판.
KR1019970032280A 1996-11-12 1997-07-11 병합 데이터 출력모드와 표준동작 모드로 동작하는 집적회로소자를 함께 검사할 수 있는 검사용 기판 KR100216993B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019970032280A KR100216993B1 (ko) 1997-07-11 1997-07-11 병합 데이터 출력모드와 표준동작 모드로 동작하는 집적회로소자를 함께 검사할 수 있는 검사용 기판
US08/967,016 US6055657A (en) 1997-07-11 1997-11-10 Test board for testing IC devices operating in merged data output mode or standard mode
JP9306943A JP3031883B2 (ja) 1997-07-11 1997-11-10 併合データ出力モードおよび標準動作モードとして動作する集積回路素子を一緒に検査することができる検査基板
US08/966,532 US6057698A (en) 1996-11-12 1997-11-10 Test system for variable selection of IC devices for testing
TW086117506A TW356524B (en) 1997-07-11 1997-11-22 A test board which can test IC devices operating in either merged data output mode or standard mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970032280A KR100216993B1 (ko) 1997-07-11 1997-07-11 병합 데이터 출력모드와 표준동작 모드로 동작하는 집적회로소자를 함께 검사할 수 있는 검사용 기판

Publications (2)

Publication Number Publication Date
KR19990009781A true KR19990009781A (ko) 1999-02-05
KR100216993B1 KR100216993B1 (ko) 1999-09-01

Family

ID=19514191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970032280A KR100216993B1 (ko) 1996-11-12 1997-07-11 병합 데이터 출력모드와 표준동작 모드로 동작하는 집적회로소자를 함께 검사할 수 있는 검사용 기판

Country Status (4)

Country Link
US (1) US6055657A (ko)
JP (1) JP3031883B2 (ko)
KR (1) KR100216993B1 (ko)
TW (1) TW356524B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101498523B1 (ko) * 2014-03-28 2015-03-05 주식회사 유니테스트 번인 테스트용 테스트 보드

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4026945B2 (ja) * 1998-08-11 2007-12-26 株式会社アドバンテスト 混在ic試験装置及びこのic試験装置の制御方法
JP4018254B2 (ja) * 1998-08-20 2007-12-05 株式会社アドバンテスト 電子部品の試験方法
DE19917336C2 (de) * 1999-04-16 2002-07-11 Infineon Technologies Ag Schaltungsanordnung zum Burn-In-Test eines Halbleiterbausteins
US20030231168A1 (en) * 2002-06-18 2003-12-18 Jory Bell Component for use as a portable computing device and pointing device in a modular computing system
US7519880B1 (en) * 2005-07-05 2009-04-14 Advanced Micro Devices, Inc. Burn-in using system-level test hardware
US7256597B2 (en) * 2005-09-08 2007-08-14 Texas Instruments Incorporated Device design-for-test and burn-in-board with minimal external components and increased testing capacity
US8595872B2 (en) 2006-07-17 2013-12-03 The Boppy Company, Llc Center panel support pillows, covers and methods
DE102007016622A1 (de) * 2007-04-05 2008-10-09 Qimonda Ag Halbleiter-Bauelement-Test-Verfahren und -Test-System mit reduzierter Anzahl an Test-Kanälen
US8495775B2 (en) 2011-03-24 2013-07-30 The Boppy Company, Llc Travel nursing pillow
WO2021158307A1 (en) 2020-02-03 2021-08-12 The Boppy Company, Llc Compact travel nursing pillow

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295599A (ja) * 1993-04-09 1994-10-21 Nec Corp 半導体記憶装置
US5568492A (en) * 1994-06-06 1996-10-22 Motorola, Inc. Circuit and method of JTAG testing multichip modules
JP3710845B2 (ja) * 1995-06-21 2005-10-26 株式会社ルネサステクノロジ 半導体記憶装置
US5754559A (en) * 1996-08-26 1998-05-19 Micron Technology, Inc. Method and apparatus for testing integrated circuits
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101498523B1 (ko) * 2014-03-28 2015-03-05 주식회사 유니테스트 번인 테스트용 테스트 보드

Also Published As

Publication number Publication date
JP3031883B2 (ja) 2000-04-10
KR100216993B1 (ko) 1999-09-01
US6055657A (en) 2000-04-25
TW356524B (en) 1999-04-21
JPH1144740A (ja) 1999-02-16

Similar Documents

Publication Publication Date Title
US7721163B2 (en) JTAG controlled self-repair after packaging
KR100216993B1 (ko) 병합 데이터 출력모드와 표준동작 모드로 동작하는 집적회로소자를 함께 검사할 수 있는 검사용 기판
KR100272712B1 (ko) 간단한 검사용 배선을 갖고 짧은 시간에 검사될 수 있는 반도체 웨이퍼상의 반도체 장치
KR20030082410A (ko) 반도체 검사 장치, 반도체 집적 회로 장치, 검사 방법 및제조 방법
JP4322827B2 (ja) 半導体チップ
US6057698A (en) Test system for variable selection of IC devices for testing
US6352868B1 (en) Method and apparatus for wafer level burn-in
KR100459698B1 (ko) 병렬검사되는 개수를 증가시키는 반도체 소자의 전기적검사방법
US11335427B1 (en) Memory test circuit
US7159157B2 (en) Apparatus and method for testing a device for storing data
JP2930037B2 (ja) 半導体メモリ及びそのテスト方法
KR100247173B1 (ko) 검사기판에 장착된 소자의 임의 선택이 가능한 검사 시스템
KR100630661B1 (ko) 저주파 테스터기로도 고속 동작 테스트 가능한 메모리장치 및 그 테스트 방법
KR100248863B1 (ko) 쓰기시간을 단축한 번인보드의 메모리칩 검사장치 및 방법
JP2000322898A (ja) 半導体集積回路装置
KR20070104165A (ko) 반도체 메모리 장치
KR100252303B1 (ko) 반도체칩 슬레이브 검사장치
JP3016755B2 (ja) 検査基板に装着される集積回路素子の任意選択が可能な検査システム
CN115705907A (zh) 存储器装置及其具有修复信号维持机制的存储器测试电路与方法
KR100645652B1 (ko) 번-인 테스트 장치
JP2906417B2 (ja) マイクロコンピュータの試験方式
KR20050047928A (ko) 번-인 테스트 및 실장 테스트를 동시에 수행하기 위한테스트 보드 및 테스트 방법
TW202305816A (zh) 記憶體裝置及其具有修復資訊維持機制的記憶體測試電路與方法
JP2008090989A (ja) 半導体記憶装置
KR100505613B1 (ko) 반도체 메모리 장치의 번인 테스트용 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee