TW201812307A - 測試用電路板及其操作方法 - Google Patents

測試用電路板及其操作方法 Download PDF

Info

Publication number
TW201812307A
TW201812307A TW105128888A TW105128888A TW201812307A TW 201812307 A TW201812307 A TW 201812307A TW 105128888 A TW105128888 A TW 105128888A TW 105128888 A TW105128888 A TW 105128888A TW 201812307 A TW201812307 A TW 201812307A
Authority
TW
Taiwan
Prior art keywords
circuit board
test
electrical transfer
transfer point
item
Prior art date
Application number
TW105128888A
Other languages
English (en)
Other versions
TWI595237B (zh
Inventor
曾勝煜
Original Assignee
美亞國際電子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美亞國際電子有限公司 filed Critical 美亞國際電子有限公司
Priority to TW105128888A priority Critical patent/TWI595237B/zh
Application granted granted Critical
Publication of TWI595237B publication Critical patent/TWI595237B/zh
Priority to JP2017172398A priority patent/JP6484310B2/ja
Priority to KR1020170114735A priority patent/KR101989232B1/ko
Publication of TW201812307A publication Critical patent/TW201812307A/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511Wafer Test

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

一種測試用電路板及其操作方法,係將測試機台之測試接點集中設於電路板本體之外圍區域,並對應該測試接點周圍設置複數第二電性轉接點,以及對應探針周圍設置複數第一電性轉接點,並使該第一電性轉接點及第二電性轉接點透過電路板本體之線路連接,以供電性檢測時,僅需將測試接點電性連接至周圍之第二電性轉接點,即可使測試訊號傳送至待測裝置,避免習知公板結構利用跳線方式所造成訊號傳遞品質不良問題。

Description

測試用電路板及其操作方法
本發明係有關一種電性檢測裝置,尤指一種用於電性檢測之電路板。
傳統探針卡係以其探針接觸晶片的訊號接點,以測試晶片之電路是否正常。而一般待測晶片之訊號接點係依照晶片內的電路元件特性而有多種不同的設置分佈,因此,探針卡供應商為對應該待測晶片之電路元件的設置分佈通常即需製做特定之探針卡,使該特定之探針卡之電路板具有對應至待測晶片之電路元件特性的電路佈設與探針分佈結構。
然前述特定之探針卡之製作費用高且僅能針對特定之待測晶片進行測試,因此,實際應用上,探針卡供應商除了將探針卡電路板的電路佈線專門佈設為與特定晶片之電路元件對應的專板結構外,更普遍之情況乃預先製作公板結構的電路板,其中,該公板結構的電路板平面上由外至內設置有複數銲點,詳言之,該公板結構的電路板依徑向分佈由外而內分別設置有測試區之銲點、轉接區之銲 點、及探針區之銲點,其中,該探針區之銲點直接導通至電路板下方所設置之探針,而該測試區與轉接區之銲點之間為簡單的徑向佈線設計,提供測試區上供測試機台點觸的銲點導通至轉接區電性連接用,然後依客戶所提供之晶片之電路元件的佈設,於轉接區之銲點與探針區之銲點之間利用導線以跳線方式,使轉接區之銲點導通至探針區之銲點,進而與探針電性連接。
前述具公板結構的電路板之探針卡,雖製作成本較低,惟其係利用跳線方式使探針電性連接至轉接區銲點,造成訊號傳遞品質不良。
因此,如何克服上述習知技術的種種問題,實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失,本發明揭示一種測試用電路板,係包括:一電路板本體,係定義有內圍區域及外圍區域;複數第一電性轉接點,係設於該電路板本體之內圍區域;複數第二電性轉接點,係設於該電路板本體之外圍區域;複數線路,係預設於該電路板本體並對應連接該第一電性轉接點及第二電性轉接點;以及複數測試接點,係用於接收測試訊號並設於該電路板本體之外圍區域且鄰近該複數第二電性轉接點。
本發明復揭示一種測試用電路板之操作方法,係提供一前述之測試用電路板,其中該電路板本體之內圍區域設有複數探針,該複數第一電性轉接點係位於該複數探針周 圍,且令該複數探針電性連接至該複數第一電性轉接點;將該複數測試接點透過導電件電性連接至對應之第二電性轉接點;以及將測試訊號透過該測試接點、第二電性轉接點、電路板本體之線路、以及對應之第一電性轉接點與探針而傳送至待測裝置。
前述之測試用電路板及其操作方法中,該探針周圍復設有複數導電接點,且該探針電性連接至該複數第一電性轉接點與該複數導電接點。
前述之測試用電路板及其操作方法中,該第一電性轉接點、第二電性轉接點、及測試接點係為接地接點、電源接點或訊號接點。
前述之測試用電路板及其操作方法中,該電路板本體為公板結構。
前述之測試用電路板及其操作方法中,該探針透過導線電性連接至該第一電性轉接點;該測試接點透過例如導電膠、排針、跳接線、轉接板、開關或連接座等導電件電性連接至該第二電性轉接點。
由上可知,本發明之測試用電路板及其操作方法,主要係將測試機台之測試接點集中設於電路板本體之外圍區域,並對應該測試接點周圍設置複數第二電性轉接點,以及對應該探針周圍設置複數第一電性轉接點,並使該第一電性轉接點及第二電性轉接點得以透過電路板本體之線路連接,因此,於進行待測裝置之電性檢測時,僅需將測試接點透過導電件(如導電膠、排針、跳接線、轉接板、開關 或連接座)之方式電性連接至周圍之第二電性轉接點,即可使測試機台之測試訊號透過該測試接點、第二電性轉接點、電路板本體之線路、以及對應之第一電性轉接點與探針而傳送至待測裝置,同時進行訊號之反饋,藉此提升訊號傳遞品質及簡化操作步驟,避免習知公板結構利用跳線方式使探針電性連接至轉接區銲點所造成訊號傳遞品質不良及作業繁瑣問題,同時又保有公板結構之成本低及彈性大之優勢。
1‧‧‧測試用電路板
10‧‧‧電路板本體
100‧‧‧觀測口
111‧‧‧探針
120‧‧‧導線
130‧‧‧導電件
D1,D2,D3,D4‧‧‧第一電性轉接點
d1,d2,d3,d4,d1’,d2’‧‧‧第二電性轉接點
L1,L2,L3,L4,L1’,L2’‧‧‧導線
S1,S2,S3,S4‧‧‧導電接點
T1,T2,T3,T4‧‧‧測試接點
第1圖係為本發明之測試用電路板之平面示意圖;以及第2圖係為本發明之測試用電路板之操作方法示意圖。
以下藉由特定的具體實施例說明本發明之實施方式,熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知,本說明書所附圖式所繪示之結構、比例、大小等,均僅用以配合說明書所揭示之內容,以供熟悉此技藝之人士之瞭解與閱讀,並非用以限定本發明可實施之限定條件,故不具技術上之實質意義,任何結構之修飾、比例關係之改變或大小之調整,在不影響本發明所能產生之功效及所能達成之目的下,均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時,本說明書中所引用之如 “上”、及“一”等之用語,亦僅為便於敘述之明瞭,而非用以限定本發明可實施之範圍,其相對關係之改變或調整,在無實質變更技術內容下,當亦視為本發明可實施之範疇。
如第1圖所示,本發明之測試用電路板1係包括:一電路板本體10、複數第一電性轉接點D1,D2,D3,D4、複數第二電性轉接點d1,d2,d3,d4、複數線路L1,L2,L3,L4、以及測試接點T1,T2,T3,T4。該測試用電路板1係可用於測試晶圓/晶片之探針卡(Probe card)或用於測試封裝件之測試載板(Load board)等可供測試機台使用之電路板。
於本實施例中,該電路板本體10可為公板結構,亦可為專板結構,且該電路板本體10定義有一內圍區域、一外圍區域、以及一介於該內圍區域與該外圍區域間之中間區域。
該電路板本體10之內圍區域之中心處設有一觀測口100,並於該觀測口100處設有複數探針111。
該複數第一電性轉接點D1,D2,D3,D4係設於該電路板本體10之內圍區域,且位於該觀測口100(或該探針111)周圍。於本實施例中該第一電性轉接點D1,D2,D3,D4為接地接點,並以4個第一電性轉接點進行說明,於其它實施例中,該第一電性轉接點亦可為電源接點或訊號接點,且不限制該第一電性轉接點之數量。
另外,於該電路板本體10之內圍區域,相對該觀測口100(或該探針111)周圍亦設有複數導電接點S1,S2,S3,S4, 於本實施例中該導電接點S1,S2,S3,S4為訊號接點,並以4個導電接點進行說明,於其它實施例中,該導電接點亦可為電源接點或接地接點,且不限制該導電接點之數量。
該複數第二電性轉接點d1,d2,d3,d4係設於該電路板本體10之外圍區域,且該複數第二電性轉接點d1,d2,d3,d4係對應連接至該複數第一電性轉接點D1,D2,D3,D4。於本實施例中該複數第二電性轉接點d1,d2,d3,d4為接地接點,於其它實施例中,該第二電性轉接點亦可為電源接點或訊號接點。
該複數線路L1,L2,L3,L4係預設於該電路板本體10且主要佈設於該中間區域,並對應連接該第一電性轉接點D1,D2,D3,D4及第二電性轉接點d1,d2,d3,d4。
該複數測試接點T1,T2,T3,T4係設於該電路板本體10之外圍區域且鄰近該複數第二電性轉接點d1,d2,d3,d4。該複數測試接點T1,T2,T3,T4用以接收測試機台之測試訊號並集中設於該電路板本體10之外圍區域,同時使該複數第二電性轉接點d1,d2,d3,d4對應位於該複數測試接點T1,T2,T3,T4之周圍,於本實施例中該複數測試接點T1,T2,T3,T4係用以接收測試機台之接地測試訊號,並以4個測試接點進行說明,於其它實施例中,該測試接點亦可用以接收測試機台之電源測試訊號或高、低頻之測試訊號,且不限制該測試接點之數量。
此外,相鄰該複數測試接點T1,T2,T3,T4處另可設有複數第二電性轉接點d1’,d2’,其中該第二電性轉接點 d1’,d2’係透過預設於該電路板本體10之線路L1’,L2’而電性連接至第二電性轉接點d1,d2,俾供該測試接點T1,T2,T3,T4可選擇就近透過該第二電性轉接點d1,d2或第二電性轉接點d1’,d2’,而電性連接至第一電性轉接點D1,D2。
請參閱第2圖,本發明之測試用電路板1之操作方法示意圖,係提供如第1圖所示之測試用電路板,其中對應待測裝置(如晶圓、晶片或封裝件等)之電路元件的設置分佈,該複數探針111透過複數導線120對應電性連接至該第一電性轉接點D1,D2,D3,D4及該導電接點S1,S2,S3,S4,同時對應該探針111所連接之第一電性轉接點D1,D2,D3,D4,與測試機台之測試訊號發送位置,將該複數測試接點T1,T2,T3,T4透過導電件130(如導電膠、排針、跳接線、轉接板、開關或連接座等)電性連接至對應之第二電性轉接點d1,d4,d3,d2’,進而透過預設於該電路板本體10之線路L1,L4,L3,L2(L2’)而電性連接至第一電性轉接點D1,D4,D3,D2,俾供測試機台之測試訊號依序經由測試接點T1,T2,T3,T4、第二電性轉接點d1,d4,d3,d2’、第一電性轉接點D1,D4,D3,D2及探針111而傳送至待測裝置進行電性測試。
因此,透過本發明前述說明可知,本發明之測試用電路板及其操作方法係將測試機台之測試接點集中設於電路板本體之外圍區域,並對應該測試接點周圍設置複數第二電性轉接點,以及對應該探針周圍設置複數第一電性轉接 點,並使該第一電性轉接點及第二電性轉接點得以透過電路板本體之線路連接,因此,於進行待測裝置之電性檢測時,僅需將測試接點透過導電件(如導電膠、排針、跳接線、轉接板、開關或連接座)之方式電性連接至周圍之第二電性轉接點,即可使測試機台之測試訊號透過該測試接點、第二電性轉接點、電路板本體之線路、以及對應之第一電性轉接點與探針而傳送至待測裝置,同時進行訊號之反饋,藉此提升訊號傳遞品質及簡化操作步驟,避免習知公板結構利用跳線方式使探針電性連接至轉接區銲點所造成訊號傳遞品質不良及作業繁瑣問題,同時又保有公板結構之成本低及彈性大之優勢。
上述實施例係用以例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下,對上述實施例進行修改。因此本發明之權利保護範圍,應如後述之申請專利範圍所列。

Claims (13)

  1. 一種測試用電路板,係包括:一電路板本體,係定義有內圍區域及外圍區域;複數第一電性轉接點,係設於該電路板本體之內圍區域中;複數第二電性轉接點,係設於該電路板本體之外圍區域中;複數線路,係預設於該電路板本體並對應連接該第一電性轉接點及第二電性轉接點;以及複數測試接點,係用於接收測試訊號並設於該電路板本體之外圍區域且鄰近該複數第二電性轉接點。
  2. 如申請專利範圍第1項所述之測試用電路板,其中,該內圍區域設有複數探針。
  3. 如申請專利範圍第2項所述之測試用電路板,其中,該複數第一電性轉接點係設於該探針周圍。
  4. 如申請專利範圍第3項所述之測試用電路板,其中,該探針周圍復設有複數導電接點。
  5. 如申請專利範圍第4項所述之測試用電路板,其中,該探針電性連接至該複數第一電性轉接點及該複數導電接點。
  6. 如申請專利範圍第1項所述之測試用電路板,其中,該第一電性轉接點、第二電性轉接點、及測試接點係為接地接點、電源接點或訊號接點。
  7. 如申請專利範圍第1項所述之測試用電路板,其中,該 測試接點電性連接至該第二電性轉接點。
  8. 如申請專利範圍第1項所述之測試用電路板,其中,該電路板本體為公板結構。
  9. 一種測試用電路板之操作方法,係包括:提供一如申請專利範圍第1項所述之測試用電路板,其中該電路板本體之內圍區域設有複數探針,該複數第一電性轉接點係位於該複數探針周圍,且令該複數探針電性連接至該複數第一電性轉接點;將該複數測試接點透過導電件電性連接至對應之第二電性轉接點;以及將測試訊號透過該測試接點、第二電性轉接點、複數線路、以及對應之第一電性轉接點與探針而傳送至待測裝置。
  10. 如申請專利範圍第9項所述之測試用電路板之操作方法,其中,該探針周圍復設有複數導電接點。
  11. 如申請專利範圍第9項所述之測試用電路板之操作方法,其中,該探針透過導線電性連接至該第一電性轉接點。
  12. 如申請專利範圍第9項所述之測試用電路板之操作方法,其中,該第一電性轉接點、第二電性轉接點、及測試接點係為接地接點、電源接點或訊號接點。
  13. 如申請專利範圍第9項所述之測試用電路板之操作方法,其中,該測試接點透過導電膠、排針、跳接線、轉接板、開關或連接座電性連接至該第二電性轉接點。
TW105128888A 2016-09-07 2016-09-07 測試用電路板及其操作方法 TWI595237B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105128888A TWI595237B (zh) 2016-09-07 2016-09-07 測試用電路板及其操作方法
JP2017172398A JP6484310B2 (ja) 2016-09-07 2017-09-07 テスト用回路板及びその操作方法
KR1020170114735A KR101989232B1 (ko) 2016-09-07 2017-09-07 테스트 회로기판 및 이를 구동하기 위한 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105128888A TWI595237B (zh) 2016-09-07 2016-09-07 測試用電路板及其操作方法

Publications (2)

Publication Number Publication Date
TWI595237B TWI595237B (zh) 2017-08-11
TW201812307A true TW201812307A (zh) 2018-04-01

Family

ID=60189227

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105128888A TWI595237B (zh) 2016-09-07 2016-09-07 測試用電路板及其操作方法

Country Status (3)

Country Link
JP (1) JP6484310B2 (zh)
KR (1) KR101989232B1 (zh)
TW (1) TWI595237B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109471011A (zh) * 2017-09-07 2019-03-15 新加坡商美亚国际电子有限公司 测试用电路板及其操作方法
CN110133415B (zh) * 2019-06-05 2024-05-03 珠海格力智能装备有限公司 测试机构及具有其的测试装置
CN116068380B (zh) * 2023-03-01 2023-07-07 上海聚跃检测技术有限公司 一种芯片封装测试方法及装置
CN116559628B (zh) * 2023-06-12 2024-04-30 广东汉为信息技术有限公司 一种电路板模块测试治具

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034533A (en) * 1997-06-10 2000-03-07 Tervo; Paul A. Low-current pogo probe card
JP4667679B2 (ja) * 2001-09-27 2011-04-13 Okiセミコンダクタ株式会社 プローブカード用基板
JP2006138705A (ja) * 2004-11-11 2006-06-01 Yamaha Corp プローブカード及びそれを用いた検査方法
JP2007198930A (ja) * 2006-01-27 2007-08-09 Renesas Technology Corp 半導体検査システムおよび半導体装置
JP2007278828A (ja) * 2006-04-06 2007-10-25 Sharp Corp 半導体チップ評価用基板
KR20080061735A (ko) * 2006-12-28 2008-07-03 주식회사 하이닉스반도체 피시험 장치, 이를 테스트 하기 위한 시스템 및 방법
TWI413777B (zh) * 2010-09-01 2013-11-01 Multi - power circuit board and its application probe card
US20130265073A1 (en) * 2011-01-16 2013-10-10 Japan Electronic Materials Corporation Probe Card And Manufacturing Method Therefor
TWI444625B (zh) * 2012-03-20 2014-07-11 Mpi Corp High frequency probe card
US9372205B2 (en) * 2014-01-15 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Universal probe card PCB design

Also Published As

Publication number Publication date
KR101989232B1 (ko) 2019-06-13
JP2018040801A (ja) 2018-03-15
TWI595237B (zh) 2017-08-11
JP6484310B2 (ja) 2019-03-13

Similar Documents

Publication Publication Date Title
US6301121B1 (en) Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process
TW201812307A (zh) 測試用電路板及其操作方法
JP2000088920A (ja) 検査装置用インターフェイスユニット
TW201825920A (zh) 用於dc參數測試的垂直式超低漏電流探針卡
TWI595248B (zh) 使用開關切換單一訊號通道與複數個連接墊之連結的測試電路
TWI752454B (zh) 用於測試晶片或晶粒的設備
CN102998612A (zh) 具有多引脚装置触点的接触器
US8586983B2 (en) Semiconductor chip embedded with a test circuit
US8988092B2 (en) Probing apparatus for semiconductor devices
TWI410637B (zh) 陣列式探針卡
KR101421048B1 (ko) 능동소자 칩이 탑재된 반도체 검사 장치
US7898279B2 (en) Circuit for multi-pads test
TWM597872U (zh) 可拆式探針卡裝置
TW201546463A (zh) 半導體測試載具及其測試針頭模組
KR101691194B1 (ko) 반도체 디바이스 테스트용 소켓
TW201447310A (zh) 探針卡與其之製作方法
TWI385391B (zh) 高效率和高準確度之測試治具
KR101458119B1 (ko) 프로브 카드
TWI413777B (zh) Multi - power circuit board and its application probe card
JP2011112369A (ja) 半導体素子およびそれを用いた半導体装置ならびに半導体素子の検査方法
TW201333494A (zh) 整合式高速測試模組
TW202146917A (zh) Ic測試電路板組合及ic測試系統
KR101650134B1 (ko) 컨택부재 및 이를 포함하는 반도체 패키지 테스트용 소켓
KR102044185B1 (ko) 회로기판 또는 프로그램 검사 시스템
KR101509198B1 (ko) 프로브 카드용 분리형 컨택터