KR101691194B1 - 반도체 디바이스 테스트용 소켓 - Google Patents

Abstract

본 발명은 테스트 대상인 디바이스를 탑재부에 탑재하여 반도체 디바이스를 하부의 검사용 보드에 전기적으로 도통시켜 상기 반도체 디바이스의 성능을 테스트하기 위한 소켓에 있어서,
상기 반도체 디바이스와 전기적으로 접속을 이루게 되는 일단과 하부의 검사용 보드와 전기적으로 접속을 이루게 되는 타단을 갖는 복수개의 컨택부재; 상기 컨택부재의 중간영역이 관통되어, 상기 컨택부재와 전기적으로 접속을 이루어 RF 특성을 개선하는 회로부를 포함하는 중간기판; 및 상기 컨택부재들 사이를 절연시키는 절연부재를 포함하는 반도체 디바이스 테스트용 소켓을 제공한다.

Description

반도체 디바이스 테스트용 소켓{TEST SOCKET FOR SEMICONDUCTOR PACKAGE}

본 발명은 반도체 디바이스 테스트용 소켓에 관한 것으로, 보다 상세하게는 테스트하고자 하는 반도체 디바이스와의 신호전달특성이 우수하고, 간단한 공정을 통해 제조할 수 있는 반도체 디바이스 테스트용 소켓에 관한 것이다.

일반적으로, IC 장치나 IC 디바이스 등과 같은 표면 실장형 반도체 장치는 LGA(Land Grid Array), BGA(Ball Grid Array), CSP(Chip Sized Package) 타입 등으로 이루어져 있으며, 이들은 고객에게 출하되기 전에 신뢰성 확인을 위해 테스트를 거치게 된다.

도 1은 이러한 반도체 장치의 이러한 종래 테스트 용 시험장치를 모식적으로 나타낸 도면이다.

시험장치는 테스트 대상인 반도체 디바이스(300)를 반송하는 핸들러(1), 상기 핸들러(1)에 의해 반송된 반도체 디바이스(300)에 대해서 시험을 실행하는 테스트 헤드(2), 및 핸들러(1) 및 테스트 헤드(2)의 동작을 종합적으로 제어하는 메인 프레임(3)을 포함한다. 핸들러(1)와 테스트 헤드(2) 및 메인 프레임(3)은 케이블(4)에 의해 서로 결합된다.

테스트 헤드(1)는 박스(2a)에 복수의 DUT 보드(2b)를 수용한다. DUT 보드(2b)는 메인 프레임(3)으로부터의 지시에 의해 반도체 디바이스(300)에 송신하는 시험 신호를 발생한다. DUT 보드(2b)는 반도체 디바이스(300)에 송신되어 처리된 시험신호를 수신해서 반도체 디바이스(300)의 기능 및 특성을 평가한다.

테스트 헤드(2)의 윗면에는 컨택부재[예로 컨택핀(contact pin)]가 내부에 장착된 테스트 소켓(5)이 결합된 하부기판(6)(혹은, DUT PCB라고 함)이 장착된다. 핸들러(1)에 의하여 반송되는 반도체 디바이스(300)는 테스트 소켓(5)에 장착되는 것에 의해 테스트 헤드(1)와 전기적으로 결합된다. 이에 의해 테스트 헤드(1)는 반도체 디바이스(300)에 대하여 전기신호를 송신 및 수신할 수 있다.

하지만, 이들 종래 테스트 소켓의 경우 컨택핀이 하부기판 혹은 DUT 보드, 및 상부의 테스트 디바이스의 접속단자와 물리적으로 접촉을 이루게 되어 반복적인 사용에 의해 접촉부위가 마모가 쉽게 일어나 신뢰성 있는 테스트의 수행이 곤란한 점과, 테스트하고자 하는 반도체 디바이스와의 신호전달특성이 떨어지며, 컨택부재의 제조 역시 여러 단계의 복잡한 과정을 거쳐야 하는 문제가 있다.

본 발명은 상기한 바와 같은 종래기술이 가지는 문제를 해결하기 위해 안출된 것으로, 그 목적은 테스트하고자 하는 반도체 디바이스와의 신호전달특성이 우수하고, 간단한 공정을 통해 제조할 수 있는 반도체 디바이스 테스트용 소켓을 제공함에 있다.

상기한 바와 같은 본 발명의 기술적 과제는 다음과 같은 수단에 의해 달성되어진다.

(1) 테스트 대상인 디바이스를 탑재부에 탑재하여 반도체 디바이스를 하부의 검사용 보드에 전기적으로 도통시켜 상기 반도체 디바이스의 성능을 테스트하기 위한 소켓에 있어서,

상기 반도체 디바이스와 전기적으로 접속을 이루게 되는 일단과 하부의 검사용 보드와 전기적으로 접속을 이루게 되는 타단을 갖는 복수개의 컨택부재; 상기 컨택부재의 중간영역이 관통되어, 상기 컨택부재와 전기적으로 접속을 이루어 RF 특성을 개선하는 회로부를 포함하는 중간기판; 및 상기 컨택부재들 사이를 절연시키는 절연부재를 포함하는 반도체 디바이스 테스트용 소켓.

(2) 상기 (1)에 있어서,

상기 컨택부재는 포고핀 또는 FOSP인 것을 특징으로 하는 반도체 디바이스 테스트용 소켓.

(3) 상기 (1)에 있어서,

상기 포고핀과 전기적으로 접속을 이루는 하부의 검사용 보드에 상기 포고핀의 하부단자가 관통하여 검사용 보드와 전기적으로 접속을 이루게 하는 관통공이 형성되고, 상기 포고핀의 하부단자가 상기 관통공에 강제끼움되어지도록 구성된 것을 특징으로 하는 반도체 디바이스 테스트용 소켓.

(4) 상기 (1)에 있어서,

상기 중간기판 일측면에 주파수특성 개선용 소자가 실장되어진 것을 특징으로 하는 반도체 디바이스 테스트용 소켓.

상기와 같은 본 발명에 따르면, 테스트하고자 하는 반도체 디바이스와의 신호전달특성이 우수하고, 간단한 공정을 통해 제조할 수 있는 반도체 디바이스 테스트용 소켓을 제공한다.

도 1은 종래 기술에 따른 반도체 디바이스 테스트용 소켓의 구성도이다.
도 2a,2b는 본 발명에 따른 반도체 디바이스 테스트용 소켓의 구성도이다.
도 3은 본 발명에 따른 포고핀의 하부단자와 하부기판의 결합관계의 일 예시도이다.

본 발명에 따른 반도체 디바이스 테스트용 소켓은 테스트 대상인 디바이스를 탑재부에 탑재하여 반도체 디바이스를 하부의 검사용 보드에 전기적으로 도통시켜 상기 반도체 디바이스의 성능을 테스트하기 위한 소켓에 있어서,

상기 반도체 디바이스와 전기적으로 접속을 이루게 되는 일단과 하부의 검사용 보드와 전기적으로 접속을 이루게 되는 타단을 갖는 복수개의 컨택부재; 상기 컨택부재의 중간영역이 관통되어, 상기 컨택부재와 전기적으로 접속을 이루어 RF 특성을 개선하는 회로부를 포함하는 중간기판; 및 상기 컨택부재들 사이를 절연시키는 절연부재를 포함한다.

이하 본 발명의 내용을 도면을 참조하여 보다 구체적으로 설명하면 다음과 같다.

본 발명에 따른 반도체 디바이스 테스트 소켓(100)은 도 2a,2b에 도시된 바와 같이 상기 반도체 디바이스(300)와 전기적으로 접속을 이루게 되는 일단과 하부의 검사용 보드(200)과 전기적으로 접속을 이루게 되는 타단을 갖는 복수개의 컨택부재(10); 상기 컨택부재(10)의 중간영역이 관통되어, 상기 컨택부재와 전기적으로 접속을 이루어 RF 특성을 개선하는 회로부(미도시)를 포함하는 중간기판(30); 및 상기 컨택부재(10)들 사이를 절연시키는 절연부재(20)를 포함한다.

또한, 상기 본 발명에 따른 반도체 디바이스 테스트용 소켓은 컨택부재(10)의 중간영역이 관통되어지면서, 상기 컨택부재와 전기적으로 접속을 이루어 RF 특성을 개선시키기 위한 중간기판(30)이 상기 컨택부재(10)의 중간영역에 위치함으로써, 반도체 디바이스와 거리적으로 보다 근접시켜 RF 특성을 현저하게 개선시킬 수 있도록 한다.

바람직하게는 상기 중간기판(30)의 소정 위치(바람직하게는 일측 상면)에 RF 특성 개선을 위한 회로부(미도시)를 구성하는 주파수특성(RF특성) 개선용 소자(40)(예로, 커패시터)가 실장되어지도록 하여, 반도체 디바이스의 각 접속단자(310)와 최적의 단거리 배치를 통해 신호전달특성을 개선하여 고주파 신호처리시에도 신뢰성이 높은 테스트 수행이 가능하다.

본 발명에서 상기 컨택부재(10)는 바람직하게는 각종 컨택핀, 포고핀 혹은 FOSP(Fine pitch outer spring pogo), 또는 도전성 와이어일 수 있으며, 본 발명에서 상기 하부 검사용 보드(200)에 전기를 도통시키기 위한 컨택부재(10)로써 도전성 와이어가 형성되는 경우에는 하부기판(60) 상에 소정의 금속패드(61)를 형성하고, 상기 금속패드(61)의 상면에 공지의 와이어 본딩장치(Wire-bonder)를 이용하여 도전성 와이어를 연직 상방으로 간단하게 형성할 수 있다.

이와는 달리 컨택부재(10)가 포고핀 혹은 FOSP로 이루어진 경우에는 도 3에 도시한 바와 같이, 하부의검사용 보드(200)과의 전기적 접속을 용이하게 하기 위해 포고핀 혹은 FOSP(10)의 하부단자(10a)가 관통하여 검사용 보드(200)와 전기적으로 접속을 이루게 하는 관통공(60a)이 형성되고, 상기 포고핀(10)의 하부단자가 상기 관통공(60a)에 강제끼움되어지도록 구성된다. 이를 위해 관통공에 삽입되어지는 포고핀의 하부단자에 널링작업(knurling)을 수행하는 것이 바람직하다.

또한, 본 발명에 따른 반도체 디바이스 테스트용 소켓은 상기 컨택부재(10)끼리 쇼트가 나는 것을 방지하기 위해 소정의 절연부재(20)를 이용하여 상기 중간기판(30)의 상부와 하부에 노출된 각 컨택부재(10)간을 상호 이격시키고 절연상태를 유지시키도록 한다. 이러한 절연부재(20)의 예로는 절연을 유지할 수 있는 한, 절연러버(rubber), 절연수지, 혹은 공기 등 다양한 수단이 사용되어질 수 있으며, 특정한 것에 한정되는 것은 아니다.

바람직하게는 상기 절연부재(20)의 상면에는 반도체 디바이스의 접속단자 및 하부의 도전성 와이어(10)의 상단부와 전기적으로 접속을 제공하는 금속패드(51)가 형성된 상부기판(50)을 구비할 수 있다.

상기 본 발명에서 중간기판(30)는 디유티 보드(DUT Board), 이피아이 보드(EPI Board) 등으로 불리우며, PCB 혹은 MEMS 필름의 형식으로 구성되어질 수 있고, 상기 본 발명에 따른 검사용 보드(200)는 반도체 디바이스의 검사에 사용되는 종래 일반적인 검사용 보드로써, 예를 들어 반도체 디바이스의 검사의 마무리 단계에 사용되는 번인 보드(Burn-in Board) 혹은 하이픽스 보드(HI FIX Board)일 수 있다.

상기 본 발명에 따른 소켓(100)의 구체적인 기술을 제외한 나머지 소켓을 이루는 구성 및 동작에 관하여는 종래 일반적인 소켓의 구성을 그대로 혹은 일부 수정하여 사용할 수 있어 이에 대한 구체적인 설명은 이를 인용하는 것으로 하고 이하 상세한 설명은 생략하기로 한다.

상기와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

10: 컨택부재
20: 절연부재
30: 중간기판
40: 커패시터
50: 상부기판
60: 하부기판
100: 테스트 소켓
200: 검사용 보드
300: 반도체 디바이스

Claims (4)

1. 테스트 대상인 디바이스를 탑재부에 탑재하여 반도체 디바이스를 하부의 검사용 보드에 전기적으로 도통시켜 상기 반도체 디바이스의 성능을 테스트하기 위한 소켓에 있어서,
   상기 반도체 디바이스와 전기적으로 접속을 이루게 되는 일단과 하부의 검사용 보드와 전기적으로 접속을 이루게 되는 타단을 갖는 복수개의 컨택부재; 상기 컨택부재의 중간영역이 관통되어, 상기 컨택부재와 전기적으로 접속을 이루어 RF 특성을 개선하는 회로부를 포함하는 중간기판; 및 상기 컨택부재들 사이를 절연시키는 절연부재를 포함하는 반도체 디바이스 테스트용 소켓.
2. 제 1항에 있어서,
   상기 컨택부재는 포고핀 또는 FOSP인 것을 특징으로 하는 반도체 디바이스 테스트용 소켓.
3. 제 2항에 있어서,
   상기 포고핀과 전기적으로 접속을 이루는 하부의 검사용 보드에 상기 포고핀의 하부단자가 관통하여 검사용 보드와 전기적으로 접속을 이루게 하는 관통공이 형성되고, 상기 포고핀의 하부단자가 상기 관통공에 강제끼움되어지도록 구성된 것을 특징으로 하는 반도체 디바이스 테스트용 소켓.
4. 제 1항에 있어서,
   상기 중간기판 일측면에 주파수특성 개선용 소자가 실장되어진 것을 특징으로 하는 반도체 디바이스 테스트용 소켓.

Images