CN113064060B - 一种芯片自动测试机内测试通道信号传输时间的校准方法 - Google Patents

一种芯片自动测试机内测试通道信号传输时间的校准方法 Download PDF

Info

Publication number
CN113064060B
CN113064060B CN202110283521.2A CN202110283521A CN113064060B CN 113064060 B CN113064060 B CN 113064060B CN 202110283521 A CN202110283521 A CN 202110283521A CN 113064060 B CN113064060 B CN 113064060B
Authority
CN
China
Prior art keywords
channels
channel
signal
odd
automatic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110283521.2A
Other languages
English (en)
Other versions
CN113064060A (zh
Inventor
魏津
张经祥
吴艳平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sundak Semiconductor Technology Shanghai Co ltd
Original Assignee
Sundak Semiconductor Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sundak Semiconductor Technology Shanghai Co ltd filed Critical Sundak Semiconductor Technology Shanghai Co ltd
Priority to CN202110283521.2A priority Critical patent/CN113064060B/zh
Publication of CN113064060A publication Critical patent/CN113064060A/zh
Priority to TW110128052A priority patent/TWI758217B/zh
Application granted granted Critical
Publication of CN113064060B publication Critical patent/CN113064060B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318328—Generation of test inputs, e.g. test vectors, patterns or sequences for delay tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明涉及半导体技术领域，具体的说是一种芯片自动测试机内测试通道信号传输时间的校准方法。一种芯片自动测试机内测试通道信号传输时间的校准方法，包括自动测试机、AC‑cal载具板、Odd‑Even载具板。同现有技术相比，提供一种芯片自动测试机内测试通道信号传输时间的校准方法，利用自动测试机上的现有条件对其通道进行自校准，以提高自动测试机工作的精准度。

Description

一种芯片自动测试机内测试通道信号传输时间的校准方法
技术领域
本发明涉及半导体技术领域，具体的说是一种芯片自动测试机内测试通道信号传输时间的校准方法。
背景技术
当自动测试机运行时，需要准确的时间信息来设置发送信号和接收输入信号。 然而因为电路设计或者器件的原因， 导致每个通道上的信号延迟不一样，这就需要自动测试机对通道上的信号传输时间进行校准，校准后的各通道信号到达测试机末端时刻是相同的。
发明内容
本发明为克服现有技术的不足，提供一种芯片自动测试机内测试通道信号传输时间的校准方法，利用自动测试机上的现有条件对其通道进行自校准，以提高自动测试机工作的精准度。
为实现上述目的，设计一种芯片自动测试机内测试通道信号传输时间的校准方法，包括自动测试机、AC-cal载具板、Odd-Even载具板，其特征在于：具体校准方法如下：
（1）在自动测试机上安装AC-cal载具板；
（2）通过软件对AC-cal载具板上的端口通道进行配置，分别是1个接收信号通道及127个发送信号通道；
（3）发送信号通道发射周期为100ns的时钟信号；
（4）接收信号通道以50ps的步长，在上升沿或者下降沿左右32步长的范围去搜索发送信号的上升沿或者下降沿的变化时刻，记录为Tx1；
（5）选取接收信号通道的最大时刻为Tb，其余接收信号通道与最大接收信号通道的差∆Tx= Txn-Tb用于补偿，n为通道数；
（6）将∆Tx的补偿数据补偿在自动测试机系统内；
（7）如果步骤（6）中的∆Tx的补偿数据为最后一次补偿，补偿数据后，再次进行步骤（4），若Tx2在（-150ps，+150ps）的范围内，即为通过，否则为不通过；
（8）在自动测试机上安装Odd-Even载具板；
（9）通过软件对Odd-Even载具板上的端口通道进行配置，配置奇数通道为发送信号通道，与奇数通道连接的偶数通道为接收信号通道；
（10）设定偶数的接收信号通道的固定的时刻去捕捉信号的上升沿、下降沿的变化时刻；
（11）奇数的发送信号通道发射周期为100ns的时钟信号，每个周期的上升沿或者下降沿以100ps后移，直到接收信号通道捕捉到发送信号通道的上升沿或者下降沿的变化，并记录该时刻为Tx1’；
（12）配置偶数通道为发送信号通道，与偶数通道连接的奇数通道为接收信号通道，重复步骤（11），并记录时刻为Tx1’；
（13）选取输出信号部分通道的最大时刻为Tb’，其余输出信号部分通道与最大输出信号部分通道的差∆Tx’= Txn’-Tb’用于补偿，n为通道数；
（14）将∆Tx’的补偿数据补偿在自动测试机系统内；
（15）如果步骤（14）中的∆Tx’的补偿数据为最后一次补偿，补偿数据后，再次进行步骤（11）及步骤（12），若Tx2’在（-150ps，+150ps）的范围内，即为通过，否则为不通过；
（16）继续重复步骤（1），至少3次后结束。
所述的AC-cal载具板上的每个端口的一端分别通过线路与自动测试机相应的端口连接，并且AC-cal载具板上的每个端口的另一端通过线路汇聚一起。
所述的AC-cal载具板上有128个通道。
所述的Odd-Even载具板上的端口通过线路依次两两连接。
所述的Odd-Even载具板上有128个通道。
本发明同现有技术相比，提供一种芯片自动测试机内测试通道信号传输时间的校准方法，利用自动测试机上的现有条件对其通道进行自校准，以提高自动测试机工作的精准度。
附图说明
图1为本发明方法流程图。
图2为AC-cal载具板的线路连接图。
图3为Odd-Even载具板的线路连接图。
图4为AC-cal载具板的信号走向示意图。
图5为Odd-Even载具板上奇数通道为发射通道的信号走向示意图。
图6为Odd-Even载具板上偶数通道为发射通道的信号走向示意图。
具体实施方式
下面根据附图对本发明做进一步的说明。
如图1所示，一种芯片自动测试机内测试通道信号传输时间的校准方法，具体校准方法如下：
（1）在自动测试机上安装AC-cal载具板；
（2）通过软件对AC-cal载具板上的端口通道进行配置，分别是1个接收信号通道（compare）及127个发送信号通道（force）；
（3）发送信号通道（force）发射周期为100ns的时钟信号；
（4）接收信号通道（compare）以50ps的步长，在上升沿或者下降沿左右32步长的范围去搜索发送信号的上升沿或者下降沿的变化时刻，记录为Tx1；
（5）选取接收信号通道（compare）的最大时刻为Tb，其余接收信号通道（compare）与最大接收信号通道（compare）的差∆Tx= Txn-Tb用于补偿，n为通道数；
（6）将∆Tx的补偿数据补偿在自动测试机系统内；
（7）如果步骤（6）中的∆Tx的补偿数据为最后一次补偿，补偿数据后，再次进行步骤（4），若Tx2在（-150ps，+150ps）的范围内，即为通过，否则为不通过；
（8）在自动测试机上安装Odd-Even载具板；
（9）通过软件对Odd-Even载具板上的端口通道进行配置，配置奇数通道为发送信号通道（force），与奇数通道连接的偶数通道为接收信号通道（compare）；
（10）设定偶数的接收信号通道（compare）的固定的时刻去捕捉信号的上升沿、下降沿的变化时刻；
（11）奇数的发送信号通道（force）发射周期为100ns的时钟信号，每个周期的上升沿或者下降沿以100ps后移，直到接收信号通道（compare）捕捉到发送信号通道（force）的上升沿或者下降沿的变化，并记录该时刻为Tx1’；
（12）配置偶数通道为发送信号通道（force），与偶数通道连接的奇数通道为接收信号通道（compare），重复步骤（11），并记录时刻为Tx1’；
（13）选取输出信号部分（Drive）通道的最大时刻为Tb’，其余输出信号部分（Drive）通道与最大输出信号部分（Drive）通道的差∆Tx’= Txn’-Tb’用于补偿，n为通道数；
（14）将∆Tx’的补偿数据补偿在自动测试机系统内；
（15）如果步骤（14）中的∆Tx’的补偿数据为最后一次补偿，补偿数据后，再次进行步骤（11）及步骤（12），若Tx2’在（-150ps，+150ps）的范围内，即为通过，否则为不通过；
（16）继续重复步骤（1），至少3次后结束。
如图2所示，AC-cal载具板上的每个端口的一端分别通过线路与自动测试机相应的端口连接，并且AC-cal载具板上的每个端口的另一端通过线路汇聚一起。所述的AC-cal载具板上有128个通道。
如图3所示，Odd-Even载具板上的端口通过线路依次两两连接。所述的Odd-Even载具板上有128个通道。
如图4所示，AC-cal载具板上使用127个通道的合信号做为参考，127个通道同时发送信号， 余下的1个通道用来抓取这个合信号；反复重复以上步骤（4），获得所有通道的接收通道抓取发送信号的时间；最后，取最长时间作为基准，其他的信号与最长时间的偏差作为延迟时间补偿。
其中，取127个合信号的原因：合相对稳定，1个通道的偏差对合信号影响仅有百分之1左右。
如图5、图6所示，Odd-Even载具板，是奇数通道和偶数通道互联；在测试的末端，奇数通道和偶数通道是相邻距离很近的通道，互联的长度非常短，可以忽略不计；经过AC-cal载具板接收端较准之后，每对Odd-Even载具板的通道中的接收通道作为参考，校准对面的发送通道部分；所有的发送通道同时发信号，接收通道端抓取发送通道的信号，记录抓取时间Tx；将最长通道的时间Tb作为基准，其他的通道与参考通道的时间差t= Tb-Tx, 用作发送延迟时间补偿。
至少重复3次以上步骤的原因是提高校准的精度。
在未校准的状态下各个通道处于杂散分布， 其合信号上升比较慢，以其作为参考信号的中心（即 ½高电平的位置）的时间分布宽度就会比较宽。
通过一次校准之后，各通道信号收敛，获得合信号坡度变抖，接收通道抓取参考信号中心点的位置也会收敛。
经过两次之后各通道上的信号一致性很好，第三次作为对比和校验。
各通道校准的数据被存在Flash中，当自动测试机启动时，读取Flash，将数据写入硬件的补偿单元。

Claims (5)

1.一种芯片自动测试机内测试通道信号传输时间的校准方法，包括自动测试机、AC-cal载具板、Odd-Even载具板，其特征在于：具体校准方法如下：
(1)在自动测试机上安装AC-cal载具板；
(2)通过软件对AC-cal载具板上的端口通道进行配置，分别是1个接收信号通道及127个发送信号通道；
(3)发送信号通道发射周期为100ns的时钟信号；
(4)接收信号通道以50ps的步长，在上升沿或者下降沿左右32步长的范围去搜索发送信号的上升沿或者下降沿的变化时刻，记录为Tx1；
(5)选取接收信号通道的最大时刻为Tb，其余接收信号通道与最大接收信号通道的差ΔTx＝Txn-Tb用于补偿，n为通道数；
(6)将ΔTx的补偿数据补偿在自动测试机系统内；
(7)如果步骤(6)中的ΔTx的补偿数据为最后一次补偿，补偿数据后，再次进行步骤(4)，若Tx2在(-150ps，+150ps)的范围内，即为通过，否则为不通过；
(8)在自动测试机上安装Odd-Even载具板；
(9)通过软件对Odd-Even载具板上的端口通道进行配置，配置奇数通道为发送信号通道，与奇数通道连接的偶数通道为接收信号通道；
(10)设定偶数的接收信号通道的固定的时刻去捕捉信号的上升沿、下降沿的变化时刻；
(11)奇数的发送信号通道发射周期为100ns的时钟信号，每个周期的上升沿或者下降沿以100ps后移，直到接收信号通道捕捉到发送信号通道的上升沿或者下降沿的变化，并记录该时刻为Tx1’奇；
(12)配置偶数通道为发送信号通道，与偶数通道连接的奇数通道为接收信号通道，重复步骤(11)，并记录时刻为Tx1’偶；
(13)选取输出信号部分通道的最大时刻为Tb’，其余输出信号部分通道与最大输出信号部分通道的差ΔTx’＝Txn’-Tb’用于补偿，n为通道数；
(14)将ΔTx’的补偿数据补偿在自动测试机系统内；
(15)如果步骤(14)中的ΔTx’的补偿数据为最后一次补偿，补偿数据后，再次进行步骤(11)及步骤(12)，若Tx2’在(-150ps，+150ps)的范围内，即为通过，否则为不通过；
(16)继续重复步骤(1)，至少3次后结束。
2.根据权利要求1所述的一种芯片自动测试机内测试通道信号传输时间的校准方法，其特征在于：所述的AC-cal载具板上的每个端口的一端分别通过线路与自动测试机相应的端口连接，并且AC-cal载具板上的每个端口的另一端通过线路汇聚一起。
3.根据权利要求1或2所述的一种芯片自动测试机内测试通道信号传输时间的校准方法，其特征在于：所述的AC-cal载具板上有128个通道。
4.根据权利要求1所述的一种芯片自动测试机内测试通道信号传输时间的校准方法，其特征在于：所述的Odd-Even载具板上的端口通过线路依次两两连接。
5.根据权利要求1或4所述的一种芯片自动测试机内测试通道信号传输时间的校准方法，其特征在于：所述的Odd-Even载具板上有128个通道。
CN202110283521.2A 2021-03-17 2021-03-17 一种芯片自动测试机内测试通道信号传输时间的校准方法 Active CN113064060B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110283521.2A CN113064060B (zh) 2021-03-17 2021-03-17 一种芯片自动测试机内测试通道信号传输时间的校准方法
TW110128052A TWI758217B (zh) 2021-03-17 2021-07-30 晶片自動測試機內測試通道訊號傳輸時間的校準方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110283521.2A CN113064060B (zh) 2021-03-17 2021-03-17 一种芯片自动测试机内测试通道信号传输时间的校准方法

Publications (2)

Publication Number Publication Date
CN113064060A CN113064060A (zh) 2021-07-02
CN113064060B true CN113064060B (zh) 2024-03-01

Family

ID=76560786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110283521.2A Active CN113064060B (zh) 2021-03-17 2021-03-17 一种芯片自动测试机内测试通道信号传输时间的校准方法

Country Status (2)

Country Link
CN (1) CN113064060B (zh)
TW (1) TWI758217B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114325547B (zh) * 2021-12-24 2024-05-03 上海御渡半导体科技有限公司 一种ate测试通道的检测装置及方法
CN115314410A (zh) * 2022-08-10 2022-11-08 深圳市吉祥腾达科技有限公司 一种软ac客户端模拟与认证自动化测试方法及系统
CN117269738B (zh) * 2023-11-23 2024-03-12 杭州至千哩科技有限公司 一种交流信号的校准方法、装置、设备及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994006121A1 (en) * 1992-09-08 1994-03-17 The Regents Of The University Of California High speed transient sampler
WO2007049490A1 (ja) * 2005-10-26 2007-05-03 Advantest Corporation 遅延ロックループ回路、タイミング発生器、半導体試験装置、半導体集積回路及び遅延量校正方法
CN102818940A (zh) * 2011-06-06 2012-12-12 泰利斯意大利股份公司 具有高时间精度的用信号检测阈值跨越瞬间的方法
CN108828492A (zh) * 2018-07-23 2018-11-16 中国船舶重工集团公司第七0九研究所 一种集成电路测试系统时间测量单元校准装置及方法
CN110596659A (zh) * 2019-09-25 2019-12-20 四川九洲空管科技有限责任公司 一种基于二次雷达单脉冲测角内部校准源回环自校准方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10037477A1 (de) * 2000-08-01 2002-02-14 Infineon Technologies Ag Anordnung und Verfahren zum Kalibrieren einer Schnittstelle für mehrkanalige synchronisierte Datenübertragung
US6570397B2 (en) * 2001-08-07 2003-05-27 Agilent Technologies, Inc. Timing calibration and timing calibration verification of electronic circuit testers
DE10231419B4 (de) * 2002-07-11 2015-01-29 Qimonda Ag Vorrichtung und Verfahren zur Kalibrierung von Signalen
US8756029B2 (en) * 2011-01-21 2014-06-17 Schneider Electric USA, Inc. Non-linearity calibration using an internal source in an intelligent electronic device
TWI519806B (zh) * 2014-10-31 2016-02-01 致茂電子股份有限公司 校正板及其時序校正方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994006121A1 (en) * 1992-09-08 1994-03-17 The Regents Of The University Of California High speed transient sampler
US5471162A (en) * 1992-09-08 1995-11-28 The Regents Of The University Of California High speed transient sampler
WO2007049490A1 (ja) * 2005-10-26 2007-05-03 Advantest Corporation 遅延ロックループ回路、タイミング発生器、半導体試験装置、半導体集積回路及び遅延量校正方法
CN102818940A (zh) * 2011-06-06 2012-12-12 泰利斯意大利股份公司 具有高时间精度的用信号检测阈值跨越瞬间的方法
CN108828492A (zh) * 2018-07-23 2018-11-16 中国船舶重工集团公司第七0九研究所 一种集成电路测试系统时间测量单元校准装置及方法
CN110596659A (zh) * 2019-09-25 2019-12-20 四川九洲空管科技有限责任公司 一种基于二次雷达单脉冲测角内部校准源回环自校准方法

Also Published As

Publication number Publication date
TWI758217B (zh) 2022-03-11
TW202238155A (zh) 2022-10-01
CN113064060A (zh) 2021-07-02

Similar Documents

Publication Publication Date Title
CN113064060B (zh) 一种芯片自动测试机内测试通道信号传输时间的校准方法
US7890822B2 (en) Tester input/output sharing
US6931338B2 (en) System for providing a calibrated path for multi-signal cables in testing of integrated circuits
CN101115998B (zh) 用于远程缓冲测试通道的方法和装置
US6570397B2 (en) Timing calibration and timing calibration verification of electronic circuit testers
CN111786768A (zh) 一种多通道并行测试校准方法
US7957461B2 (en) Calibrating automatic test equipment
US20020089335A1 (en) Integrated time domain reflectometry (TDR) tester
US7076385B2 (en) System and method for calibrating signal paths connecting a device under test to a test system
US8326565B2 (en) Chip tester, method for providing timing information, test fixture set, apparatus for post-processing propagation delay information, method for post-processing delay information, chip test set up and method for testing devices under test
US7120840B1 (en) Method and system for improved ATE timing calibration at a device under test
CN109766232A (zh) 一种PCIe压力眼图测试校准方法
KR100868995B1 (ko) 시험 장치, 조정 장치, 조정 방법, 및 조정 프로그램을기록한 기록 매체
US20100213950A1 (en) System in package batch test method and batch test system thereof
US5256964A (en) Tester calibration verification device
US9015541B2 (en) Device and method for performing timing analysis
US6876938B2 (en) Method to provide a calibrated path for multi-signal cables in testing of integrated circuits
US20040187049A1 (en) Very small pin count IC tester
US7233599B2 (en) Interface device with stored data on transmission lines characteristics
WO2003036311A2 (en) I/o test methodology
CN112213622B (zh) 高速外设系统及其控制方法
US6892334B2 (en) Method for determining deskew margins in parallel interface receivers
US6507934B1 (en) Apparatus and method for source synchronous link testing of an integrated circuit
CN118018162A (zh) 适用于phy的通用型rx通道误码率检测系统及检测方法
CN114200370A (zh) 一种测试设备及集成电路测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 201799 Room 103, 1st Floor, Building 1, No. 480 Huapu Road, Qingpu District, Shanghai

Applicant after: Sundak Semiconductor Technology (Shanghai) Co.,Ltd.

Address before: 201799 1st floor, building 1, 1130 qinghewan Road, Qingpu District, Shanghai

Applicant before: Sundec semiconductor technology (Shanghai) Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant