TWI758217B

TWI758217B - 晶片自動測試機內測試通道訊號傳輸時間的校準方法

Info

Publication number: TWI758217B
Application number: TW110128052A
Authority: TW
Inventors: 津魏; 經祥張; 吳艷平
Original assignee: 大陸商勝達克半導體科技（上海）有限公司
Priority date: 2021-03-17
Filing date: 2021-07-30
Publication date: 2022-03-11
Also published as: CN113064060B; TW202238155A; CN113064060A

Abstract

本發明涉及半導體技術領域，具體的說，本案可利用包括自動測試機、AC-cal載具板、Odd-Even載具板提供一種晶片自動測試機內測試通道訊號傳輸時間的校準方法，利用自動測試機上的現有條件對其通道進行自校準，以提高自動測試機工作的精準度。

Description

晶片自動測試機內測試通道訊號傳輸時間的校準方法

本發明涉及半導體技術領域，具體的說是一種晶片自動測試機內測試通道訊號傳輸時間的校準方法。

當自動測試機運行時，需要準確的時間資訊來設置發送訊號和接收輸入訊號。然而因為電路設計或者器件的原因，導致每個通道上的訊號延遲不一樣，這就需要自動測試機對通道上的訊號傳輸時間進行校準，校準後的各通道訊號到達測試機末端時刻是相同的。

本發明為克服現有技術的不足，提供一種晶片自動測試機內測試通道訊號傳輸時間的校準方法，利用自動測試機上的現有條件對其通道進行自校準，以提高自動測試機工作的精準度。

為實現上述目的，設計一種晶片自動測試機內測試通道訊號傳輸時間的校準方法，包括：

（1）在自動測試機上安裝第一載具板；

（2）藉由軟體對第一載具板上的埠通道進行配置，分別是1個接收訊號通道及127個發送訊號通道；

（3）藉由發送訊號通道發射週期為100奈秒（ns）的發送訊號；

（4）藉由接收訊號通道以50皮秒（ps）的步長，在上升沿或者下降沿左右32步長的範圍去搜索發送訊號的上升沿或者下降沿的變化時刻，並記錄該變化時刻為Tx1；

（5）選取接收訊號通道的最大時刻為第二時刻Tb，其餘接收訊號通道與最大接收訊號通道的差∆Tx= Txn-Tb用於補償，n為通道數；

（6）將差∆Tx的補償資料補償在自動測試機的系統內；

（7）如果步驟（6）中的差∆Tx的補償資料為最後一次補償，執行步驟（6）後，再次進行步驟（4），若Tx2在（-150ps，+150ps）的範圍內，即為通過，否則為不通過；

（8）在自動測試機上安裝第二載具板；

（9）藉由軟體對第二載具板上的埠通道進行配置，配置奇數通道為發送訊號通道，與奇數通道連接的偶數通道為接收訊號通道；

（10）設定偶數的接收訊號通道的固定的時刻去捕捉訊號的上升沿、下降沿的第二變化時刻；

（11）藉由奇數的發送訊號通道發射週期為100ns的時脈訊號，每個週期的上升沿或者下降沿以50ps後移，直到接收訊號通道捕捉到發送訊號通道的上升沿或者下降沿的第二變化時刻，並記錄該第二變化時刻為對應於奇數通道的第三時刻；

（12）配置偶數通道為發送訊號通道，與偶數通道連接的奇數通道為接收訊號通道，重複步驟（11），並記錄該第二變化時刻為對應於偶數通道的該第三時刻；

（13）選取輸出訊號部分通道的最大時刻為Tb’，其餘輸出訊號部分通道與最大輸出訊號部分通道的差∆Tx’= Txn’-Tb’用於補償，n為通道數；

（14）將∆Tx’的補償資料補償在自動測試機系統內；

（15）如果步驟（14）中的∆Tx’的補償資料為最後一次補償，在執行步驟（14）後，再次進行步驟（11）及步驟（12），以紀錄第二變化時刻為第四時刻，若該第四時刻在（-150ps，+150ps）的範圍內，即為通過，否則為不通過；

（16）繼續重複步驟（1），至少3次後結束。

所述的AC-cal載具板上的每個埠的一端分別通過線路與自動測試機相應的埠連接，並且AC-cal載具板上的每個埠的另一端通過線路匯集在一起。

所述的AC-cal載具板上有128個通道。

所述的Odd-Even載具板上的埠通過線路依次兩兩連接。

所述的Odd-Even載具板上有128個通道。

本發明同現有技術相比，提供一種晶片自動測試機內測試通道訊號傳輸時間的校準方法，利用自動測試機上的現有條件對其通道進行自校準，以提高自動測試機工作的精準度。

下面根據附圖對本發明做進一步的說明。

如圖1所示，一種晶片自動測試機內測試通道訊號傳輸時間的校準方法100，具體校準方法如下：

（1）在自動測試機上安裝第一載具板（例如為AC-cal載具板）；

（2）藉由軟體對AC-cal載具板上的埠通道進行配置，分別是1個接收訊號通道（標示為compare）及127個發送訊號通道（標示為force）；

（3）藉由發送訊號通道（force）發射週期為100奈秒（ns）的發送訊號；

（4）藉由接收訊號通道（compare）以50皮秒（ps）的步長，在上升沿或者下降沿左右32步長的範圍去搜索發送訊號的上升沿或者下降沿的變化時刻，記錄該變化時刻為Tx1；

（5）選取接收訊號通道（compare）的最大時刻為Tb，其餘接收訊號通道（compare）與最大接收訊號通道（compare）的差∆Tx= Txn-Tb用於補償，n為通道數；

（6）將∆Tx的補償資料補償在自動測試機系統內；

（7）如果步驟（6）中的∆Tx的補償資料為最後一次補償，補償資料後（即執行步驟（6）之後），再次進行步驟（4），並記錄變化時刻為Tx2，若Tx2在（-150ps，+150ps）的範圍內，即為通過，否則為不通過；

（8）在自動測試機上安裝第二載具板（例如為Odd-Even載具板）；

（9）藉由軟體對Odd-Even載具板上的埠通道進行配置，配置奇數通道為發送訊號通道（force），與奇數通道連接的偶數通道為接收訊號通道（compare）；

（10）設定偶數的接收訊號通道（compare）在固定的時刻去捕捉訊號的上升沿、下降沿的變化時刻；

（11）藉由奇數的發送訊號通道（force）發射週期為100ns的時脈訊號，每個週期的上升沿或者下降沿以50ps後移，直到接收訊號通道（compare）捕捉到發送訊號通道（force）的上升沿或者下降沿的變化時刻，並記錄該變化時刻為對應於奇數通道的Tx1’；

（12）配置偶數通道為發送訊號通道（force），與偶數通道連接的奇數通道為接收訊號通道（compare），重複步驟（11），並記錄該變化時刻為對應於偶數通道的Tx1’；

（13）選取輸出訊號部分（Drive）通道的最大時刻為Tb’，其餘輸出訊號部分（Drive）通道與最大輸出訊號部分（Drive）通道的差∆Tx’= Txn’-Tb’用於補償，n為通道數；

（14）將∆Tx’的補償資料補償在自動測試機系統內；

（15）如果步驟（14）中的∆Tx’的補償資料為最後一次補償，補償資料後，再次進行步驟（11）及步驟（12），以記錄變化時刻為Tx2’，若Tx2’在（-150ps，+150ps）的範圍內，即為通過，否則為不通過；

（16）繼續重複步驟（1），至少3次後結束。

如圖2所示，AC-cal載具板上的每個埠（例如為S0_P1、S0_P2、S0_P3與S0_P4）的一端分別通過線路與自動測試機相應的埠連接，並且AC-cal載具板上的每個埠的另一端通過線路匯集在一起。所述的AC-cal載具板上有128個通道（例如為Pin0～Pin127 ）。

如圖3所示，Odd-Even載具板上的埠例如為S0_P1、S0_P2、S0_P3與S0_P4）通過線路依次兩兩連接。所述的Odd-Even載具板上有128個通道（例如為Pin0～Pin127 ）。

如圖4所示，AC-cal載具板上使用127個通道（例如為CH0～CH126）的總和訊號做為參考，127個通道同時發送訊號，餘下的1個通道（例如為CH127）用來抓取這個總和訊號；反覆重複以上步驟（4），獲得所有通道的接收通道抓取發送訊號的時間；最後，取最長時間作為基準，其他的訊號與最長時間的偏差作為延遲時間補償。換句話說，將每個通道與剩餘的127個通道進行量測，以取得128筆資料，並取該些資料中的最大值作為參考基準，以獲得每個通道與該最大值之間的差值來做為補償。

其中，取127個總和訊號的原因：總和相對穩定，1個通道的偏差對總和訊號影響僅有百分之1左右。

如圖5、圖6所示，Odd-Even載具板，是奇數通道（例如為CH1、CH3、CH5、….、CH127）和偶數通道（例如為CH0、CH2、CH4、….、CH126）互聯；在測試的末端，奇數通道和偶數通道是相鄰距離很近的通道，互聯的長度非常短，可以忽略不計；經過AC-cal載具板接收端校準之後，每對Odd-Even載具板的通道中的接收通道作為參考，校準對面的發送通道部分；所有的發送通道同時發訊號，接收通道端抓取發送通道的訊號，記錄抓取時間Tx；將最長通道的時間Tb作為基準，其他的通道與參考通道的時間差t= Tb-Tx, 用作發送延遲時間補償。

至少重複3次以上步驟的原因是提高校準的精度。

在未校準的狀態下各個通道處於雜散分佈，其合訊號上升比較慢，以其作為參考訊號的中心（即 ½高電平的位置）的時間分佈寬度就會比較寬。

通過一次校準之後，各通道訊號收斂，獲得總和訊號坡度變陡，接收通道抓取參考訊號中心點的位置也會收斂。

經過兩次之後各通道上的訊號一致性很好，第三次作為對比和校驗。

各通道校準的資料被存在快閃式記憶體（Flash）中，當自動測試機啟動時，讀取Flash，將資料寫入硬體的補償單元。

100:晶片自動測試機內測試通道訊號傳輸時間的校準方法 Pin0~Pin127,CH0~CH127:通道 S0_P1,S0_P2,S0_P3,S0_P4:埠 force:發送訊號通道 compare:接收訊號通道

［圖1］為本發明方法流程圖；［圖2］為AC-cal載具板的線路連接圖；［圖3］為Odd-Even載具板的線路連接圖；［圖4］為AC-cal載具板的訊號走向示意圖；［圖5］為Odd-Even載具板上奇數通道為發射通道的訊號走向示意圖；以及［圖6］為Odd-Even載具板上偶數通道為發射通道的訊號走向示意圖。

100:晶片自動測試機內測試通道訊號傳輸時間的校準方法

Claims

一種晶片自動測試機內測試通道訊號傳輸時間的校準方法，包括以下步驟：（1）在一自動測試機上安裝一第一載具板；（2）藉由軟體對該第一載具板上的埠通道進行配置，分別是1個接收訊號通道及127個發送訊號通道；（3）藉由該127個發送訊號通道發射週期為100奈秒（ns）的一發送訊號；（4）藉由該接收訊號通道以50皮秒（ps）的步長，在上升沿或者下降沿左右32步長的範圍去搜索該發送訊號的上升沿或者下降沿的第一變化時刻，並記錄該第一變化時刻為一第一時刻；（5）選取該接收訊號通道的最大時刻為一第二時刻，並計算其餘接收訊號通道與最大的該接收訊號通道的差∆Tx= Txn-Tb用於補償，n為通道數；（6）將該差∆Tx的補償資料補償在該自動測試機的系統內；（7）如果步驟（6）中的該差∆Tx的補償資料為最後一次補償，執行步驟（6）後，再次進行步驟（4），並記錄該第一變化時刻為一第二時刻，若該第二時刻在（-150ps，+150ps）的範圍內，即為通過，否則為不通過；（8）在該自動測試機上安裝一第二載具板；（9）通過軟體對該第二載具板上的埠通道進行配置，配置奇數通道為發送訊號通道，與該奇數通道連接的偶數通道為接收訊號通道；（10）設定偶數的接收訊號通道在固定的時刻去捕捉訊號的上升沿、下降沿的一第二變化時刻；（11）藉由奇數的發送訊號通道發射週期為100ns的時脈訊號，每個週期的上升沿或者下降沿以50ps後移，直到偶數的接收訊號通道捕捉到奇數的發送訊號通道的上升沿或者下降沿的該第二變化時刻，並記錄該第二變化時刻為對應於該奇數通道的一第三時刻；（12）配置偶數通道為發送訊號通道，與偶數通道連接的奇數通道為接收訊號通道，重複步驟（11），並記錄該第二變化時刻為對應於該偶數通道的該第三時刻；（13）選取輸出訊號部分通道的最大時刻為Tb’，其餘輸出訊號部分通道與最大輸出訊號部分通道的差∆Tx’= Txn’-Tb’用於補償，n為通道數；（14）將∆Tx’的補償資料補償在自動測試機系統內；（15）如果步驟（14）中的∆Tx’的補償資料為最後一次補償，在執行步驟（14）後，再次進行步驟（11）及步驟（12），以記錄該第二變化時刻為一第四時刻，若該第四時刻在（-150ps，+150ps）的範圍內，即為通過，否則為不通過；（16）繼續重複步驟（1），至少3次後結束。
如請求項1之晶片自動測試機內測試通道訊號傳輸時間的校準方法，其中該第一載具板上的每個埠的一端分別通過線路與該自動測試機相應的埠連接，並且該第二載具板上的每個埠的另一端通過線路匯集在一起。
如請求項1或2之晶片自動測試機內測試通道訊號傳輸時間的校準方法，其中該第二載具板上有128個通道。
如請求項1之晶片自動測試機內測試通道訊號傳輸時間的校準方法，其中該第二載具板上的埠通過線路依次兩兩連接。
如請求項1或4之晶片自動測試機內測試通道訊號傳輸時間的校準方法，其中該第二載具板上有128個通道。