CN102460194A - 测试装置、校正方法及程序 - Google Patents

Abstract

本发明提供一种测试装置，用于测试被测试器件，其包括：第一端子群组和第二端子群组，其具有向被测试器件输出信号的多个驱动器；第一共用设定部，其共用地设定从第一端子群组中的一驱动器和第二端子群组中的一驱动器输出的信号的延迟量；以及群组间调整部，其基于第一共用设定部在第一端子群组内调整基准相位时所设定的延迟量设定值，及第一共用设定部在第二端子群组内调整基准相位时所设定的延迟量设定值，来拉近从第一端子群组内的多个驱动器输出的信号的基准相位与从第二端子群组内的多个驱动器输出的信号的基准相位。

Description

测试装置、校正方法及程序

技术领域

本发明涉及测试装置、校正方法及程序。

背景技术

测试装置，在每个测试周期内，在从基准相位延迟了指定的时间的时序中，输出指定波形的测试信号。另外，测试装置，在从基准相位延迟了所指定的时间的时序中，取得来自被测试器件的响应信号值。另外，测试装置，具备与被测试器件进行信号收发的多个信号输入输出部。调整多个信号输入输出部，以使在测试之前，彼此的基准相位一致(专利文献1)。

专利文献1：日本专利第3565837号说明书。

发明所要解决的问题

不过，多个信号输入输出部分散设置于多个基板上，由于每块基板条件(例如，连接器的嵌合条件等)的不同，两个信号输入输出部间基准相位的相位差，与在同一基板内的情况相比，在不同基板上时容易变大。

于是，要使多个信号输入输出部的基准相位一致时，测试装置，将多个信号输入输出部分成各个群组(例如各基板)，首先，在群组内调整信号输入输出部的基准相位，接着在群组间调整信号输入输出部的基准相位。由此，测试装置能够高效率地使多个信号输入输出部的基准相位一致。

此处，以两阶段进行调整时，测试装置需要用于在群组内调整信号输入输出部的基准相位的校正用插件和用于在群组间调整信号输入输出部的基准相位的校正用插件。作为一例，在群组内的调整用校正用插件，设置有将群组内邻接端子短路的配线。测试装置，使用这种校正用插件，依序使互相连接的两信号输入输出部间的基准相位一致。由此，测试装置，能够使群组内所有信号输入输出部的基准相位一致。

另一方面，作为一例，在群组间的调整用校正用插件，被设置有将不同群组间的多个端子一对一短路的配线。测试装置，使用这种校正用插件，算出在不同群组间一对互相连接着的两信号输入输出部的基准相位的差。然后，测试装置，使一方群组内的多个信号输入输出部的基准相位，各自偏移多个对基准相位差的平均值。由此，测试装置能够使不同群组之间的多个信号输入输出部的基准相位一致。

然而，若像这样以两个阶段进行调整，便至少需要两种用来调整基准相位而装载在测试装置主体上的校正用插件。于是，校正用插件装载作业的时间及校正用插件的费用等会增大，结果，会增加测试成本。

发明内容

为了解决上述问题，在本发明的第一方式中，提供一种测试装置，用于测试被测试器件，其具有第一端子群组和第二端子群组，所述第一端子群组和所述第二端子群组具有向所述被测试器件输出信号的多个驱动器；第一共用设定部，其共用地设定从所述第一端子群组中的一驱动器和所述第二端子群组中的一驱动器输出的信号的延迟量；以及群组间调整部，其基于所述第一共用设定部在所述第一端子群组内调整基准相位时所设定的延迟量设定值，及所述第一共用设定部在所述第二端子群组内调整基准相位时所设定的延迟量设定值，来拉近从所述第一端子群组内的多个驱动器输出的信号的基准相位与从所述第二端子群组内的多个驱动器输出的信号的基准相位。同时，提供校正这种测试装置的校正方法及程序。

此外，上述的发明概要，并没有列举出本发明的所有必要特征。另外，这些特征群的次组合也可成为发明。

附图说明

图1与被测试器件300一起表示本实施方式涉及的测试装置10的硬件构成。

图2表示本实施方式涉及的测试装置10在校正时的功能构成。

图3表示输入输出部30的构成的例子。

图4表示输出同一信号的两个输入输出部30的构成的例子。

图5表示本实施方式涉及的测试装置10的校正处理流程。

图6表示步骤S11的处理的信号流动。

图7表示步骤S12的处理的信号流动。

图8表示步骤S13的处理的信号流动。

图9表示将第一组端子群组的延迟量的设定值平均设为0时，在端子群组内进行基准相位调整后，第一组至第四组端子群组的延迟量的设定值的例子。

图10表示在图9的内容之外，再加上以第四组端子群组的延迟量设定值作为基准的第一组端子群组的延迟量设定值的例子。

图11表示步骤S12的其他处理的连接例。

图12表示本实施方式涉及的电脑1900的硬件构成的例子。

具体实施方式

以下通过发明的实施方式来说明本发明，但以下的实施方式并非对权利要求范围的发明作出限制。另外，发明的解决手段不一定必需包含实施方式中所说明的特征的所有组合。

图1与被测试器件300一起表示本实施方式涉及的测试装置10的硬件构成。本实施方式涉及的测试装置10，测试被测试器件(DUT)300。测试装置10具有主体部12、连接部14、控制装置16。

主体部12，搭载多个测试模块18。多个测试模块18中的每个，执行测试程序，并与被测试器件300之间发送和接收信号来测试被测试器件300。

更详细地说，在每个测试周期中，多个测试模块18中的每个，在从基准相位延迟了指定的时间的时序，输出指定波形的测试信号。另外，多个测试模块18中的每个，在从基准相位延迟了指定的时间的时序中，取得来自被测试器件300的响应信号值。

连接部14，装载于主体部12上。连接部14，搭载被测试器件300，连接多个测试模块18和被测试器件300。作为一例，连接部14可为装载于主体部12的插件等。

控制装置16，控制搭载于主体部12的测试模块18，使多个测试模块18执行被测试器件300的测试。进而，控制装置16，在测试之前先行校正多个测试模块18中的每个。更详细地说，控制装置16，在校正时，使多个测试模块18中的每个的基准相位彼此一致。

图2表示本实施方式涉及的测试装置10在校正时的功能构成。测试装置10，具有第一端子群组21、第二端子群组22、第三端子群组23、多个第一分别设定部31、多个第二分别设定部32、多个第三分别设定部33、至少一个第一共用设定部41、至少一个第二共用设定部42、端子调整部54、群组内调整部56、群组间调整部58。

此外，作为一例，端子调整部54、群组内调整部56和群组间调整部58，由控制装置16来实现。且作为一例，剩下的部件，设置于主体部12内的测试模块18内。还有，在校正时，校正用连接部19代替测试模块18而被装载于主体部12上。

第一端子群组21、第二端子群组22和第三端子群组23中的每个，具有多个输入输出部30。多个输入输出部30中的每个，对应一个或多个被测试器件300的各端子而设置。多个输入输出部30中的每个，具有向被测试器件300的端子输出信号的驱动器和从端子输入信号的比较器。而且，多个输入输出部30中的每个，对被测试器件300的对应端子输入输出信号，而测试被测试器件300。此外，输入输出部30的构成的例子，将在图3及图4中进一步说明。

第一共用设定部41，对应第一端子群组21内的其中一输入输出部30而设置。第一共用设定部41，设定从第一端子群组21内的一输入输出部30内的驱动器输出的信号的延迟量，及第一端子群组21内的一输入输出部30内的比较器输入信号的时序的延迟量。

此处，由第一共用设定部41调整延迟量的第一端子群组21内的一输入输出部30内的驱动器，与第二端子群组22内的其中一输入输出部30内的驱动器输出同一信号。于是，第一共用设定部41，共用地设定从第一端子群组21内的一驱动器输出的信号的延迟量和从第二端子群组22内的一驱动器输出的信号的延迟量。

例如，从共用的延迟电路供给信号至由第一共用设定部41调整延迟量的第一端子群组21内的一驱动器和第二端子群组22内的其中一驱动器。而且在此时，第一共用设定部41，设定延迟电路的延迟量，该延迟电路延迟共用地对第一端子群组21内的一驱动器和第二端子群组22内的一驱动器供给的信号。

此外，第二共用设定部42，对应第二端子群组22内其中一输入输出部30而设置。第二共用设定部42，设定从第二端子群组22内的一输入输出部30内的驱动器输出的信号的延迟量，及第二端子群组22内的一输入输出部30内的比较器输入信号的时序的延迟量。

此处，由第二共用设定部42调整延迟量的第二端子群组22内的一输入输出部30内的驱动器，与第三端子群组23内的其中一输入输出部30内的驱动器输出同一信号。于是，第二共用设定部42，共用地设定从第二端子群组22内的一驱动器输出的信号的延迟量及从第三端子群组23内的一驱动器输出的信号的延迟量。

例如，从共用的延迟电路供给信号至由第二共用设定部42调整延迟量的第二端子群组22内的一驱动器和第三端子群组23内的其中一驱动器。而且在此时，第二共用设定部42，设定延迟电路的延迟量，该延迟电路延迟共用地对第二端子群组22内的一驱动器和第三端子群组23内的一驱动器供给的信号。

例如，若在该测试装置10并行测试多个被测试器件300的构成的情况中，可对应用于给予同一信号(例如位址信号)至多个被测试器件300的多个驱动器，而设置第一共用设定部41和第二共用设定部42。

多个第一分别设定部31中的每个，对应第一端子群组21内的第一共用设定部41所对应的一输入输出部30以外的多个输入输出部30中的每个而设置。多个第二分别设定部32中的每个，对应第二端子群组22内的第二共用设定部42所对应的一输入输出部30以外的多个输入输出部30中的每个而设置。多个第三分别设定部33中的每个，对应第三端子群组23内的多个输入输出部30中的每个而设置。

而且，多个第一分别设定部31、多个第二分别设定部32和多个第三分别设定部33，设定从对应的输入输出部30内的驱动器输出的信号的延迟量，及对应的输入输出部30内的比较器输入信号的时序的延迟量。此外，多个第二分别设定部32和多个第三分别设定部33，当所对应的输入输出部30内的驱动器的延迟量由第一共用设定部41或第二共用设定部42所设定时，仅设定比较器输入信号的时序的延迟量。

端子调整部54，对多个输入输出部30的每一个，互相拉近从驱动器输出的信号的基准相位与比较器输入信号的时序的基准相位，而使其一致。

群组内调整部56，调整第一共用设定部41和多个第一分别设定部31中的每个所设定的延迟量，而互相拉近从第一端子群组21内的多个驱动器中的每个所输出的信号的基准相位，使其一致。进而，群组内调整部56，调整第一共用设定部41和多个第二分别设定部32中的每个所设定的延迟量，而互相拉近从第二端子群组22内的多个驱动器中的每个所输出的信号的基准相位，使其一致。

群组间调整部58，互相拉近从第一端子群组21内的多个驱动器输出的信号的基准相位与从第二端子群组22内的多个驱动器输出的信号的基准相位，而使其一致。进而，群组间调整部58，互相拉近从第二端子群组22内的多个驱动器输出的信号的基准相位与从第三端子群组23内的多个驱动器输出的信号的基准相位，而使其一致。

此外，测试装置10，也可为具备四组以上的多个端子群组的构成。此时，多个端子群组中的每个，具有与第一端子群组21和第二端子群组22相同的功能及构成。

另外，当测试装置10具备四组以上的多个端子群组时，具备对应多个端子群组中的每个的多个分别设定部，及至少一个共用设定部。多个分别设定部中的每个，具有与第一分别设定部31、第二分别设定部32和第三分别设定部33相同的功能及构成。又，至少一个共用设定部，具有与第一共用设定部41和第二共用设定部42相同的功能及构成。

另外，具有四组以上的多个端子群组的端子调整部54，对在多个端子群组内的全部输入输出部30的每一个，互相拉近从驱动器输出的信号的基准相位与比较器输入信号的时序的基准相位，而使其一致。又，群组内调整部56，对多个端子群组的每一个，互相拉近端子群组内的多个输入输出部30的基准相位，而使其一致。又，群组间调整部58，互相拉近多个端子群组间的多个输入输出部30的基准相位，而使其一致。

图3表示输入输出部30的构成的例子。输入输出部30，包含：驱动器60、比较器62、图案产生器64、时序产生器66、输出侧延迟电路68、波形成形部70、取得侧延迟电路72、取得部74、判定部76。

驱动器60，将与波形成形部70所给予的逻辑信号对应的电压位准的信号，供给至被测试器件300的对应端子。比较器62，从被测试器件300的对应端子输入信号，而产生一逻辑信号，所述逻辑信号表示对应输入信号的电压位准的逻辑值。比较器62，将产生的逻辑信号给予取得部74。此外，驱动器60输出信号的端子及比较器62输入信号的端子为同一个。

图案产生器64，产生一逻辑图案，其指定从该输入输出部30产生的信号的波型和产生时序。进而，图案产生器64，产生一期待图案，其指定该输入输出部30输入的信号的期待值及取得信号的取得时序。图案产生器64，在每个测试周期中将产生的逻辑图案供给至波形成形部70。并且，图案产生器64，将产生的期待图案供给至判定部76。

时序产生器66，产生一时序信号，其用来指定该输入输出部30输出信号的时序。又，时序产生器66，产生一选通信号，其用来指定该输入输出部30输入信号值的时序。作为一例，时序产生器66，在每个测试周期中产生时序时号和选通信号。时序产生器66，将时序信号供给至输出侧延迟电路68，并将选通信号供给至取得侧延迟电路72。

输出侧延迟电路68，对于在每个测试周期中从时序产生器66供给而来的时序信号，从基准相位延迟了对应指定的产生时序的延迟量后，供给至波形成形部70。又，输出侧延迟电路68，由第一分别设定部31、第二分别设定部32或第三个别设定33给予延迟量设定值。输出侧延迟电路68，将基准相位设为与被给予的设定值对应的相位。

波形成形部70，在由输出侧延迟回路68延迟过的时序信号的时序中，产生由图案产生器64所指定的波形的逻辑信号。波形成形部70，将产生的逻辑信号供给至驱动器60。

取得侧延迟电路72，对于在每个测试周期中从时序产生器66供给而来的选通信号，从基准相位延迟了对应被指定的取得时序的延迟量后，供给至取得部74。又，取得侧延迟电路72，由第一分别设定部31、第二分别设定部32或第三分别设定部33给予延迟量设定值。取得侧延迟电路72，将基准相位设为与被给予的设定值对应的相位。

取得部74，在由取得侧延迟电路72延迟过的选通信号的时序中，取得从比较器62输出的逻辑信号的逻辑值。取得部74，将取得的逻辑值供给至判定部76。

判定部76，比较由取得部74所取得的逻辑值是否与由图案产生器64所指定的期待值一致。取得部74，将比较结果供给至图案产生器64、控制装置16或可从控制装置16读出的存储器等。

图4表示输出同一信号的两个输入输出部30的构成的例子。第二端子群组22内的多个输入输出部30中的其中一输入输出部30，与第一端子群组21内的其中一输入输出部30输出同一信号。在此情况下，第二端子群组22内的一输入输出部30，为不具有输出侧延迟电路68和波形成形部70的构成。

而且，在此情况下，第二端子群组22内的一输入输出部30内的驱动器60，从第一端子群组21内的一输入输出部30内的波形成形部70接收信号。于是，第一共用设定部41，可共用地设定从第一端子群组21内的一输入输出部30内的驱动器60，及第二端子群组22内的一输入输出部30内的驱动器60输出的信号的延迟量。

另外，同样地，第三端子群组23内的多个输入输出部30中的其中一输入输出部30，与第二端子群组22内的其中一输入输出部30输出同一信号。在此情况下，第三端子群组23内的一输入输出部30，为不具有输出侧延迟电路68和波形成形部70的构成。

而且，在此情况下，第三端子群组23内的一输入输出部30内的驱动器60，从第二端子群组22内的一输入输出部30内的波形成形部70接收信号。于是，第二共用设定部42，可共用地设定从第二端子群组22内的一输入输出部30内的驱动器60，及第三端子群组23内的一输入输出部30内的驱动器60输出的信号的延迟量。

图5表示本实施方式涉及的测试装置10的校正处理流程。测试装置10，在测试之前，依序进行以下步骤S11到S13的校正处理。

首先，测试装置10，对于该测试装置10所具备的多个输入输出部30中的每一个，使从驱动器60输出的信号的基准相位与比较器62导入信号的时序的基准相位一致(S11)。关于步骤S11的处理的例子，将在图6中进一步说明。

接着，测试装置10，对于每组端子群组，使端子群组内的多个输入输出部30中的每个的基准相位互相一致(S12)。关于步骤S12的处理的例子，将在图7中进一步说明。

接着，测试装置10，使不同端子群组间的输入输出部30的基准相位互相一致(S13)。关于步骤S13的处理，将在图8以后进一步说明。通过执行以上处理，测试装置10，可使该测试装置10内的全部输入输出部30的基准相位互相一致。

图6表示步骤S11的处理的信号流动。在步骤11中，端子调整部54，对多个输入输出部30中的每个执行下述处理。

端子调整部54，使驱动器60输出规定波形的信号。从驱动器60输出的信号，经环回后被给予该输入输出部30内的比较器62。然后，端子调整部54，变更给予输出侧延迟电路68或取得侧延迟电路72的延迟量设定值，让取得部74在延迟了配线量的时间中取得输出的规定波形的信号。

由此，端子调整部54，对于多个输入输出部30中的每一个，可使从驱动器60输出的信号的基准相位与从比较器62导入的信号的时序的基准相位一致。此外，当端子调整部54执行步骤S11的处理时，放开输入输出部30与被测试器件300间的继电器(relay)为佳。

图7表示步骤S12的处理的信号流动。在步骤S12中，群组内调整部56，对多个端子群组中的每个(在本例中，为第一端子群组21、第二端子群组22和第三端子群组23中的每个)执行下述处理。

首先，将短接端子群组内邻接端子的校正用连接部19装载于该测试装置10上。接着，群组内调整部56，使端子群组内第一个输入输出部30输出规定波形的信号，并使信号的输出时序或取得时序从初期值变化，以使第二个输入输出部30取得从第一个输入输出部30输出的规定波形的信号。

接着，群组内调整部56，使端子群组内第二个输入输出部30输出规定波形的信号，并使信号的输出时序或取得时序从初期值变化，以使第一个输入输出部30取得从第二个输入输出部30输出的规定波形的信号。接着，算出一差值的1/2，该差值为以下两数值间的差值：当第二个输入输出部30取得第一个输入输出部30所输出的信号时，距离初期值的时序变化量，与当第一个输入输出部30取得第二个输入输出部30所输出的信号时，距离初期值的时序变化量。

然后，群组内调整部56，使给予第二个输入输出部30内的输出侧延迟电路68和取得侧延迟电路72的延迟量设定值，偏移对应算出结果的延迟量。由此，群组内调整部56，可使第一个输入输出部30的基准相位与第二个输入输出部30的基准相位一致。

接着，群组内调整部56，在第二个输入输出部30与第三个输入输出部30间也进行同样的处理。进而，在第三个以后的各输入输出部30与下一个输入输出部30间也进行同样的处理。由此，群组内调整部56，在各端子群组内，可互相拉近从多个驱动器60中的每个所输出的信号的基准相位，使其一致。此外，当群组内调整部56执行步骤S12的处理时，将未进行处理的输入输出部30的输入输出端子终止为佳。

图8表示步骤S13的处理的信号流动。在步骤S13中，群组间调整部58，执行下述处理。

首先，群组间调整部58，取得第一共用设定部41在第一端子群组21内调整基准相位时所设定的延迟量设定值。接着，群组间调整部58，取得第一共用设定部41在第二端子群组22内调整基准相位时所设定的延迟量设定值。

接着，群组间调整部58，算出一差量值，该差量值为第一共用设定部41在第一端子群组21内调整基准相位时所设定的延迟量设定值，与第一共用设定部41在第二端子群组22内调整基准相位时所设定的延迟量设定值间的差量值。

接着，群组间调整部58，算出与已算出的差量值对应的第一偏移量。例如，群组间调整部58，在第一共用设定部41为一个的情况下，将算出的差量值设为第一偏移量。又，在该测试装置10具备多个第一共用设定部41的情况下，群组间调整部58，将对多个第一共用设定部41中的每个所算出的多个差量值的平均设为第一偏移量。

然后，群组间调整部58，将第二共用设定部42和多个第二分别设定部32所设定的延迟量设定值中的每个，偏移算出的第一偏移量。由此，群组间调整部58，可拉近从第一端子群组21内的多个驱动器60输出的信号的基准相位与从第二端子群组22内的多个驱动器60输出的信号的基准相位，使其一致。

进而，群组间调整部58，取得第二共用设定部42在第二端子群组22内调整基准相位时所设定的延迟量设定值。接着，群组间调整部58，取得第二共用设定部42在第三端子群组23内调整基准相位时所设定的延迟量设定值。

接着，群组间调整部58，算出一差量值，该差量值为第二共用设定部42在第二端子群组22内调整基准相位时所设定的延迟量设定值，与第二共用设定部42在第三端子群组23内调整基准相位时所设定的延迟量设定值间的差量值。

接着，群组间调整部58，算出与已算出的差量值对应的第二偏移量。例如，群组间调整部58，在第二共用设定部42为一个的情况下，将算出的差量值设为第二偏移量。又，在该测试装置10具备多个第二共用设定部42的情况下，群组间调整部58，将对多个第二共用设定部42中的每个所算出的多个差量值的平均设为第二偏移量。

然后，群组间调整部58，将多个第三分别设定部33所设定的延迟量设定值中的每个，偏移算出的第一偏移量与第二偏移量相加而得的值。由此，群组间调整部58，可拉近从第二端子群组22内的多个驱动器60输出的信号的基准相位与从第三端子群组23内的多个驱动器60输出的信号的基准相位，使其一致。

此外，群组间调整部58，在步骤S13中，可一起运算而算出多个端子群组中的每个的偏移量。而且，群组间调整部58，可使多个端子群组中的各输入输出部30的延迟量的设定值一起偏移。

若采用这种测试装置10，便可不使用用来调整端子群组间的专用校正用连接部(例如，一对一短接不同群组间的端子的插件)，而进行端子群组间的基准相位调整。由此，若采用测试装置10，因为可省去用来调整端子群组间的专用校正用连接部的装载作业及制造费用，故能够降低测试成本。

图9表示将第一组端子群组的延迟量设定值的平均设为0时，在端子群组内进行过基准相位调整之后，第一组至第四组端子群组的延迟量设定值的例子。在第g组端子群组(g为一以上的整数)与第g+1组端子群组内之间，互相设置了n_max个(n_max为1以上的整数)输出同一输出信号的端子。

在这些端子中的第g组端子群组内的第n个端子(n为1以上，n_max以下的整数)中，设依据共用设定部的延迟量设定值为CALDA(G_g，n)。另外，在与此端子输出相同输出信号的第g+1组端子群组内的端子中，设依据共用设定部的延迟量设定值为CALDA(G_g+1，n)。

此时，第g组端子群组与第g+1组端子群组间的差量值(Diff(G_g，G_g+1))，为表示于下述公式(1)的值。即，差量值(Diff(G_g，G_g+1))，为互相输出相同信号的各端子对的延迟量设定值的差值的平均，该延迟量设定值的差值，由第g+1组端子群组的端子的延迟量设定值减去第g组端子群组的端子的延迟量设定值。

[公式1]

$\mathrm{Diff}(G_g,G_{g+1})=\frac{1}{n_{\max }}\underset{n=1}{\overset{n_{\max }}{\mathrm{\Σ}}}(\mathrm{CALDA}(G_{g+1},n)-\mathrm{GALDA}(G_g,n))...\left(1\right)$

群组间调整部58，对于第h组(h为2以上，端子群组数(g_max)以下的整数)端子群组，算出由下述公式(2)所表示的偏移量(ShiftTime(G_h))。即，群组间调整部58，对于第h组端子群组，累积从第一组与第二组端子群组间的差量值至第h-1组与第h组端子群组间的差量值，而算出偏移量(ShiftTime(G_h))。

[公式2]

$\mathrm{ShiftTime}\left(G_h\right)=\underset{g=1}{\overset{h-1}{\mathrm{\Σ}}}\mathrm{Diff}(G_g,G_{g+1})...\left(2\right)$

然后，群组间调整部58，将相对于第h组端子群组内的各输入输出部30的延迟量设定值，偏移所算出的偏移量(ShiftTime(G_h))。由此，群组间调整部58，可使多个端子群组内的各输入输出部30的基准相位互相一致。

例如，在图9的实例中，第一组端子群组与第二组端子群组间的差量值(Diff(G₁，G₂))、第二组端子群组与第三组端子群组间的差量值(Diff(G₂，G₃))、第三组端子群组与第四组端子群组间的差量值(Diff(G₃，G₄))为下述值：

(Diff(G₁，G₂))＝-5.0ns

(Diff(G₂，G₃))＝9.0ns

(Diff(G₃，G₄))＝-7.0ns

因此，此时，相对于第一组端子群组的偏移量(ShiftTime(G₁))、相对于第二组端子群组的偏移量(ShiftTime(G₂))、相对于第三组端子群组的偏移量(ShiftTime(G₃))及相对于第四组端子群组的偏移量(ShiftTime(G₄))为下述值：

(ShiftTime(G₁))＝0.0ns

(ShiftTime(G₂))＝0.0ns-5.0ns＝-5.0ns

(ShiftTime(G₃))＝0.0ns-5.0ns+9.0ns＝4.0ns

(ShiftTime(G₄))＝0.0ns-5.0ns+9.0ns-7.0ns＝-3.0ns

图10表示：在图9的内容之外，再加上以第四组端子群组的延迟量设定值作为基准时，第一组端子群组的延迟量设定值的例子。此处，由于测量误差等，而产生将各端子群组间的差量值(Diff(G_g，G_g+1))循环一周之后所累积形成的周期误差(PeriodicError)。

周期误差，由下述的公式(4)表示。即，周期误差由以下两数值相加而得的值来表示：最后端子群组的偏移量，与最后端子群组和第一组端子群组间的差量值。此外，在公式(3)中，(Diff(G_gmax，G₁))，如公式(4)所示，表示第g_max组端子群组与第一组端子群组间的差量值。

[公式3]

periodicError＝ShiftTime(G_g max)+Diff(G_g max，G₁)    …(3)

[公式4]

$\mathrm{Diff}(G_{g\max },G_1)=\frac{1}{n_{\max }}\underset{n=1}{\overset{n_{\max }}{\mathrm{\Σ}}}(\mathrm{CALDA}(G_1,n)-\mathrm{CALDA}(G_{g\max },n))...\left(4\right)$

作为一例，这种周期误差通过群组间调整部58而算出。群组间调整部58，首先对于从第一组端子群组至倒数第二组端子群组为止的各个算出一差量值，该差量值为以下两数值间的差量值：在该端子群组内调整基准相位时，对应的共用设定部所设定的延迟量设定值，与在下一端子群组内调整基准相位时，对应的共用设定部所设定的延迟量设定值。

接着，群组间调整部58，对于最后的端子群组算出一差量值，该差量值为以下两数值间的差量值：在该最后的端子群组内调整基准相位时，对应的共用设定部所设定的延迟量设定值，与在第一组端子群组内调整基准相位时，对应的共用设定部所设定的延迟量设定值。然后，群组间调整部58，将从第一组端子群组至最后的端子群组为止的各差量值的平均，作为周期误差而算出。

此处，例如当周期误差比预先设定的值大时，群组间调整部58，将周期误差量分散到多个端子群组中的每个而调整基准相位为佳。此处，作为一例，群组间调整部58，可将相对于第g组端子群组内的各输入输出部30的延迟量设定值，偏移由下述公式(5)所表示的修正偏移量(CorrShiftTime)。此外，公式(5)的AverageTime，如公式(6)所示表示多个端子群组的偏移量平均。

[公式5]

$\mathrm{CorrShiftTime}\left(G_g\right)=\mathrm{AverageTime}-\mathrm{ShiftTime}\left(G_g\right)+\frac{g-1}{g_{\max }}\mathrm{periodicError}...\left(5\right)$

[公式6]

$\mathrm{AverageTime}=\frac{1}{g_{\max }}\underset{g=1}{\overset{g_{\max }}{\mathrm{\Σ}}}\mathrm{ShiftTime}\left(G_g\right)...\left(6\right)$

即，群组间调整部58，以从多个端子群组的偏移量的平均(AverageTime)减去对于该第g组端子群组而算出的偏移量(ShiftTime(G_g))与分散于该第g组端子群组中的周期误差的成分(((g-1)/g_max)×PeriodicError)的相加值的值，偏移与第g组端子群组内的各输入部30相对的延迟量设定值。此外，分散于第g组端子群组中的周期误差的成分，表示以g-1相对于端子群组总数(g_max)的比例((g-1)/g_max)，乘以周期误差(PeriodicError)之积。

例如，在图10的例子中，第四组端子群组与第一组端子群组间的差量值(Diff(G₄，G₁))为3.4(ns)。因此，此时，周期误差为0.4(ns)。以及，多个端子群组的偏移量平均(AverageTime)为-1.0(ns)。

于是，在此时，相对于第一组端子群组的修正偏移量(CorrShiftTime(G₁))、相对于第二组端子群组的修正偏移量(CorrShiftTime(G₂))、相对于第三组端子群组的修正偏移量(CorrShiftTime(G₃))及相对于第四组端子群组的修正偏移量(CorrShiftTime(G₄))，为下述值：

[公式7]

$\mathrm{CorrShiftTime}\left(G_1\right)=-1.0\mathrm{ns}-0.0\mathrm{ns}+\frac{0}{4}\left(0.4\mathrm{ns}\right)=-1.0\mathrm{ns}$

$\mathrm{CorrShiftTime}\left(G_2\right)=-1.0\mathrm{ns}-(-5.0\mathrm{ns})+\frac{1}{4}\left(0.4\mathrm{ns}\right)=4.1\mathrm{ns}$

$\mathrm{CorrShiftTime}\left(G_3\right)=-1.0\mathrm{ns}-4.0\mathrm{ns}+\frac{2}{4}\left(0.4\mathrm{ns}\right)=-4.8\mathrm{ns}$

$\mathrm{CorrShiftTime}\left(G_4\right)=-1.0\mathrm{ns}-(-3.0\mathrm{ns})+\frac{3}{4}\left(0.4\mathrm{ns}\right)=2.3\mathrm{ns}$

图11表示步骤S12的其他处理的连接例。在步骤S12中，群组内调整部56，对于多个端子群组中的每个(在本例中，为第一端子群组21、第二端子群组22及第三端子群组23中的每个)，可执行以下的处理，以替代图7中所说明的处理。

各端子群组内的多个输入输出部30，进一步被分割成多个内部群组(在本例中，为第一内部群组91和第二内部群组92)。首先，将互相短接第一内部群组91中各输入输出部30与第二内部群组92中各输入输出部30的校正用连接部93装载于该测试装置10上。由此，第一内部群组91中各输入输出部30与第二内部群组92中各输入输出部30可处于互相连接的状态。

接着，群组间调整部58，对于互相连接着的各对第一内部群组91的输入输出部30和第二内部群组92的输入输出部30，算出其彼此基准相位的差量。接着，群组间调整部58，算出多个对基准相位的差量平均。

然后，群组间调整部58，将相对于第二内部群组92内多个输入输出部30的延迟量设定值，朝向相对于第一内部群组91内多个输入输出部30的延迟量设定值，相对地偏移算出的平均值量。由此，群组间调整部58，可互相拉近第一内部群组91内多个输入输出部30中的每个的基准相位与第二内部群组92内多个输入输出部30中的每个的基准相位。

通过执行这种步骤S12，即使在测试装置10为具备多个端子的巨大系统的情况下，仍可效率良好地进行基准相位的调整处理。此外，测试装置10的功能及构成，与步骤S12以外的步骤S11及步骤S13的处理，在使用步骤S12的处理的情况中也与图1至图10中所说明的内容相同。

图12表示本实施方式涉及的电脑1900的硬件构成的例子。本实施方式涉及的电脑1900，具有CPU外围部，其包括通过主机控制器互相连接的CPU 2000、RAM 2020、图像控制器2075及显示装置2080；输入输出部，其具有通过输入输出控制器2084连接于主机控制器2082的通信接口2030、硬盘驱动器2040及CD-ROM驱动器2060；传统输入输出部，其具有连接于输入输出控制器2084的ROM 2010、软盘驱动器2050及输入输出芯片2070。

主机控制器2082，与下列部分连接：RAM 2020、以高传输速率存取RAM 2020的CPU2000及图像控制器2075。CPU 2000，基于存放在ROM 2010及RAM 2020中的程序而动作，进行各部的控制。图像控制器2075，取得CPU 2000等在设于RAM 2020内的帧缓冲区上产生的影像数据，并在显示装置2080上显示。代替这种方法，图像控制器2075，也可将存放CPU 2000等所产生的影像数据的帧缓冲区包含于其内部。

输入输出控制器2084，与下列部分连接：主机控制器2082、较高速的输入输出装置的通信接口2030、硬盘驱动器2040、CD-ROM驱动器2060。通信接口2030，经由网路而与其他装置通信。硬盘驱动器2040，存放电脑1900内CPU 2000所使用的程序及数据。CD-ROM驱动器2060，从CD-ROM 2095读取程序或数据，并经由RAM 2020提供至硬盘驱动器2040。

另外，在输入输出控制器2084上连接着下列较低速的输入输出装置：ROM 2010、软盘机2050及输入输出芯片2070。ROM 2010，存放着电脑1900起动时执行的开机程序及/或依存于电脑1900硬件的程序等。软盘驱动器2050，从软盘2090读取程序或数据，并经由RAM 2020提供至硬盘驱动器2040。输入输出芯片2070，将软盘驱动器2050连接至输入输出控制器2084，且经由例如并联端口、串联端口、键盘端口、鼠标端口等将各种输入输出装置连接至输入输出控制器2084。

经由RAM 2020提供至硬盘驱动器2040的程序，存放于软盘2090、CD-ROM 2095或IC卡等存储介质中，而由使用者提供。程序，从存储介质被读出，经由RAM 2020安装于电脑1900内的硬盘驱动器2040，并在CPU 2000中被执行。

安装于电脑1900中并使电脑1900作为测试装置10发挥功能的程序，具备端子调整模块、群组内调整模块、群组间调整模块。这些程序或模块，作用于CPU 2000等，而使电脑1900分别作为端子调整部54、群组内调整部56及群组间调整部58发挥功能。

记录于这些程序中的信息处理，通过被读入电脑1900中，作为端子调整部54、群组内调整部56及群组间调整部58而发挥功能，且上述三者为软件与上述各种硬件资源协同作业的具体设备。然后，根据这些具体设备，通过实现与本实施方式中电脑1900的使用目的对应的信息的运算或加工，而构筑对应于使用目的的特有测试装置10。

作为一例，在电脑1900与外部装置等之间进行通信时，CPU 2000执行被读取至RAM2020上的通信程序，基于记录于通信程序中的处理内容，对通信接口2030指示通信处理。通信接口2030，接收CPU 2000的控制，读出记忆于设置在RAM 2020、硬盘驱动器2040、软盘2090或CD-ROM 2095等存储装置上的传送缓冲器领域等中的传送数据，传送至网路；或是将从网路接收的接收数据写入至设置于存储装置上的接收缓冲器领域等。如此，通信接口2030，可通过DMA(Direct Memory Access，直接存储器存取)方式在与存储装置之间传送传接信号，或者，也可通过以下方法传送传接信号：CPU 2000从传送来源的存储装置或通信接口2030读出数据，并将数据写入传送对象的通信接口2030或存储装置中。

另外，CPU 2000，从存放于硬盘驱动器2040、CD-ROM驱动器2060(CD-ROM2095)、软盘驱动器2050(软盘2090)等外部存储装置的文档或数据库等之中，通过DMA传送等读取全部或必要的部分至RAM 2020，而对RAM 2020上的数据进行各种处理。然后，CPU2000，通过DMA传送等将处理结束的数据写入回外部存储装置。在这种处理中，因为RAM2020被视为暂时保持外部存储装置的内容的，在本实施方式中将RAM 2020及外部存储装置等总称为存储器、存储部、或存储装置等。本实施方式的各种程序、数据、表单、数据库等各种信息，存放于这种存储装置上，而为信息处理的对象。此外，CPU 2000，可将RAM 2020的一部分保持于高速缓冲存储器中，而在高速缓冲存储器上进行读写。即使在这种方式中，因为高速缓冲存储器负责了RAM 2020功能的一部分，故在本实施方式中，除了区别开来表示的情况之外，高速缓冲存储器也被包含于RAM 2020、存储器，和/或存储装置中。

另外，CPU 2000，对从RAM 2020读出的数据进行各种处理后，再写入回RAM2020，该等处理包含由程序的命令列所指定而于本实施方式中所记载的各种运算、信息加工、条件判断、信息检索与替换等。例如，CPU 2000，进行条件判断时，将本实施方式中所示的各种变数与其他变数或常数比较，判断其是否满足大于、小于、以上、以下、等于等条件，当条件成立时(或者不成立时)，分歧至不同的命令列，或者呼叫子列程。

另外，CPU 2000，可检索存放于存储装置内的文档或数据库等中的信息。例如，当第二属性的属性值分别对应至第一属性的属性值的多个项目存放于存储装置中时，CPU2000，可从存放于存储装置的多个项目中检索与第一属性的属性值所被指定的条件一致的项目，通过读出存放于该项目中的第二属性的属性值，而得到对应至满足规定的条件的第一属性的第二属性的属性值。

以上所示的程序或模块，也可存放于外部存储介质。对于存储介质，在软盘2090、CD-ROM 2095之外，可使用DVD或CD等光学存储介质、M0等磁光存储介质、磁带介质、IC卡等半导体存储器等。又，也可将与专用通信网路或网际网路连接的伺服器系统上所设置的硬盘或RAM等存储装置作为存储介质来使用，而经由网路提供程序至电脑1900。

以上，利用实施方式说明了本发明，但本发明的技术范围并不限定于上述实施方式所记载的范围内。熟悉本领域技术者将明白，可对上述实施方式进行各种变更或改良。由权利要求的记载可知，该各种变更或改良的方式也可包含于本发明的技术范围内。

应注意的是，对于权利要求、说明书以及图中所示的装置、系统、程序以及方法中的动作、流程、步骤以及阶段等各处理的执行顺序，只要未特别明示为“在前”、“先行”等，且只要未将前处理的输出用于后处理中，则可按任意顺序实现。关于权利要求、说明书以及图示中的动作流程，即使为方便起见而使用“首先”、“接着”等字样进行说明，但并不意味着必须按该顺序实施。

附图标记说明

10  测试装置、12  主体部

14  连接部、16  控制装置

18  测试模块、19  校正用连接部

21  第一端子群组、22  第二端子群组、23  第三端子群组

30  输入输出部

31  第一分别设定部、32  第二分别设定部、33  第三分别设定部

41  第一共用设定部、42  第二共用设定部

54  端子调整部

56  群组内调整部、58  群组间调整部

60  驱动器、62  比较器

64  图案产生器、66  时序产生器

68  输出侧延迟电路

70  波形成形部、72  取得侧延迟电路

74  取得部、76  判定部、91  第一内部群组、92  第二内部群组

93  校正用连接部

300  被测试器件(DUT)

1900  电脑、2000  CPU、2010  ROM、2020  RAM

2030  通信接口

2040  硬盘驱动器、2050  软盘驱动器

2060  CD-ROM驱动器

2070  输入输出芯片

2075  图像控制器

2080  显示装置

2082  主机控制器

2084  输入输出控制器

2090  软盘

2095  CD-ROM

Claims (11)

1.一种测试装置，用于测试被测试器件，其具有：

第一端子群组和第二端子群组，所述第一端子群组和所述第二端子群组包括向所述被测试器件输出信号的多个驱动器；

第一共用设定部，其共用地设定从所述第一端子群组中的一驱动器和所述第二端子群组中的一驱动器输出的信号的延迟量；以及

群组间调整部，其基于所述第一共用设定部在所述第一端子群组内调整基准相位时所设定的延迟量设定值，及所述第一共用设定部在所述第二端子群组内调整基准相位时所设定的延迟量设定值，来拉近从所述第一端子群组内的多个驱动器输出的信号的基准相位与从所述第二端子群组内的多个驱动器输出的信号的基准相位。

2.根据权利要求1所述的测试装置，其中：

所述第一共用设定部，设定延迟电路的延迟量，该延迟电路延迟共用地供给至所述第一端子群组内的一驱动器和所述第二端子群组内的一驱动器的信号。

3.根据权利要求2所述的测试装置，其中还具有：

多个第一分别设定部，其设定从所述第一端子群组内的一驱动器以外的各驱动器输出的信号的延迟量；

多个第二分别设定部，其设定从所述第二端子群组内的一驱动器以外的各驱动器输出的信号的延迟量；

群组内调整部，其调整所述第一共用设定部和所述多个第一分别设定部中的每个所设定的延迟量，而互相拉近从所述第一端子群组内的多个驱动器中的每个所输出的信号的基准相位，并且调整所述第一共用设定部和所述多个第二分别设定部中的每个所设定的延迟量，而互相拉近从所述第二端子群组内的多个驱动器中的每个所输出的信号的基准相位。

4.根据权利要求3所述的测试装置，其中：

所述群组间调整部，将所述多个第二分别设定部所设定的各延迟量的设定值分别偏移第一偏移量，该第一偏移量对应于在所述第一端子群组内调整了基准相相位时所述第一共用设定部所设定的延迟量的设定值与在所述第二端子群组内调整了基准相位时所述第一共用设定部所设定的延迟量的设定值的差量值。

5.根据权利要求4所述的测试装置，其中：

该测试装置具备多个所述第一共用设定部，且所述群组间调整部，将相对于多个所述第一共用设定部中的每个的所述差量值的平均设为所述第一偏移量。

6.根据权利要求4至5中任何一项所述的测试装置，其中：

还具备第三端子群组，其具有向所述被测试器件输出信号的多个驱动器；

第二共用设定部，其共用地设定从所述第二端子群组中的一驱动器和所述第三端子群组中的一驱动器输出的信号的延迟量；以及

多个第三分别设定部，其设定从所述第三端子群组内的一驱动器以外的各驱动器输出的信号的延迟量；

而且，所述群组内调整部，调整所述第二共用设定部和所述多个第三分别设定部中的每个所设定的延迟量，而互相拉近从所述第三端子群组内的多个驱动器中的每个所输出的信号的基准相位；

所述群组间调整部，将所述第一共用设定部和所述多个第二分别设定部所设定的各延迟量设定值偏移所述第一偏移量；并且，

将所述多个第三分别设定部所设定的延迟量设定值偏移所述第一偏移量与第二偏移量相加而得的值，该第二偏移量对应：所述第二共用设定部在所述第二端子群组内基准相位时所设定的延迟量设定值与所述第二共用设定部在所述第三端子群组内调整基准相位时所设定的延迟量设定值的差量值。

7.根据权利要求6所述的测试装置，其中：

还具有多个端子群组，其具有向所述被测试器件输出信号的多个驱动器；以及

多个共用设定部，其分别对应于所述多个端子群组中的每个，共用地设定从对应端子群组内的一驱动器和所对应的端子群组的下一端子群组内的一驱动器输出的信号的延迟量；

而且，所述群组间调整部，

对于从第一组端子群组至倒数第二组端子群组为止的各个，算出在调整了基准相位时对应的共用设定部所设定的延迟量设定值与在下一端子群组内调整了基准相位时对应的所述共用设定部所设定的延迟量的设定值的差量值；

并对于最后端子群组，算出对应的所述共用设定部在调整基准相位时所设定的延迟量设定值与对应的所述共用设定部在第一组端子群组内调整基准相位时所设定的延迟量设定值的差量值；

再将从所述第一组端子群组至所述最后端子群组为止的各所述差量值的平均，作为周期误差而算出；

然后对于所述多个端子群组中的每个，将从该端子群组内的多个驱动器输出的信号的延迟量的设定值，偏移对应所述差量值的偏移量，及基于分散至该端子群组中的所述周期误差成分的修正偏移量。

8.根据权利要求1至7的任何一项所述的测试装置，其中：

该测试装置，并行测试多个被测试器件；

且所述第一共用设定部，与用于供给同一信号至所述多个被测试器件的多个驱动器对应而设置。

9.根据权利要求3所述的测试装置，其中：

所述第一端子群组和所述第二端子群组，具有第一内部群组和第二内部群组，该等内部群组具有多个输入输出部，而该等输入输出部具有向所述被测试器件的端子输出信号的驱动器和从所述端子输入信号的比较器；

所述群组内调整部，在所述第一内部群组的各所述输入输出部与所述第二内部群组的各所述输入输出部处于互相连接的状态中，对互相连接着的各对所述第一内部群组的所述输入输出部和所述第二内部群组的所述输入输出部，算出基准相位的差量，并基于算出的基准相位的差量而拉近彼此的基准相位。

10.一种校正方法，用于校正测试被测试器件的测试装置，其中所述测试装置具有：

第一端子群组和第二端子群组，其具有向所述被测试器件输出信号的多个驱动器；以及

第一共用设定部，其共用地设定从所述第一端子群组中的一驱动器和所述第二端子群组中的一驱动器输出的信号的延迟量；

而且，该校正方法，基于所述第一共用设定部在所述第一端子群组内调整基准相位时所设定的延迟量设定值，及所述第一共用设定部在所述第二端子群组内调整基准相位时所设定的延迟量设定值，来拉近从所述第一端子群组内的多个驱动器输出的信号的基准相位与从所述第二端子群组内的多个驱动器输出的信号的基准相位。

11.一种程序，是用于使电脑作为对用于测试被测试器件的测试装置进行校正的装置而发挥功能的程序，其中所述测试装置具有：

第一端子群组和第二端子群组，其具有向所述被测试器件输出信号的多个驱动器；以及

第一共用设定部，其共用地设定从所述第一端子群组中的一驱动器和所述第二端子群组中的一驱动器输出的信号的延迟量；

而且，该程序使所述电脑作为群组间调整部而发挥功能；该群组间调整部，基于所述第一共用设定部在所述第一端子群组内调整基准相位时所设定的延迟量设定值，及所述第一共用设定部在所述第二端子群组内调整基准相位时所设定的延迟量设定值，来拉近从所述第一端子群组内的多个驱动器输出的信号的基准相位与从所述第二端子群组内的多个驱动器输出的信号的基准相位。

Images