TWI400463B - A system for correcting a signal of a test device relating to a test piece of the test element and a correction method of the signal, and a computer program for causing the computer to function to correct the signal - Google Patents

A system for correcting a signal of a test device relating to a test piece of the test element and a correction method of the signal, and a computer program for causing the computer to function to correct the signal Download PDF

Info

Publication number
TWI400463B
TWI400463B TW099120479A TW99120479A TWI400463B TW I400463 B TWI400463 B TW I400463B TW 099120479 A TW099120479 A TW 099120479A TW 99120479 A TW99120479 A TW 99120479A TW I400463 B TWI400463 B TW I400463B
Authority
TW
Taiwan
Prior art keywords
group
terminal group
terminal
delay amount
signal
Prior art date
Application number
TW099120479A
Other languages
English (en)
Other versions
TW201109692A (en
Inventor
Noriyoshi Kozuka
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201109692A publication Critical patent/TW201109692A/zh
Application granted granted Critical
Publication of TWI400463B publication Critical patent/TWI400463B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

用以校正相關於被試驗元件的試驗之試驗裝置的信號之系統及該信號的校正方法、以及使電腦發揮用以校正該信號的機能之電腦程式
本發明係關於試驗裝置、校正方法及程式。
試驗裝置，係於每個試驗週期，在從基準相位延遲了被指定之時間的時序中，輸出被指定之波形的試驗信號。又，試驗裝置，係在從基準相位延遲了被指定之時間的時序中，取得來自被試驗元件之回答信號值。又，試驗裝置，係具備與被試驗元件授受信號之多個信號輸入出部。複數信號輸入出部，係在試驗之前先被調整而使彼此之基準相位一致(專利文獻1)。
專利文獻1：日本國專利第3565837號說明書。
不過，複數信號輸入出部，係分散設置於複數基板上。因每塊基板條件(例如，連接器的嵌合條件等)的不同，相較於位在同一基板內的情況，兩個信號輸入出部間基準相位的相位差，在位於不同基板上的情況中容易較大。
於是，要使複數信號輸入出部的基準相位一致時，試驗裝置，係將複數信號輸入出部分成各個群組(例如各基板)，首先，在群組內調整信號輸入出部的基準相位，接著在群組間調整信號輸入出部的基準相位。藉此，試驗裝置，能夠有效率地使複數信號輸入出部的基準相位一致。
此處，以兩階段進行調整的情況中，試驗裝置，將需要用於在群組內調整信號輸入出部的基準相位之校正用埠，與用於在群組間調整信號輸入出部的基準相位之校正用埠。作為一例，在群組內之調整用校正用埠，係被設置有短接群組內鄰接端子之配線。試驗裝置，係使用這種校正用埠，依序使互相連接著之兩信號輸入出部的基準相位一致。藉此，試驗裝置，能夠使群組內所有信號輸入出部的基準相位一致。
另一方面，作為一例，在群組間之調整用校正用埠，係被設置有將不同群組間的複數端子一對一短接之配線。試驗裝置，係使用這種校正用埠，算出在不同群組間一對互相連接著之兩信號輸入出部的基準相位的差。然後，試驗裝置，係使一方群組內之複數信號輸入出部的基準相位，各自偏移複數對基準相位差的平均值。藉此，試驗裝置，能夠使不同群組間之複數信號輸入出部的基準相位一致。
然而，若像這樣以兩階段進行調整，便至少需要兩種用來調整基準相位而裝載在試驗裝置本體上的校正用埠。於是，校正用埠裝載作業的時間及校正用埠的費用等會增大，結果，試驗成本會增加。
為了解決上述問題，在本發明之第一態樣中，提供一種試驗裝置，是用以試驗被試驗元件之試驗裝置，其具備：第一端子群組和第二端子群組，其具有向前述被試驗元件輸出信號之複數驅動器；第一共通設定部，其共通地設定從前述第一端子群組中的一驅動器和前述第二端子群組中的一驅動器輸出之信號的延遲量；以及群組間調整部，其基於前述第一共通設定部在前述第一端子群組內調整基準相位時所設定之延遲量設定值、及前述第一共通設定部在前述第二端子群組內調整基準相位時所設定之延遲量設定值，來拉近從前述第一端子群組內的複數驅動器輸出之信號的基準相位與從前述第二端子群組內的複數驅動器輸出之信號的基準相位。又，提供校正這種試驗裝置之校正方法及程式。
此外，上述之發明概要，並沒有列舉出本發明的所有必要特徵。又，這些特徵群的次組合亦可成為發明。
以下，透過發明之實施形態來說明本發明，但以下之實施形態並非對申請專利範圍之發明作出限制。又，發明的解決手段不一定必需包含實施形態中所說明之特徵的所有組合。
第1圖係一同表示本實施形態之試驗裝置10的硬體構成與被試驗元件300。本實施形態之試驗裝置10，係試驗被試驗元件(DUT)300。試驗裝置10，係具備：本體部12、連接部14、控制裝置16。
本體部12，係搭載複數試驗模組18。複數試驗模組18中之各者，係執行試驗程式，與被試驗元件300傳接信號來試驗被試驗元件300。
更詳細地說，在每個試驗週期中，複數試驗模組18中之各者，係在從基準相位延遲了被指定之時間的時序，輸出被指定之波形的試驗信號。又，複數試驗模組18中之各者，係在從基準相位延遲了被指定之時間的時序中，取得來自被試驗元件300之回答信號值。
連接部14，係裝載於本體部12上。連接部14，係搭載被試驗元件300，連接複數試驗模組18和被試驗元件300。作為一例，連接部14可為裝載於本體部12之埠等。
控制裝置16，係控制搭載於本體部12之試驗模組18，使複數試驗模組18執行被試驗元件300的試驗。進而，控制裝置16，係在試驗之前先行校正複數試驗模組18中之各者。更詳細地說，控制裝置16，係在校正時，使複數試驗模組18中各者的基準相位彼此一致。
第2圖係表示本實施形態之試驗裝置10在校正時之機能構成。試驗裝置10，係具備：第一端子群組21、第二端子群組22、第三端子群組23、複數第一個別設定部31、複數第二個別設定部32、複數第三個別設定部33、至少一個第一共通設定部41、至少一個第二共通設定部42、端子調整部54、群組內調整部56、群組間調整部58。
此外，作為一例，端子調整部54、群組內調整部56和群組間調整部58，藉由控制裝置16來實現。且作為一例，剩下之部材，實現於本體部12內的試驗模組18內。又，在校正時，校正用連接部19代替試驗模組18而被裝載於本體部12上。
第一端子群組21、第二端子群組22和第三端子群組23中之各者，具有複數輸入出部30。複數輸入出部30中之各者，係對應一或複數被試驗元件300的各端子而設置。複數輸入出部30中之各者，係具有向被試驗元件300的端子輸出信號之驅動器和從端子輸入信號之比較器。而且，複數輸入出部30中之各者，係對被試驗元件300的對應端子輸入出信號，而試驗被試驗元件300。此外，輸入出部30的構成之一例，將於第3圖及第4圖中進一步說明。
第一共通設定部41，係對應第一端子群組21內的其中一輸入出部30而設置。第一共通設定部41，係設定從第一端子群組21內的一輸入出部30內的驅動器輸出之信號的延遲量、及第一端子群組21內的一輸入出部30內的比較器輸入信號之時序的延遲量。
此處，由第一共通設定部41調整延遲量之第一端子群組21內的一輸入出部30內的驅動器，係與第二端子群組22內的其中一輸入出部30內的驅動器輸出同一信號。於是，第一共通設定部41，係共通地設定從第一端子群組21內的一驅動器輸出之信號的延遲量和從第二端子群組22內的一驅動器輸出之信號的延遲量。
例如，從共通的延遲電路供給信號至由第一共通設定部41調整延遲量之第一端子群組21內的一驅動器和第二端子群組22內的其中一驅動器。而且在此時，第一共通設定部41，係設定延遲電路的延遲量，該延遲電路係延遲共通地對第一端子群組21內的一驅動器和第二端子群組22內的一驅動器供給之信號。
又，第二共通設定部42，係對應第二端子群組22內其中一輸入出部30而設置。第二共通設定部42，係設定從第二端子群組22內的一輸入出部30內的驅動器輸出之信號的延遲量、及第二端子群組22內的一輸入出部30內的比較器輸入信號之時序的延遲量。
此處，由第二共通設定部42調整延遲量之第二端子群組22內的一輸入出部30內的驅動器，係與第三端子群組23內的其中一輸入出部30內的驅動器輸出同一信號。於是，第二共通設定部42，係共通地設定從第二端子群組22內的一驅動器輸出之信號的延遲量及從第三端子群組23內的一驅動器輸出之信號的延遲量。
例如，從共通的延遲電路供給信號至由第二共通設定部42調整延遲量之第二端子群組22內的一驅動器和第三端子群組23內的其中一驅動器。而且在此時，第二共通設定部42，係設定延遲電路的延遲量，該延遲電路係延遲共通地對第二端子群組22內的一驅動器和第三端子群組23內的一驅動器供給之信號。
例如，若在該試驗裝置10係並行試驗複數被試驗元件300之構成的情況中，可對應用於給予同一信號(例如位址信號)至複數被試驗元件300之複數驅動器，而設置第一共通設定部41和第二共通設定部42。
複數第一個別設定部31中之各者，係對應第一端子群組21內的第一共通設定部41所對應之一輸入出部30以外之複數輸入出部30中之各者而設置。複數第二個別設定部32中之各者，係對應第二端子群組22內的第二共通設定部42所對應之一輸入出部30以外之複數輸入出部30中之各者而設置。複數第三個別設定部33中之各者，係對應第三端子群組23內的複數輸入出部30中之各者而設置。
而且，複數第一個別設定部31、複數第二個別設定部32和複數第三個別設定部33，係設定從對應之輸入出部30內的驅動器輸出之信號的延遲量、及對應之輸入出部30內的比較器輸入信號之時序的延遲量。此外，複數第二個別設定部32和複數第三個別設定部33，當所對應之輸入出部30內的驅動器的延遲量係由第一共通設定部41或第二共通設定部42所設定時，僅設定比較器輸入信號之時序的延遲量。
端子調整部54，係在複數輸入出部30的每一者中，互相拉近從驅動器輸出之信號的基準相位與比較器輸入信號之時序的基準相位，而使其一致。
群組內調整部56，係調整第一共通設定部41和複數第一個別設定部31中之各者所設定之延遲量，而互相拉近從第一端子群組21內的複數驅動器中之各者所輸出之信號的基準相位，使其一致。進而，群組內調整部56，係調整第一共通設定部41和複數第二個別設定部32中之各者所設定之延遲量，而互相拉近從第二端子群組22內的複數驅動器中之各者所輸出之信號的基準相位，使其一致。
群組間調整部58，係互相拉近從第一端子群組21內的複數驅動器輸出之信號的基準相位與從第二端子群組22內的複數驅動器輸出之信號的基準相位，而使其一致。進而，群組間調整部58，係互相拉近從第二端子群組22內的複數驅動器輸出之信號的基準相位與從第三端子群組23內的複數驅動器輸出之信號的基準相位，而使其一致。
此外，試驗裝置10，可為具備四組以上之複數端子群組之構成。此時，複數端子群組中之各者，具有與第一端子群組21和第二端子群組22相同之機能及構成。
又，當試驗裝置10具備四組以上之複數端子群組時，係具備對應複數端子群組中之各者的複數個別設定部、及至少一個之共通設定部。複數個別設定部中之各者，具有與第一個個別設定部31、第二個別設定部32和第三個別設定部33相同之機能及構成。又，至少一個之共通設定部，具有與第一共通設定部41和第二共通設定部42相同之機能及構成。
又，具備四組以上之複數端子群組的端子調整部54，係在複數端子群組內的全部輸入出部30的每一者中，互相拉近從驅動器輸出之信號的基準相位與比較器輸入信號之時序的基準相位，而使其一致。又，群組內調整部56，係在複數端子群組的每一者中，互相拉近端子群組內的複數輸入出部30的基準相位，而使其一致。又，群組間調整部58，係互相拉近複數端子群組間的複數輸入出部30的基準相位，而使其一致。
第3圖係表示輸入出部30的構成之一例。輸入出部30，係包含：驅動器60、比較器62、圖案產生器64、時序產生器66、輸出側延遲電路68、波形成形部70、取得側延遲電路72、取得部74、判定部76。
驅動器60，係將與波形成形部70所給予之邏輯信號對應之電壓位準的信號，供給至被試驗元件300的對應端子。比較器62，係從被試驗元件300的對應端子輸入信號，而產生一邏輯信號，其表示對應輸入信號的電壓位準之邏輯值。比較器62，將產生之邏輯信號給予取得部74。此外，驅動器60輸出信號之端子及比較器62輸入信號之端子係為同一個。
圖案產生器64，係產生一邏輯圖案，其指定從該輸入出部30產生之信號的波型和產生時序。進而，圖案產生器64，產生一期待圖案，其指定該輸入出部30輸入之信號的期待值及取得信號之取得時序。圖案產生器64，在每個試驗週期中將產生之邏輯圖案供給至波形成形部70。又，圖案產生器64，將產生之期待圖案供給至判定部76。
時序產生器66，係產生一時序信號，其用來指定該輸入出部30輸出信號之時序。又，時序產生器66，產生一選通信號，其用來指定該輸入出部30輸入信號值之時序。作為一例，時序產生器66，在每個試驗週期中產生時序時號和選通信號。時序產生器66，係將時序信號供給至輸出側延遲電路68，並將選通信號供給至取得側延遲電路72。
輸出側延遲電路68，係對於在每個試驗週期中從時序產生器66供給而來之時序信號，從其基準相位延遲了對應被指定之產生時序的延遲量後，供給至波形成形部70。又，輸出側延遲電路68，係由第一個別設定部31、第二個別設定部32或第三個別設定33給予延遲量設定值。輸出側延遲電路68，係將基準相位設為對應被給予之設定值的相位。
波形成形部70，係在由輸出側延遲回路68延遲過之時序信號的時序中，產生由圖案產生器64所指定之波形的邏輯信號。波形成形部70，將產生之邏輯信號供給至驅動器60。
取得側延遲電路72，係對於在每個試驗週期中從時序產生器66供給而來之選通信號，從其基準相位延遲了對應被指定之取得時序的延遲量後，供給至取得部74。又，取得側延遲電路72，係由第一個別設定部31、第二個別設定部32或第三個別設定33給予延遲量設定值。取得側延遲電路72，係將基準相位設為對應被給予之設定值的相位。
取得部74，係在由取得側延遲電路72延遲過之選通信號的時序中，取得從比較器62輸出之邏輯信號的邏輯值。取得部74，將取得之邏輯值供給至判定部76。
判定部76，係比較由取得部74所取得之邏輯值是否與由圖案產生器64所指定之期待值一致。取得部74，係將比較結果供給至圖案產生器64、控制裝置16或可從控制裝置16讀出之記憶體等。
第4圖係表示輸出同一信號之兩個輸入出部30的構成之一例。第二端子群組22內的複數輸入出部30中的其中一輸入出部30，與第一端子群組21內的其中一輸入出部30輸出一信號。在此情況下，第二端子群組22內的一輸入出部30，係為不具有輸出側延遲電路68和波形成形部70之構成。
而且，在此情況下，第二端子群組22內的一輸入出部30內的驅動器60，係從第一端子群組21內的一輸入出部30內的波形成形部70接收信號。於是，第一共通設定部41，可共通地設定從第一端子群組21內的一輸入出部30內的驅動器60、及第二端子群組22內的一輸入出部30內的驅動器60輸出之信號的延遲量。
又，同樣地，第三端子群組23內的複數輸入出部30中的其中一輸入出部30，與第二端子群組22內的其中一輸入出部30輸出同一信號。在此情況下，第三端子群組23內的一輸入出部30，係為不具有輸出側延遲電路68和波形成形部70之構成。
而且，在此情況下，第三端子群組23內的一輸入出部30內的驅動器60，係從第二端子群組22內的一輸入出部30內的波形成形部70接收信號。於是，第二共通設定部42，可共通地設定從第二端子群組22內的一輸入出部30內的驅動器60、及第三端子群組23內的一輸入出部30內的驅動器60輸出之信號的延遲量。
第5圖係表示本實施形態之試驗裝置10的校正處理流程。試驗裝置10，係在試驗之前，依序進行以下步驟S11到S13之校正處理。
首先，試驗裝置10，對於該試驗裝置10所具備之複數輸入出部30中的每一者，使其從驅動器60輸出之信號的基準相位與比較器62導入信號之時序的基準相位一致(S11)。關於步驟S11的處理之一例，將在第6圖中進一步說明。
接著，試驗裝置10，對於每組端子群組，使端子群組內的複數輸入出部30中之各者的基準相位互相一致(S12)。關於步驟S12的處理之一例，將在第7圖中進一步說明。
接著，試驗裝置10，使不同端子群組間的輸入出部30的基準相位互相一致(S13)。關於步驟S13的處理，將在第8圖以後進一步說明。藉由執行以上處理，試驗裝置10，可使該試驗裝置10內的全部輸入出部30的基準相位互相一致。
第6圖係表示步驟S11之處理的信號流動。在步驟11中，端子調整部54，係對複數輸入出部30中之各者執行下述處理。
端子調整部54，使驅動器60輸出規定波形之信號。從驅動器60輸出之信號，經迴路返回後被給予該輸入出部30內的比較器62。然後，端子調整部54，係變更給予輸出側延遲電路68或取得側延遲電路72之延遲量設定值，讓取得部74在延遲了配線量之時間中取得之前輸出之規定波形之信號。
藉此，端子調整部54，對於複數輸入出部30中的每一者，可使其從驅動器60輸出之信號的基準相位與從比較器62導入之信號之時序的基準相位一致。此外，當端子調整部54執行步驟S11之處理時，係將輸入出部30與被試驗元件300間的繼電器(relay)打開為佳。
第7圖係表示步驟S12之處理的信號流動。在步驟S12中，群組內調整部56，係對複數端子群組中之各者(在本例中，為第一端子群組21、第二端子群組22和第三端子群組23中之各者)執行下述處理。
首先，將短接端子群組內鄰接端子之校正用連接部19裝載於該試驗裝置10上。接著，群組內調整部56，使端子群組內第一個輸入出部30輸出規定波形之信號，並使信號的輸出時序或取得時序從初期值變化，以讓第二個輸入出部30取得從第一個輸入出部30輸出之規定波形之信號。
接著，群組內調整部56，使端子群組內第二個輸入出部30輸出規定波形之信號，並使信號的輸出時序或取得時序從初期值變化，以讓第一個輸入出部30取得從第二個輸入出部30輸出之規定波形之信號。接著，算出一差值的1/2，該差值係為以下兩數值間之差值：當第二個輸入出部30取得第一個輸入出部30所輸出之信號時，距離初期值之時序變化量，與當第一個輸入出部30取得第二個輸入出部30所輸出之信號時，距離初期值之時序變化量。
然後，群組內調整部56，使給予第二個輸入出部30內的輸出側延遲電路68和取得側延遲電路72之延遲量設定值，偏移對應算出結果之延遲量。藉此，群組內調整部56，可使第一個輸入出部30的基準相位與第二個輸入出部30的基準相位一致。
接著，群組內調整部56，在第二個輸入出部30與第三個輸入出部30間亦進行同樣處理。進而，在第三個以後之各輸入出部30與下一個輸入出部30間亦進行同樣處理。藉此，群組內調整部56，在各端子群組內，可互相拉近從複數驅動器60中之各者所輸出之信號的基準相位，使其一致。此外，當群組內調整部56執行步驟S12之處理時，係將未進行處理之輸入出部30的輸入出端子終止為佳。
第8圖係表示步驟S13之處理的信號流動。在步驟S13中，群組間調整部58，係執行下述處理。
首先，群組間調整部58，取得第一共通設定部41在第一端子群組21內調整基準相位時所設定之延遲量設定值。接著，群組間調整部58，取得第一共通設定部41在第二端子群組22內調整基準相位時所設定之延遲量設定值。
接著，群組間調整部58，算出一差量值，該差量值係為第一共通設定部41在第一端子群組21內調整基準相位時所設定之延遲量設定值，與第一共通設定部41在第二端子群組22內調整基準相位時所設定之延遲量設定值間的差量值。
接著，群組間調整部58，算出對應算出之差量值的第一偏移量。例如，群組間調整部58，在第一共通設定部41為一個的情況下，將算出之差量值設為第一偏移量。又，在該試驗裝置10具備複數第一共通設定部41的情況下，群組間調整部58，將對複數第一共通設定部41中之各者所算出之複數差量值的平均設為第一偏移量。
然後，群組間調整部58，將第二共通設定部42和複數第二個別設定部32所設定之延遲量設定值中之各者，偏移算出之第一偏移量。藉此，群組間調整部58，可拉近從第一端子群組21內的複數驅動器60輸出之信號的基準相位與從第二端子群組22內的複數驅動器60輸出之信號的基準相位，使其一致。
又，進而，群組間調整部58，取得第二共通設定部42在第二端子群組22內調整基準相位時所設定之延遲量設定值。接著，群組間調整部58，取得第二共通設定部42在第三端子群組23內調整基準相位時所設定之延遲量設定值。
接著，群組間調整部58，算出一差量值，該差量值係為第二共通設定部42在第二端子群組22內調整基準相位時所設定之延遲量設定值，與第二共通設定部42在第三端子群組23內調整基準相位時所設定之延遲量設定值間的差量值。
接著，群組間調整部58，算出對應算出之差量值的第二偏移量。例如，群組間調整部58，在第二共通設定部42為一個的情況下，將算出之差量值設為第二偏移量。又，在該試驗裝置10具備複數第二共通設定部42的情況下，群組間調整部58，將對複數第二共通設定部42中之各者所算出之複數差量值的平均設為第二偏移量。
然後，群組間調整部58，將複數第三個別設定部33所設定之延遲量設定值中之各者，偏移算出之第一偏移量與第二偏移量相加而得的值。藉此，群組間調整部58，可拉近從第二端子群組22內的複數驅動器60輸出之信號的基準相位與從第三端子群組23內的複數驅動器60輸出之信號的基準相位，使其一致。
此外，群組間調整部58，在步驟S13中，可一起運算而算出複數端子群組中之各者的偏移量。而且，群組間調整部58，可使複數端子群組中之各輸入出部30的延遲量設定值一起偏移。
若根據這種試驗裝置10，便可不使用用來調整端子群組間之專用校正用連接部(例如，一對一短接不同群組間之端子的埠)，而進行端子群組間之基準相位調整。藉此，若根據試驗裝置10，因為可省去用來調整端子群組間之專用校正用連接部的裝載作業及作成費用，故能夠降低試驗成本。
第9圖係表示將第一組端子群組的延遲量設定值的平均設為0時，在端子群組內進行過基準相位調整之後，第一組至第四組端子群組的延遲量設定值之一例。在第g組端子群組(g為一以上之整數)與第g+1組端子群組內之間，係互相設置了nmax 個(nmax 為一以上之整數)輸出同一輸出信號之端子。
在這些端子中的第g組端子群組內的第n個端子(n為一以上，nmax 以下之整數)中，依據共通設定部之延遲量設定值係設為CALDA(Gg ，n)。又，在與此端子輸出相同輸出信號之第g+1組端子群組內的端子中，依據共通設定部之延遲量設定值係設為CALDA(Gg+1 ，n)。
此時，第g組端子群組與第g+1組端子群組間之差量值(Diff(Gg ，Gg+1 ))，係為表示於下述數學式(1)之值。亦即，差量值(Diff(Gg ，Gg+1 ))，係為互相輸出相同信號之各端子對的延遲量設定值之差值的平均，該延遲量設定值之差值，係由第g+1組端子群組的端子的延遲量設定值減去第g組端子群組的端子的延遲量設定值。
[數學式1]
群組間調整部58，對於第h組(h為2以上，端子群組數(gmax )以下之整數)端子群組，算出由下述數學式(2)所表示之偏移量(ShiftTime(Gh ))。亦即，群組間調整部58，對於第h組端子群組，累積從第一組與第二組端子群組間之差量值至第h-1組與第h組端子群組之差量值，而算出偏移量(ShiftTime(Gh ))。
[數學式2]
然後，群組間調整部58，將相對於第h組端子群組內的各輸入出部30之延遲量設定值，偏移所算出之偏移量(ShiftTime(Gh ))。藉此，群組間調整部58，可使複數端子群組內的各輸入出部30的基準相位互相一致。
例如，在第9圖之實例中，第一組端子群組與第二組端子群組間之差量值(Diff(G1 ，G2 ))、第二組端子群組與第三組端子群組間之差量值(Diff(G2 ，G3 ))、第三組端子群組與第四組端子群組間之差量值(Diff(G3 ，G4 ))係為下述之值：
(Diff(G1 ，G2 ))=-5.0ns
(Diff(G2 ，G3 ))=9.0ns
(Diff(G3 ，G4 ))=-7.0ns
於是在此時，相對於第一組端子群組之偏移量(ShiftTime(G1 ))、相對於第二組端子群組之偏移量(ShiftTime(G2 ))、相對於第三組端子群組之偏移量(ShiftTime(G3 ))及相對於第四組端子群組之偏移量(ShiftTime(G4 ))係為下述之值：
(ShiftTime(G1 ))=0.0ns
(ShiftTime(G2 ))=0.0ns-5.0ns=-5.0ns
(ShiftTime(G3 ))=0.0ns-5.0ns+9.0ns=4.0ns
(ShiftTime(G4 ))=0.0ns-5.0ns+9.0ns-7.0ns=-3.0ns
第10圖係表示：在第9圖的內容之外，再加上以第四組端子群組的延遲量設定值作為基準時，第一組端子群組的延遲量設定值之一例。此處，會由於測量誤差等，而產生巡迴各端子群組間之差量值(Diff(Gg ，Gg+1 ))一週之後所累積之巡迴誤差(PeriodicError)。
巡迴誤差，係由下述之數學式(4)所表示。亦即，巡迴誤差，係由以下兩數值相加而得的值來表示：最後端子群組的偏移量，與最後端子群組和第一組端子群組間之差量值。此外，在數學式(3)中，(Diff(Ggmax ，G1 ))，係如數學式(4)所示，表示第gmax 組端子群組與第一組端子群組間之差量值。
[數學式3]
periodicError =ShiftTime(G gmax ) +Diff(G gmax ,G 1 ) 　…(3)
[數學式4]
作為一例，這種巡迴誤差係藉由群組間調整部58而算出。群組間調整部58，首先對於從第一組端子群組至倒數第二組端子群組為止之各者算出一差量值，該差量值係為以下兩數值間之差量值：在該端子群組內調整基準相位時，對應之共通設定部所設定之延遲量設定值，與在下一端子群組內調整基準相位時，對應之共通設定部所設定之延遲量設定值。
接著，群組間調整部58，對於最後之端子群組算出一差量值，該差量值係為以下兩數值間之差量值：在該最後之端子群組內調整基準相位時，對應之共通設定部所設定之延遲量設定值，與在第一組端子群組內調整基準相位時，對應之共通設定部所設定之延遲量設定值。然後，群組間調整部58，將從第一組端子群組至最後之端子群組為止之各差量值的平均，作為巡迴誤差而算出。
此處，例如當巡迴誤差比預先設定之值大時，群組間調整部58，係將巡迴誤差量散於複數端子群組中之各者而調整基準相位為佳。此處，作為一例，群組間調整部58，可將相對於第g組端子群組內的各輸入出部30之延遲量設定值，偏移由下述之數學式(5)所表示之修正偏移量(CorrShiftTime)。此外，數學式(5)的AverageTime，係如數學式(6)所示地表示複數端子群組的偏移量平均。
[數學式5]
[數學式6]
亦即，群組間調整部58，將相對於第g組端子群組內的各輸入部30之延遲量設定值偏移一值，該值係由複數端子群組的偏移量平均(AverageTime)減去對於該第g組端子群組而算出之偏移量(ShiftTime(Gg ))與分散於該第g組端子群組中之巡迴誤差的成分(((g-1)/gmax )xPeriodicError)之相加而得的值(加算值)。此外，分散於第g組端子群組中之巡迴誤差的成分，係表示以g-1相對於端子群組總數(gmax )之比例((g-1)/gmax )，乘以巡迴誤差(PeriodicError)之積。
例如，在第10圖之例中，第四組端子群組與第一組端子群組間之差量值(Diff(G4 ，G1 ))為3.4(ns)。於是在此時，巡迴誤差為0.4(ns)。又，複數端子群組的偏移量平均(AverageTime)為-1.0(ns)。
於是，在此時，相對於第一組端子群組之修正偏移量(CorrShiftTime(G1 ))、相對於第二組端子群組之修正偏移量(CorrShiftTime(G2 ))、相對於第三組端子群組之修正偏移量(CorrShiftTime(G3 ))及相對於第四組端子群組之修正偏移量(CorrShiftTime(G4 ))，為下述之值：
[數學式7]
第11圖係表示步驟S12的其他處理之連接例。在步驟S12中，群組內調整部56，對於複數端子群組中之各者(在本例中，為第一端子群組21、第二端子群組22及第三端子群組23中之各者)，亦可執行以下之處理，以替代第7圖中所說明之處理。
各端子群組內的複數輸入出部30，進一步被分割成複數內部群組(在本例中，為第一內部群組91和第二內部群組92)。首先，將互相短接第一內部群組91中各輸入出部30與第二內部群組92中各輸入出部30之校正用連接部93裝載於該試驗裝置10。藉此，第一內部群組91中各輸入出部30與第二內部群組92中各輸入出部30可處於互相連接之狀態。
接著，群組間調整部58，對於互相連接著之各對第一內部群組91的輸入出部30和第二內部群組92的輸入出部30，算出其彼此基準相位的差量。接著，群組間調整部58，算出複數對基準相位的差量平均。
然後，群組間調整部58，將相對於第二內部群組92內複數輸入出部30之延遲量設定值，朝向相對於第一內部群組91內複數輸入出部30之延遲量設定值，相對地偏移算出之平均值量。藉此，群組間調整部58，可互相拉近第一內部群組91內複數輸入出部30中之各者的基準相位與第二內部群組92內複數輸入出部30中之各者的基準相位。
藉由執行這種步驟S12，即使在試驗裝置10為具備多個端子之巨大系統的情況下，仍可效率良好地進行基準相位的調整處理。此外，試驗裝置10的機能及構成，與步驟S12以外之步驟S11及步驟S13之處理，在適用步驟S12之處理的情況中亦與第1圖至第10圖中所說明之內容相同。
第12圖係表示本實施形態之電腦1900的硬體構成之一例。本實施形態之電腦1900，係具備：CPU周邊部，其具有藉由主機控制器(host controller)互相連接之CPU 2000、RAM 2020、影像控制器2075及顯示裝置2080；輸入出部，其具有藉由輸入出控制器2084連接於主機控制器之通訊介面2030、硬碟機2040及CD-ROM驅動器2060；傳統輸入出部，其具有連接於輸入出控制器2084之ROM 2010、軟碟機2050及輸入出晶片2070。
主機控制器，係與下列部分連接：RAM 2020、以高傳輸速率存取RAM 2020之CPU 2000及影像控制器2075。CPU 2000，係基於存放在ROM 2010及RAM 2020中之程式而動作，進行各部之控制。影像控制器2075，係取得CPU 2000等在設於RAM 2020內之圖框緩衝器上產生之影像資料，並顯示於顯示裝置2080上。或者，影像控制器2075，亦可將存放CPU 2000等所產生之影像資料的圖框緩衝器包含於其內部。
輸入出控制器2084，係與下列部分連接：主機控制器2082、較高速之輸入出裝置的通訊介面2030、硬碟機2040、CD-ROM驅動器2060。通訊介面2030，係經由網路而與其他裝置通訊。硬碟機2040，係存放電腦1900內CPU 2000所使用之程式及資料。CD-ROM驅動器2060，係從CD-ROM 2095讀取程式或資料，並經由RAM 2020提供至硬碟機2040。
又，在輸入出控制器2084上連接著下列較低速之輸入出裝置：ROM 2010、軟碟機2050及輸入出晶片2070。ROM 2010，係存放著電腦1900起動時執行之開機程式及/或依存於電腦1900硬體之程式等。軟碟機2050，係從軟碟2090讀取程式或資料，並經由RAM 2020提供至硬碟機2040。輸入出晶片2070，係將軟碟機2050連接至輸入出控制器2084，且經由例如平行埠、串列埠、鍵盤埠、滑鼠埠等將各種輸入出裝置連接至輸入出控制器2084。
經由RAM 2020提供至硬碟機2040之程式，係存放於軟碟2090、CD-ROM 2095或IC卡等記錄媒體中，而由使用者提供。程式，係從記錄媒體被讀出，經由RAM 2020安裝於電腦1900內硬碟機2040，並在CPU 2000中被執行。
安裝於電腦1900中並使電腦1900作為試驗裝置10發揮機能之程式，具備端子調整模組、群組內調整模組、群組間調整模組。這些程式或模組，作用於CPU 2000等，而使電腦1900分別作為端子調整部54、群組內調整部56及群組間調整部58發揮機能。
記述於這些程式中之資訊處理，藉由被讀入電腦1900中，作為端子調整部54、群組內調整部56及群組間調整部58而發揮機能，且上述三者係為軟體與上述各種硬體資源協同作業之具體手段。然後，根據這些具體手段，藉由實現對應於本實施形態之電腦1900使用目的之資訊運算或加工，而構築對應於使用目的之特有試驗裝置10。
作為一例，在電腦1900與外部裝置等之間進行通訊時，CPU 2000，執行被讀取至RAM 2020上之通訊程式，基於記述於通訊程式中之處理內容，對通信介面2030指示通訊處理。通訊介面2030，接收CPU 2000之控制，讀出記憶於設置在RAM 2020、硬碟機2040、軟碟2090或CD-ROM 2095等記憶裝置上的傳送緩衝器領域等中之傳送資料，傳送至網路；或是將從網路接收之接收資料寫入至設置於記憶裝置上之接收緩衝器領域等。如此，通訊介面2030，可藉由DMA(Direct Memory Access，直接記憶體存取)方式在與記憶裝置之間傳送傳接信號，或者，亦可藉由以下方法傳送傳接信號：CPU 2000從傳送來源的記憶裝置或通信介面2030讀出資料，並將資料寫入傳送對象的通訊介面2030或記憶裝置中。
又，CPU 2000，從存放於外部記憶裝置(如硬碟機2040、CD-ROM驅動器2060(CD-ROM2095)、軟碟機2050(軟碟2090)等)之檔案或資料庫等之中，藉由DMA傳送等讀取全部或必要之部分至RAM 2020，而對RAM 2020上之資料進行各種處理。然後，CPU 2000，藉由DMA傳送等將處理結束之資料寫入回外部記憶裝置。在這種處理中，因為RAM 2020被視為暫時保持外部記憶裝置的內容者，在本實施形態中將RAM 2020及外部記憶裝置等總稱為記憶體、記憶部、或記憶裝置等。本實施形態之各種程式、資料、表單、資料庫等各種資訊，係存放於這種記憶裝置上，而為資訊處理之對象。此外，CPU 2000，可將RAM 2020的一部分保持於快取記憶體中，而在快取記憶體上進行讀寫。即使在這種形態中，因為快取記憶體負責了RAM 2020機能的一部分，故在本實施形態中，除了區隔開來表示的情況之外，快取記憶體亦被包含於RAM 2020、記憶體、及/或記憶裝置中。
又，CPU 2000，對從RAM 2020讀出之資料進行各種處理後，再寫入回RAM2020，該等處理包含由程式的命令列所指定而於本實施形態中所記載之各種運算、資訊加工、條件判斷、資訊搜尋與置換等。例如，CPU 2000，進行條件判斷時，將本實施形態中所示之各種變數與其他變數或常數比較，判斷其是否滿足大於、小於、以上、以下、等於等之條件，當條件成立時(或者不成立時)，分歧至不同之命令列，或者呼叫副常式。
又，CPU 2000，可搜尋存放於記憶裝置內之檔案或資料庫等中之資訊。例如，當第二屬性的屬性值個別對應至第一屬性的屬性值之複數項目存放於記憶裝置中時，CPU 2000，可從存放於記憶裝置之複數項目中搜尋與第一屬性的屬性值所被指定之條件一致的項目，藉由讀出存放於該項目中之第二屬性的屬性值，而得到對應至滿足規定之條件之第一屬性的第二屬性的屬性值。
以上所示之程式或模組，亦可存放於外部記錄媒體。作為記錄媒體，在軟碟2090、CD-ROM 2095之外，可使用DVD或CD等光學記錄媒體、MO等磁光性記錄媒體、磁帶媒體、IC卡等半導體記憶體等。又，亦可將與專用通訊網路或網際網路連接之伺服器系統上所設置之硬碟或RAM等記憶裝置作為記錄媒體來使用，而經由網路提供程式至電腦1900。
以上，利用實施形態說明了本發明，但本發明的技術範圍並不限定於上述實施形態所記載之範圍內。熟悉本技術者將明白，可對上述實施形態施加各種變更或改良。由申請專利範圍之記載可知，該施加有各種變更或改良之形態亦可包含於本發明的技術範圍內。
應留意的是，對於申請專利範圍、說明書以及圖式中所示之裝置、系統、程式以及方法中之動作、流程、步驟以及階段等各處理之執行順序，只要未特別明示為「在前」、「先行」等，且只要未將前處理之輸出用於後處理中，則可按任意順序實現。關於申請專利範圍、說明書以及圖示中之動作流程，即使為方便起見而使用「首先」、「接著」等進行說明，但並非意味著必須按該順序實施。
10．．．試驗裝置
12．．．本體部
14．．．連接部
16．．．控制裝置
18．．．試驗模組
19．．．校正用連接部
21．．．第一端子群組
22．．．第二端子群組
23．．．第三端子群組
30．．．輸入出部
31．．．第一個別設定部
32．．．第二個別設定部
33．．．第三個別設定部
41．．．第一共通設定部
42．．．第二共通設定部
54．．．端子調整部
56．．．群組內調整部
58．．．群組間調整部
60．．．驅動器
62．．．比較器
64．．．圖案產生器
66．．．時序產生器
68．．．輸出側延遲電路
70．．．波形成形部
72．．．取得側延遲電路
74．．．取得部
76．．．判定部
91．．．第一內部群組
92．．．第二內部群組
93．．．校正用連接部
300．．．被試驗元件(DUT)
1900．．．電腦
2000．．．CPU
2010．．．ROM
2020．．．RAM
2030．．．通信介面
2040．．．硬碟機
2050．．．軟碟機
2060．．．CD-ROM驅動器
2070．．．輸入出晶片
2075．．．影像控制器
2080．．．顯示裝置
2082．．．主機控制器
2084．．．輸入出控制器
2090．．．軟碟
2095．．．CD-ROM
第1圖係一同表示本實施形態之試驗裝置10的硬體構成與被試驗元件300。
第2圖係表示本實施形態之試驗裝置10在校正時之機能構成。
第3圖係表示輸入出部30的構成之一例。
第4圖係表示輸出同一信號之兩個輸入出部30的構成之一例。
第5圖係表示本實施形態之試驗裝置10的校正處理流程。
第6圖係表示步驟S11之處理的信號流動。
第7圖係表示步驟S12之處理的信號流動。
第8圖係表示步驟S13之處理的信號流動。
第9圖係表示將第一組端子群組的延遲量的設定值平均設為0時，在端子群組內進行過基準相位調整之後，第一組至第四組端子群組的延遲量的設定值之一例。
第10圖係表示：在第9圖的內容之外，再加上以第四組端子群組的延遲量設定值作為基準之第一組端子群組的延遲量設定值之一例。
第11圖係表示步驟S12的其他處理之連接例。
第12圖係表示本實施形態之電腦1900的硬體構成之一例。
10．．．試驗裝置
16．．．控制裝置
19．．．校正用連接部
21．．．第一端子群組
22．．．第二端子群組
23．．．第三端子群組
30．．．輸入出部
31．．．第一個別設定部
32．．．第二個別設定部
33．．．第三個別設定部
41．．．第一共通設定部
42．．．第二共通設定部
54．．．端子調整部
56．．．群組內調整部
58．．．群組間調整部

Claims (11)

  1. 一種用以校正相關於被試驗元件的試驗之試驗裝置的信號之系統，該系統具備：第一端子群組和第二端子群組，其具有複數驅動器，該複數驅動器具有向前述被試驗元件輸出信號的機能；第一共通設定部，其共通地設定從前述第一端子群組中的一驅動器和前述第二端子群組中的一驅動器輸出之信號的延遲量；以及群組間調整部，其基於前述第一共通設定部在前述第一端子群組內調整基準相位時所設定之延遲量設定值、及前述第一共通設定部在前述第二端子群組內調整基準相位時所設定之延遲量設定值，來拉近從前述第一端子群組內的複數驅動器輸出之信號的基準相位與從前述第二端子群組內的複數驅動器輸出之信號的基準相位。
  2. 如申請專利範圍第1項所述之系統，其中：前述第一共通設定部，係設定延遲電路的延遲量，該延遲電路係延遲共通地供給至前述第一端子群組內的一驅動器和前述第二端子群組內的一驅動器之信號。
  3. 如申請專利範圍第2項所述之系統，其中更具備：複數第一個別設定部，其設定從前述第一端子群組內的一驅動器以外之各驅動器輸出之信號的延遲量； 複數第二個別設定部，其設定從前述第二端子群組內的一驅動器以外之各驅動器輸出之信號的延遲量；群組內調整部，其調整前述第一共通設定部和前述複數第一個別設定部中之各者所設定之延遲量，而互相拉近從前述第一端子群組內的複數驅動器中之各者所輸出之信號的基準相位，並且調整前述第一共通設定部和前述複數第二個別設定部中之各者所設定之延遲量，而互相拉近從前述第二端子群組內的複數驅動器中之各者所輸出之信號的基準相位。
  4. 如申請專利範圍第3項所述之系統，其中：前述群組間調整部，係將前述複數第二個別設定部所設定之各延遲量設定值偏移第一偏移量，該第一偏移量係對應：前述第一共通設定部在前述第一端子群組內調整基準相相位時所設定之延遲量設定值與前述第一共通設定部在前述第二端子群組內調整基準相位時所設定之延遲量設定值之差量值。
  5. 如申請專利範圍第4項所述之系統，其中：該試驗裝置具備複數前述第一共通設定部，且前述群組間調整部，係將相對於複數前述第一共通設定部中之各者的前述差量值的平均，設為前述第一偏移量。
  6. 如申請專利範圍第5項所述之系統，其中： 更具備第三端子群組，其具有向前述被試驗元件輸出信號之複數驅動器；第二共通設定部，其共通地設定從前述第二端子群組中的一驅動器和前述第三端子群組中的一驅動器輸出之信號的延遲量；以及複數第三個別設定部，其設定從前述第三端子群組內的一驅動器以外之各驅動器輸出之信號的延遲量；而且，前述群組內調整部，係調整前述第二共通設定部和前述複數第三個別設定部中之各者所設定之延遲量，而互相拉近從前述第三端子群組內的複數驅動器中之各者所輸出之信號的基準相位；前述群組間調整部，係將前述第一共通設定部和前述複數第二個別設定部所設定之各延遲量設定值偏移前述第一偏移量；並且，將前述複數第三個別設定部所設定之延遲量設定值偏移前述第一偏移量與第二偏移量相加而得的值，該第二偏移量係對應：前述第二共通設定部在前述第二端子群組內調整基準相位時所設定之延遲量設定值與前述第二共通設定部在前述第三端子群組內調整基準相位時所設定之延遲量設定值之差量值。
  7. 如申請專利範圍第6項所述之系統，其中：更具備複數端子群組，其具有向前述被試驗元件輸出信號之複數驅動器；以及 複數共通設定部，其對應於前述複數端子群組中之各者，共通地設定從對應端子群組內的一驅動器和對應端子群組之下一端子群組內的一驅動器輸出之信號的延遲量；而且，前述群組間調整部，對於從第一組端子群組至倒數第二組端子群組為止之各者，算出對應之共通設定部在調整基準相位時所設定之延遲量設定值與對應之前述共通設定部在下一端子群組內調整基準相位時所設定之延遲量設定值之差量值；並對於最後端子群組，算出對應之共通設定部在調整基準相位時所設定之延遲量設定值與對應之前述共通設定部在第一組端子群組內調整基準相位時所設定之延遲量設定值之差量值；再將從前述第一組端子群組至前述最後端子群組為止之各前述差量值的平均，作為巡迴誤差而算出；然後對於前述複數端子群組中之各者，將從該端子群組內的複數驅動器輸出之信號的延遲量設定值，偏移對應前述差量值之偏移量、及基於分散至該端子群組中之前述巡迴誤差成分的修正偏移量。
  8. 如申請專利範圍第1項所述之系統，其中：該試驗裝置，係並行試驗複數被試驗元件；且前述第一共通設定部，係對應用於供給同一信號至前述複數被試驗元件之複數驅動器而設置。
  9. 如申請專利範圍第3項所述之系統，其中：前述第一端子群組和前述第二端子群組，具有第一內部群組和第二內部群組，該等內部群組具有複數輸入出部，而該等輸入出部具有向前述被試驗元件的端子輸出信號的機能之驅動器和從前述端子輸入信號的機能之比較器；前述群組內調整部，係在前述第一內部群組的各前述輸入出部與前述第二內部群組的各前述輸入出部處於互相連接之狀態中，對互相連接著之各對前述第一內部群組的前述輸入出部和前述第二內部群組的前述輸入出部，算出基準相位的差量，並基於算出之基準相位的差量而拉近彼此的基準相位。
  10. 一種用以校正相關於被試驗元件的試驗之試驗裝置的信號之校正方法，其中前述試驗裝置係具備：第一端子群組和第二端子群組，其具有複數驅動器，該複數驅動器具有向前述被試驗元件輸出信號的機能；以及第一共通設定部，其共通地設定從前述第一端子群組中的一驅動器和前述第二端子群組中的一驅動器輸出之信號的延遲量；而且，該校正方法，係基於前述第一共通設定部在前述第一端子群組內調整基準相位時所設定之延遲量設定值、及前述第一共通設定部在前述第二端子群組內調整基 準相位時所設定之延遲量設定值，來拉近從前述第一端子群組內的複數驅動器輸出之信號的基準相位與從前述第二端子群組內的複數驅動器輸出之信號的基準相位。
  11. 一種使電腦發揮用以校正相關於被試驗元件的試驗之試驗裝置的信號的機能之電腦程式，其中前述試驗裝置係具備：第一端子群組和第二端子群組，其具有複數驅動器，該複數驅動器具有向前述被試驗元件輸出信號之複數驅動器的機能；以及第一共通設定部，其共通地設定從前述第一端子群組中的一驅動器和前述第二端子群組中的一驅動器輸出之信號的延遲量；而且，該電腦程式係使前述電腦作為群組間調整部而發揮機能；該群組間調整部，係基於前述第一共通設定部在前述第一端子群組內調整基準相位時所設定之延遲量設定值、及前述第一共通設定部在前述第二端子群組內調整基準相位時所設定之延遲量設定值，來拉近從前述第一端子群組內的複數驅動器輸出之信號的基準相位與從前述第二端子群組內的複數驅動器輸出之信號的基準相位。
TW099120479A 2009-06-29 2010-06-23 A system for correcting a signal of a test device relating to a test piece of the test element and a correction method of the signal, and a computer program for causing the computer to function to correct the signal TWI400463B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/002996 WO2011001463A1 (ja) 2009-06-29 2009-06-29 試験装置、校正方法およびプログラム

Publications (2)

Publication Number Publication Date
TW201109692A TW201109692A (en) 2011-03-16
TWI400463B true TWI400463B (zh) 2013-07-01

Family

ID=43410566

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099120479A TWI400463B (zh) 2009-06-29 2010-06-23 A system for correcting a signal of a test device relating to a test piece of the test element and a correction method of the signal, and a computer program for causing the computer to function to correct the signal

Country Status (6)

Country Link
US (1) US20120062256A1 (zh)
JP (1) JPWO2011001463A1 (zh)
KR (1) KR101315499B1 (zh)
CN (1) CN102460194A (zh)
TW (1) TWI400463B (zh)
WO (1) WO2011001463A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692538B2 (en) * 2011-06-09 2014-04-08 Teradyne, Inc. Test equipment calibration
WO2014031210A2 (en) 2012-06-19 2014-02-27 The Procter & Gamble Company Surfactant composition and method for decontamination
TWI519806B (zh) * 2014-10-31 2016-02-01 致茂電子股份有限公司 校正板及其時序校正方法
US20170125125A1 (en) * 2015-10-30 2017-05-04 Texas Instruments Incorporated Area-efficient parallel test data path for embedded memories
CN105679218A (zh) * 2016-01-21 2016-06-15 昆山龙腾光电有限公司 延时电路及测试治具
SG11201811687YA (en) * 2016-07-08 2019-01-30 Eaton Intelligent Power Ltd Electrical network inspection devices
CN112804015B (zh) * 2019-10-28 2022-04-01 大唐移动通信设备有限公司 一种通道相位校准方法、设备、装置及存储介质
JP2022189388A (ja) * 2021-06-11 2022-12-22 株式会社アドバンテスト 試験装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007024524A (ja) * 2005-07-12 2007-02-01 Advantest Corp 試験装置、制御方法、および制御プログラム
TW200730852A (en) * 2005-12-19 2007-08-16 Advantest Corp Testing device, adjusting device, adjusting method and adjusting program
US20070250743A1 (en) * 2005-12-19 2007-10-25 Advantest Corporation Test apparatus, adjustment apparatus, adjustment method and adjustment program
TW200809235A (en) * 2006-07-12 2008-02-16 Advantest Corp Test apparatus, adjustment method, and adjustment program
JP2008122251A (ja) * 2006-11-13 2008-05-29 Advantest Corp 試験装置、調整用ボードおよび調整方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2688941B2 (ja) * 1988-08-29 1997-12-10 株式会社アドバンテスト 位相補正装置
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
US6417682B1 (en) * 1998-05-19 2002-07-09 Advantest Corporation Semiconductor device testing apparatus and its calibration method
US7210074B2 (en) * 2005-06-23 2007-04-24 Agilent Technologies, Inc Built-in waveform edge deskew using digital-locked loops and coincidence detectors in an automated test equipment system
WO2009069209A1 (ja) * 2007-11-29 2009-06-04 Advantest Corporation ショート配線治具、スキュー測定方法、スキュー調整方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007024524A (ja) * 2005-07-12 2007-02-01 Advantest Corp 試験装置、制御方法、および制御プログラム
TW200730852A (en) * 2005-12-19 2007-08-16 Advantest Corp Testing device, adjusting device, adjusting method and adjusting program
US20070250743A1 (en) * 2005-12-19 2007-10-25 Advantest Corporation Test apparatus, adjustment apparatus, adjustment method and adjustment program
TW200809235A (en) * 2006-07-12 2008-02-16 Advantest Corp Test apparatus, adjustment method, and adjustment program
JP2008122251A (ja) * 2006-11-13 2008-05-29 Advantest Corp 試験装置、調整用ボードおよび調整方法

Also Published As

Publication number Publication date
CN102460194A (zh) 2012-05-16
WO2011001463A1 (ja) 2011-01-06
US20120062256A1 (en) 2012-03-15
KR20110132412A (ko) 2011-12-07
TW201109692A (en) 2011-03-16
JPWO2011001463A1 (ja) 2012-12-10
KR101315499B1 (ko) 2013-10-07

Similar Documents

Publication Publication Date Title
TWI400463B (zh) A system for correcting a signal of a test device relating to a test piece of the test element and a correction method of the signal, and a computer program for causing the computer to function to correct the signal
US7550988B2 (en) Test device with test parameter adaptation
US7373574B2 (en) Semiconductor testing apparatus and method of testing semiconductor
US6996032B2 (en) BIST circuit for measuring path delay in an IC
JP3212583B2 (ja) デルタタイムによるイベント型テストシステム
US7532994B2 (en) Test apparatus, test method, electronic device manufacturing method, test simulator and test simulation method
JP4948421B2 (ja) 試験装置、調整装置、調整方法、および、調整プログラム
US9858382B2 (en) Computer program product for timing analysis of integrated circuit
JP2003028928A (ja) 半導体装置およびそのテスト方式
US7987062B2 (en) Delay circuit, test apparatus, storage medium semiconductor chip, initializing circuit and initializing method
JP2009503434A (ja) 標準化テスト計測器シャーシ内の回路カード同期
WO2010058441A1 (ja) 試験装置、試験方法、および、プログラム
US20090265597A1 (en) Signal output device, signal detection device, tester, electron device, and program
JP2011089857A (ja) 試験装置、調整方法、キャリブレーション用ボード、調整装置およびプログラム
EP1653239B1 (en) Test apparatus with waveform formatter
US20220083719A1 (en) Logic simulation verification system, logic simulation verification method, and program
US20070024291A1 (en) Programmable pin electronics driver
US6789239B2 (en) Program conversion system
JPH102937A (ja) Ｉｃ試験装置
TWI833602B (zh) 測試裝置以及測試方法
JPWO2010109847A1 (ja) 試験装置、キャリブレーション方法、および、プログラム
US7092827B2 (en) Edge placement accuracy of signals generated by test equipment
US20240118339A1 (en) System, method for circuit validation, and system and method for facilitating circuit validation
WO2010095167A1 (ja) 試験装置、校正方法およびプログラム
JP2002350502A (ja) 半導体試験装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees