CN108281381B - 一种半导体互连结构的制备方法 - Google Patents

一种半导体互连结构的制备方法 Download PDF

Info

Publication number
CN108281381B
CN108281381B CN201810166516.1A CN201810166516A CN108281381B CN 108281381 B CN108281381 B CN 108281381B CN 201810166516 A CN201810166516 A CN 201810166516A CN 108281381 B CN108281381 B CN 108281381B
Authority
CN
China
Prior art keywords
layer
etching
hard mask
dielectric layer
metal hard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810166516.1A
Other languages
English (en)
Other versions
CN108281381A (zh
Inventor
赵红英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinyi Xiyi High Tech Material Industry Technology Research Institute Co Ltd
Original Assignee
Xinyi Xiyi High Tech Material Industry Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinyi Xiyi High Tech Material Industry Technology Research Institute Co Ltd filed Critical Xinyi Xiyi High Tech Material Industry Technology Research Institute Co Ltd
Priority to CN201810166516.1A priority Critical patent/CN108281381B/zh
Publication of CN108281381A publication Critical patent/CN108281381A/zh
Application granted granted Critical
Publication of CN108281381B publication Critical patent/CN108281381B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体互连结构的制备方法，该制备方法包括以下步骤：提供具有互连线的下方介质层；在下方介质层上依次形成富含氮的蚀刻终止检测层、层间介质层、低K缓冲层、金属硬掩模层；在金属硬掩模层层上形成具有开口图案的光刻胶层，以光刻胶的开口图案为掩模，对下方的金属硬掩模层进行第一刻蚀；在金属硬掩模层中形成开口之后，对下方的层结构进行第二刻蚀，第二刻蚀采用第二源功率的氧等离子体刻蚀，并且其中的第二源功率大于第一源功率；当刻蚀到富含氮的蚀刻终止检测层时，采用氮等离子体进行第三刻蚀，并在刻蚀过程中通入氢气还原气体；在暴露出下方的互连线之后，持续通入氢气，最终获得层间介质层中的开口结构。

Description

一种半导体互连结构的制备方法
技术领域
本发明涉及半导体互连结构的制备方法，特别是涉及一种具有低K或超低K层间介质层的互连结构制备方法。
背景技术
半导体集成电路技术的飞速发展不断对互连技术发展提出新的要求。目前，在半导体制造的后段工艺中，为了连接各个部件构成的集成电路，通常使用具有相对高导电率的金属材料，但随着半导体器件的尺寸不断收缩，互连结构变得越来越窄，从而导致互连电阻越来越高。铜借助于其优异的导电性，铜互连技术已广泛应用于90nm和65nm的技术节点的工艺中。
在现有形成铜布线或铜互连的过程中，通过刻蚀绝缘介质层形成沟槽或通孔，然后在沟槽或者通孔中填充铜导电材料。然而由于金属连线之间的空间逐渐缩小，因此，用于隔离金属连线之间的绝缘介质层也变得越来越薄，这样会导致金属连线之间可能会发生不利的相互作用或串扰。现已研究发现，降低用于隔离金属连线层的绝缘介质层的介电常数(K)，可以有效降低这种串扰，同时，降低层间介质层材料的K值还可以有效降低互连的电阻电容延迟效应(RC delay)。
然而，低K或超低K绝缘介质材料的使用对于半导体制造工艺提出来新的要求，一方面，为了获得低K材料或超低K材料，降低材料的K值，通常使用的材料为多孔材料，然而多孔材料的机械强度偏低，这就导致在刻蚀通孔或沟槽过程中，绝缘介质层容易受到破坏，另一方面，多孔的绝缘介质层容易受到外界材料的渗入，而造成污染，降低材料的可靠性。
同时，在形成互连结构的通孔或者沟槽结构时，需要多次用到光刻技术和刻蚀步骤，在光刻步骤和刻蚀步骤中，在刻蚀之后均需要去除掩模层，在现有技术中去除掩模层时，采用干法或者湿法刻蚀的步骤，这样虽然可以较精准的去除后续不需要的掩模结构，但不可避免的对下方的层间介质层造成损伤或污染，这样就会造成层间介质层的介电常数发生漂移，从而导致层间介质层的电容值发生变化；并且在层间介质层形成的通孔或沟槽下方对应有其他的互连线结构，在刻蚀时，容易对下方的互连线结构造成损伤，这些都会对半导体器件的稳定性和可靠性造成很大的影响。
鉴于上述问题，需要提供一种具有低K或者超低K的层间介质层的互连结构的制备方法，一方面要减少工艺步骤并减少对层间介质层的损害，同时还要防止对下方的互连线结构的损伤。
发明内容
本发明内容部分中引入一系列简化形式的概念，这将在具体实施部分进行详细的说明。
本发明解决的技术问题是提供一种具有低K或者超低K的层间介质层的互连结构的制备方法，防止在制备过程中对层间介质层的损害，并防止对下方的互连线结构造成损伤，并且减少制备工艺，减少成本，提高半导体器件的稳定性和可靠性。
为解决上述问题，本发明提供了一种半导体结构的制备方法，其包括有如下步骤：步骤S1：提供具有互连线的下方介质层；步骤S2：在所述下方介质层上形成富含氮的蚀刻终止检测层；步骤S3：在所述富含氮的蚀刻终止检测层上依次形成低K或超低K层间介质层、低K缓冲层、金属硬掩模层；步骤S4：在所述金属硬掩模层层上形成具有开口图案的光刻胶层，其中所述开口图案对准下方的所述互连线结构；步骤S5：以所述光刻胶的所述开口图案为掩模，对下方的所述金属硬掩模层进行第一刻蚀，所述第一刻蚀步骤采用第一源功率的氧等离子体刻蚀；步骤S6：在所述金属硬掩模层中形成开口之后，以所述开口为窗口对下方的所述低K缓冲层以及所述低K或者超低K的层间介质层进行第二刻蚀，所述第二刻蚀采用第二源功率的氧等离子体刻蚀，并且其中的所述第二源功率大于所述第一源功率；步骤S7：通过检测，当刻蚀到所述富含氮的蚀刻终止检测层时，采用氮等离子体进行第三刻蚀，并在刻蚀过程中通入氢气还原气体；步骤S8：在暴露出下方的所述互连线之后，持续通入氢气，最终获得层间介质层中的开口结构；
进一步的，所述光刻胶的厚度为250-300nm，所述金属硬掩模层的厚度为15-20nm，所述层间介质层的厚度为200-300nm；
进一步的，其中所述第一刻蚀步骤中，所述光刻胶与所述金属硬掩模层的刻蚀速率比为15:1-20:1；
进一步的，其中所述第二刻蚀步骤中，所述金属硬掩模层与所述层间介质层的刻蚀速率比为1:10-1:20；
进一步的，所述第二源功率是所述第一源功率的2-4倍；
进一步的，其中的所述氧等离子体刻蚀采用的是二氧化碳等离子体刻蚀，其中的所述氮等离子体刻蚀采用的是氨等离子体刻蚀；
进一步的，其中的所述持续通入氢气的时间为1-10min；
进一步的，其中的在形成所述的开口结构之后，还包括在开口内形成粘附层、阻挡层和铜金属层的步骤；
进一步的，其中的所述的下方介质层的所述互连线为铜互连线。
本发明还提供了采用上述方法形成的半导体结构。
与现有技术相比，本发明具有以下的有益的技术效果：
1、在对金属硬掩模层开口的第一刻蚀步骤中，通过控制金属硬掩模层的厚度与光刻胶的厚度比值，以及选用的金属硬掩模与光刻胶刻蚀速率的比值，在形成金属硬掩模开口的过程中去除光刻胶，而无需额外的光刻胶剥离步骤；
2、在以具有开口的金属硬掩模为掩模结构对低K或者超低K介质层进行的第二刻蚀步骤中，通过控制金属硬掩模层的厚度与层间介质层的厚度比值，以及选用的金属硬掩模与层间介质层的刻蚀速率的比值，在形成层间介质层的开口的过程中去除金属硬掩模结构，而无需额外的去除金属硬掩模的步骤；
3、选用第一刻蚀的源功率值小于第二刻蚀的源功率值，可以防止在以光刻胶开口为掩模进行刻蚀的过程中，高功率的刻蚀步骤导致的光刻胶开口边缘在离子轰击作用下会发生变形，而影响后续的开口形貌，同时，在第二刻蚀步骤中，金属硬掩模的材质比光刻胶要硬，高功率的刻蚀不会对开口的形貌造成变形，并且高功率的刻蚀步骤会缩短刻蚀时间；
4、为了防止互连线表面的氧化，并且将可能形成在互连线表面的氧化层进行还原，在互连线层露出前的刻蚀采用氮等离子体的第三刻蚀，而不是氧等离子体刻蚀，并且通入氢气进行还原，在露出互连线之后，持续通入氢气，即使在前序步骤中互连线表面具有氧化层(通常为氧化铜)，通入的氢气将其还原为铜，以提高稳定性和可靠性。
综上，该方法不仅可以减少制备工序，并且可以提高半导体器件的稳定性和可靠性。
附图说明
图1是本发明实施例中的半导体互连结构制备的流程示意图；
图2至图8均是本发明实施例中半导体互连结构的制备方法的剖面示意图。
具体实施方式
在下文的描述中，结合附图和实施例对本发明提出的半导体互连结构的制备方法做进一步的详细的说明，通过具体的细节以便提供对本发明更为彻底的理解。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、清晰的辅助说明本发明实施例的目的。在实施例中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
请参考附图1所示的本发明的制备流程示意图，该制备方法包括有以下工艺步骤：
步骤S1：提供具有互连线的下方介质层；
步骤S2：在所述下方介质层上形成富含氮的蚀刻终止检测层；
步骤S3：在所述富含氮的蚀刻终止检测层上依次形成低K或超低K层间介质层、低K缓冲层、金属硬掩模层；
步骤S4：在所述金属硬掩模层上形成具有开口图案的光刻胶层；
步骤S5：以所述光刻胶的所述开口图案为掩模，对下方的所述金属硬掩模层进行第一刻蚀，所述第一刻蚀步骤采用第一源功率的氧等离子体刻蚀；
步骤S6：在所述金属硬掩模层中形成开口之后，以所述开口为窗口对下方的所述低K缓冲层以及所述低K或者超低K的层间介质层进行第二刻蚀，所述第二刻蚀采用第二源功率的氧等离子体刻蚀，并且其中的所述第二源功率大于所述第一源功率；
步骤S7：通过检测，当刻蚀到所述富含氮的蚀刻终止检测层时，采用氮等离子体进行第三刻蚀，并在刻蚀过程中通入氢气还原气体；
步骤S8：在暴露出下方的所述互连线之后，持续通入氢气，最终获得层间介质层中的开口结构。
具体的形成工艺步骤，请参照附图2-8所示，其为本发明的半导体互连结构的制备方法的剖面示意图。
首先，如图2所示，提供具有互连线2的下方介质层1，在下方介质层1下方还可以包括有基板结构，基板结构可以为本领域中常见的半导体基板，如硅基板或者SOI基板结构，下方介质层1可以为氧化硅、氮氧化硅、黑钻石或甲基硅酸盐化合物等绝缘材料形成，下方介质层内的互连线2可以为铜互连线，互连线2的形成方式为本领域中常见的形成方式，在此不再赘述。
然后如图3所示，在所述下方介质层1上形成富含氮的蚀刻终止检测层3，蚀刻终止检测层3覆盖在下方介质层1上，并且覆盖互连线2。其中的富含氮的蚀刻终止检测层的材质为含氮的氧化硅，其中的富含氮的蚀刻终止检测层的形成工艺可以采用化学气相沉积沉积工艺，在沉积过程中通入氮气或氨气，以提高氧化硅中的氮含量，以区别于后续形成的物质中(如后续形成的层间介质层)的氮含量，以便于后续在刻蚀步骤中便于检测。
接着如图4所示，在富含氮的蚀刻终止检测层3上依次形成低K或超低K层间介质层4、低K缓冲层5、金属硬掩模层6。其中的低K或者超低K层间介质层的材料可以为介电常数值(K值)为2.2-2.9的硅基高分子材料，如HSQ、MSQ等，还可以为多孔的SiLK，形成低K或超低K的层间介质层的方法可以为旋涂工艺，形成的层间介质层的厚度为200-300nm。在形成层间介质层4之后，在层间介质层4上形成低K缓冲层5，低K缓冲层的材料可以为多孔的二氧化硅，其与下方的层间介质层具有良好的接触性能，并且与上方的金属硬掩模层也具有良好的接触性能，其形成在金属硬掩模层和层间介质层之间，可以起到缓冲过渡的作用。在低K缓冲层5上形成有金属硬掩模层6，金属硬掩模层6的厚度为15-20nm，其中的低K缓冲层和金属硬掩模层均可以采用CVD或者PVD的方法形成，金属硬掩模可以采用TaN、TiN或Ti等材质。
接着如图5所示，在金属硬掩模层6上涂覆光刻胶层，经过曝光显影工艺，形成具有开口图案的光刻胶层7，其中所述开口图案对准下方的互连线结构，具有开口图案的光刻胶层7的厚度可以为250-300nm。
接着以光刻胶层7为掩模，对下方的金属硬掩模层6进行第一刻蚀，如图6所示，第一刻蚀采用第一源功率的氧等离子体刻蚀，其中的氧等离子体刻蚀为二氧化碳等离子体刻蚀，在采用等离子体刻蚀步骤中，对光刻胶层以及下方的暴露出的金属硬掩模层均进行刻蚀，其中金属硬掩模层与光刻胶层在氧等离子体刻蚀时，刻蚀速率之比为1:15-1:20，在形成金属硬掩模层中的开口时，也就将剩余的光刻胶层一并去除，无需额外的去除光刻胶的步骤，在此步骤中，即使剩余有部分厚度的光刻胶层也会在后续的氧等离子体刻蚀步骤中去除，或光刻胶层在刻蚀步骤中消耗完而金属硬掩模的开口还没有最终形成，在后续的刻蚀中形成开口时去除部分厚度的金属硬掩模对最终形成的互连结构的开口也不会产生影响。
接着如图7所示，在层间介质层中形成开口的步骤，在所述金属硬质掩模层中形成开口之后，以所述开口为窗口对下方的所述低K缓冲层以及所述低K或者超低K的层间介质层进行第二刻蚀，所述第二刻蚀采用第二源功率的氧等离子体刻蚀，并且其中的所述第二源功率大于所述第一源功率。在采用第一源功率的第一刻蚀时，由于光刻胶层整体的机械强度不是很大，因此，不能采用过大的源功率对光刻胶层进行轰击，功率过大时会造成光刻胶边缘的变形，对形成的开口形貌有影响，而在第二刻蚀步骤时，以开口的金属硬掩模为掩模结构，金属硬掩模的机械强度要比光刻胶层的机械强度大很多，并且为了加快刻蚀的速率，选用的第二源功率要比第一源功率大，可以选用第二源功率是第一源功率的2-4倍。同时，在第二刻蚀步骤中，金属硬掩模层与所述层间介质层的刻蚀速率比约为1:10-1:20，在刻蚀介质层的过程中会刻蚀掉金属硬掩模，无需额外的金属硬掩模的去除工序，在第二刻蚀过程中，低K缓冲层可以在刻蚀过程中被去除或在后续形成的开口中仍保留有，由于其为低K材料，对层间介质层的最终的介电常数没有影响，在后续步骤中也无需额外的去除步骤，图7中示出的情况为低K缓冲层被去除的情形。
接着如图8所示，在刻蚀层间介质层形成开口之后，通过检测，当刻蚀到所述富含氮的蚀刻终止检测层时，采用氮等离子体进行第三刻蚀，并在刻蚀过程中通入氢气还原气体，由于蚀刻终止检测层3为富含氮的材料，在刻蚀的排除气中检测到大量的含氮物质(金属硬掩模层和层间介质层都是不含氮的物质，即使有氮也是很少量的)也就是刻蚀到蚀刻终止检测层，氮等离子体刻蚀采用的是氨等离子体刻蚀。在刻蚀过程中通入氢气，主要是防止暴露出互连线之后，刻蚀腔室内残余的氧会对铜互连线氧化，并且在暴露出下方的所述互连线之后，持续通入氢气，最终获得层间介质层中的开口结构，持续通入氢气的时间为1-10min，持续通入氢气主要是将在在前序步骤中不可避免的将铜互连线表面上氧化的氧化层进行还原，以减小铜互连线的电阻。在形成所述的开口结构之后，还包括在开口内形成粘附层、阻挡层和铜金属层的步骤(图中未示出)，以形成互连结构。
综上，该方法形成的半导体互连结构不仅可以减少制备工序，无需额外的去除光刻胶以及金属硬掩模的步骤，并且可以防止金属互连线表面的氧化，提高半导体器件的稳定性和可靠性。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外，本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以作出更多的变形和修改，这些变形和修改均落在本发明所要保护的范围内。本发明的保护范围由所属的权利要求书及其等效范围所界定。

Claims (5)

1.一种半导体互联结构的制备方法，其特征在于，包括以下步骤：
步骤S1：提供具有互连线的下方介质层；
步骤S2：在所述下方介质层上形成富含氮的蚀刻终止检测层；
步骤S3：在所述富含氮的蚀刻终止检测层上依次形成低K或超低K层间介质层、低K缓冲层、金属硬掩模层；
步骤S4：在所述金属硬掩模层上形成具有开口图案的光刻胶层，其中所述开口图案对准下方的所述互连线结构；其中所述光刻胶的厚度为250-300nm，所述金属硬掩模层厚度为15-20nm，所述层间介质层的厚度为200-300nm；
步骤S5：以所述光刻胶的所述开口图案为掩模，对下方的所述金属硬掩模层进行第一刻蚀，所述第一刻蚀步骤采用第一源功率的氧等离子体刻蚀，其中，在形成金属硬掩模层中的开口的同时，剩余的光刻胶层也一并去除，其中所述第一刻蚀步骤中，所述光刻胶与所述金属硬掩模层的刻蚀速率比为15:1-20:1；
步骤S6：在所述金属硬质掩模层中形成开口之后，以所述开口为窗口对下方的所述低K缓冲层以及所述低K或者超低K的层间介质层进行第二刻蚀，所述第二刻蚀采用第二源功率的氧等离子体刻蚀，所述第二源功率是所述第一源功率的2-4倍其中所述第二刻蚀步骤中，所述金属硬掩模层与所述层间介质层的刻蚀速率比为1:10-1:20；
步骤S7：通过检测，当刻蚀到所述富含氮的蚀刻终止检测层时，采用氮等离子体进行第三刻蚀，并在刻蚀过程中通入氢气还原气体；
步骤S8：在暴露出下方的所述互连线之后，持续通入氢气，最终获得层间介质层中的开口结构。
2.如权利要求1所述的制备方法，其特征在于，其中的所述氧等离子体刻蚀采用的是二氧化碳等离子体刻蚀，其中的所述氮等离子体刻蚀采用的是氨等离子体刻蚀。
3.如权利要求1所述的制备方法，其特征在于，其中的所述持续通入氢气的时间为1-10min。
4.如权利要求1所述的制备方法，其特征在于，其中的在形成所述的开口结构之后，还包括在开口内形成粘附层、阻挡层和铜金属层的步骤。
5.如权利要求1所述的制备方法，其特征在于，其中的所述的下方介质层的所述互连线为铜互连线。
CN201810166516.1A 2018-02-28 2018-02-28 一种半导体互连结构的制备方法 Active CN108281381B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810166516.1A CN108281381B (zh) 2018-02-28 2018-02-28 一种半导体互连结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810166516.1A CN108281381B (zh) 2018-02-28 2018-02-28 一种半导体互连结构的制备方法

Publications (2)

Publication Number Publication Date
CN108281381A CN108281381A (zh) 2018-07-13
CN108281381B true CN108281381B (zh) 2020-09-11

Family

ID=62808977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810166516.1A Active CN108281381B (zh) 2018-02-28 2018-02-28 一种半导体互连结构的制备方法

Country Status (1)

Country Link
CN (1) CN108281381B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505831A (zh) * 2001-03-20 2004-06-16 Ӧ�ò��Ϲ�˾ 蚀刻有机抗反射涂层(arc)的方法
CN102800568A (zh) * 2012-09-11 2012-11-28 上海华力微电子有限公司 提高mom电容密度的方法
CN103515222A (zh) * 2012-06-25 2014-01-15 中芯国际集成电路制造(上海)有限公司 顶层金属层沟槽的刻蚀方法
CN105514023A (zh) * 2014-09-22 2016-04-20 上海和辉光电有限公司 一种接触孔界面处理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505831A (zh) * 2001-03-20 2004-06-16 Ӧ�ò��Ϲ�˾ 蚀刻有机抗反射涂层(arc)的方法
CN103515222A (zh) * 2012-06-25 2014-01-15 中芯国际集成电路制造(上海)有限公司 顶层金属层沟槽的刻蚀方法
CN102800568A (zh) * 2012-09-11 2012-11-28 上海华力微电子有限公司 提高mom电容密度的方法
CN105514023A (zh) * 2014-09-22 2016-04-20 上海和辉光电有限公司 一种接触孔界面处理方法

Also Published As

Publication number Publication date
CN108281381A (zh) 2018-07-13

Similar Documents

Publication Publication Date Title
US6583067B2 (en) Method of avoiding dielectric layer deterioration with a low dielectric constant
US7781335B2 (en) Method for fabricating semiconductor device
US6417098B1 (en) Enhanced surface modification of low K carbon-doped oxide
US6605536B2 (en) Treatment of low-k dielectric films to enable patterning of deep submicron features
KR20030027453A (ko) 비아 콘택 식각 후의 감광막 제거 및 건식 세정 방법
US20050239286A1 (en) Two-step stripping method for removing via photoresist during the fabrication of partial-via dual damascene features
US6790772B2 (en) Dual damascene processing method using silicon rich oxide layer thereof and its structure
US6413438B1 (en) Method of forming via hole by dry etching
US6984875B2 (en) Semiconductor device with improved reliability and manufacturing method of the same
US20050101125A1 (en) Damage-free resist removal process for ultra-low-k processing
US8445376B2 (en) Post-etching treatment process for copper interconnecting wires
KR20030058853A (ko) 반도체 소자의 플러그 형성 방법
US6524944B1 (en) Low k ILD process by removable ILD
CN108281381B (zh) 一种半导体互连结构的制备方法
US7172965B2 (en) Method for manufacturing semiconductor device
CN108389797B (zh) 一种金属互连结构的制备方法
US7192877B2 (en) Low-K dielectric etch process for dual-damascene structures
CN108376676B (zh) 一种具有多孔介质层的金属互连结构
JP2004006708A (ja) 半導体装置の製造方法
JP2004207604A (ja) 半導体装置およびその製造方法
CN108376671B (zh) 一种具有多孔介质层的半导体结构的制备方法
US6875688B1 (en) Method for reactive ion etch processing of a dual damascene structure
US20080090402A1 (en) Densifying surface of porous dielectric layer using gas cluster ion beam
JP2004363447A (ja) 半導体装置およびその製造方法
US7439177B2 (en) Method of manufacturing semiconductor device for improving contact hole filling characteristics while reducing parasitic capacitance of inter-metal dielectric

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200819

Address after: 101-102, building C, 10 Huangshan Road, BEIGOU Town, Xinyi City, Xuzhou City, Jiangsu Province

Applicant after: Xinyi Xiyi high tech Material Industry Technology Research Institute Co.,Ltd.

Address before: 528000 Guangdong Province, Foshan city Chancheng District Henan River Dang Village Industrial Avenue on the north side of Foshan City Building Materials City Hongyi floor two block C No. E6-8

Applicant before: FOSHAN BAOYUEMEI TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant