KR100900227B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100900227B1
KR100900227B1 KR1020060123516A KR20060123516A KR100900227B1 KR 100900227 B1 KR100900227 B1 KR 100900227B1 KR 1020060123516 A KR1020060123516 A KR 1020060123516A KR 20060123516 A KR20060123516 A KR 20060123516A KR 100900227 B1 KR100900227 B1 KR 100900227B1
Authority
KR
South Korea
Prior art keywords
film
forming
cleaning
metal wiring
semiconductor device
Prior art date
Application number
KR1020060123516A
Other languages
English (en)
Other versions
KR20080051807A (ko
Inventor
최용수
김규현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060123516A priority Critical patent/KR100900227B1/ko
Publication of KR20080051807A publication Critical patent/KR20080051807A/ko
Application granted granted Critical
Publication of KR100900227B1 publication Critical patent/KR100900227B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 금속배선 형성방법은, 하부구조물을 덮도록 형성된 반도체 기판 상의 절연막을 식각하여 트렌치를 형성하는 단계; 상기 트렌치를 포함한 절연막 상에 베리어막을 형성하는 단계; 상기 베리어막 상에 상기 트렌치가 매립되도록 AlCu막의 개재하에 Al막을 형성하는 단계; 상기 Al막을 상기 절연막이 노출될 때까지 CMP(Chemical Mechanical Polishing)하는 단계; 및 상기 Al막이 CMP된 기판 결과물을 상기 Al막에 대한 부식방지제가 첨가된 식각액을 사용하여 클리닝하는 단계;를 포함한다.

Description

반도체 소자의 금속배선 형성방법{METHOD FOR FORMING METAL INTERCONNECTION LAYER OF SEMICONDUCTOR DEVICE}
도 1은 Al막을 이용한 금속배선의 형성시 부식이 발생한 모습을 보여주는 사진.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도.
도 3은 본 발명의 실시예에 따른 Al막 금속배선의 형성시 부식이 발생되지 않은 모습을 보여주는 반도체 소자의 사진.
*도면의 주요 부분에 대한 부호의 설명*
200 : 반도체 기판 202 : 제1절연막
204 : 식각정지용 질화막 206 : 제2절연막
T : 트렌치 208 : 베리어막
210 : AlCu막 212 : Al막
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 상세하게 는, 플래쉬 메모리 소자에서의 금속배선의 저항 및 소자 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.
주지된 바와 같이, 플래쉬 메모리(flash memory) 소자는 프로그래밍 및 소거(erase) 특성을 구비한 이피롬(EPROM)과, 전기적으로 프로그래밍 및 소거 특성을 확보하는 이이피롬(EEPROM)의 장점을 살려 제조된 소자이다.
일반적으로, 플래쉬 메모리 소자에는 소자와 소자 간, 또는, 배선과 배선 간을 전기적으로 연결하기 위해 금속배선이 형성되며, 상기 금속배선은 W막으로 형성되어져 왔다. 그러나, 60㎚급 이하의 플래시 소자의 제조시 상기 W막으로 금속배선을 형성하는 경우에는, 소자의 동작에 충분한 바(Bar) 저항을 확보하기 어렵다.
이에, RIE(Reactive Ion Etch) 공정을 이용해서 Al막으로 금속배선을 형성하는 방법이 제안된 바 있다.
하지만, 상기 RIE 공정을 이용해서 금속배선을 형성하는 경우에는, 균일한 식각면을 형성하기 어렵고 하부 계면에서 Al막의 손실이 발생하기 때문에, 금속배선의 CD(Critical Demension) 값이 낮을수록 이를 구현하기 어렵다.
또한, 상기 RIE 공정을 이용하는 방법은, 금속배선간 간섭 현상을 고려했을 때, 상기 금속배선간 절연막으로서 유전상수 값이 낮은 물질이 사용되어야 하고, 대략 1:3 이상의 종횡비를 극복해야 하며, 금속배선의 EM(Electro Migration) 특성이나 저항값 측면에서 열악하다는 한계를 갖는다.
한편, 다마신(Damascene) 공정을 이용해서 Cu막이나 Al막으로 금속배선을 형성하는 방법이 제안된 바 있다. 상기 다마신 공정은 절연막을 식각하여 트렌치를 형성한 다음, 도전성 물질로 트렌치를 매립하여 금속배선을 형성하는 기술이다.
이때, 상기 Cu막으로 금속배선을 형성하는 경우에는, 금속배선의 EM 특성이개선되며 후속 CMP(Chemical Mechanical Polishing) 공정에서의 안정성을 확보할 수 있다는 장점이 있다.
그러나, 상기 Cu는 Si, 또는, SiO2 내에서의 빠른 확산 속도로 인하여 Cu를 적용하기 위한 독립적인 작업 공간과 장비가 필요하다는 단점이 있다.
또한, Cu막은 Al막에 비해 치밀한 막을 형성하기 어려우며, 후속 CMP 공정을 수행한 후에 표면의 패시베이션막(Passivation Layer)의 안정성을 확보하기 어렵다는 단점이 있다. 게다가, Cu막은 SiO2막과의 접착력이 약하기 때문에 막 내에 쉽게 균열(Delamination)이 발생된다.
그리고, 상기 Al막으로 금속배선을 형성하는 경우에는, 상기 Cu막에 비해 치밀한 막을 형성할 수 있으며, Al막 표면에 안정된 패시베이션막을 형성할 수 있다는 장점이 있다. 또한, 상기 Al은 SiO2막과의 접착력이 우수하고, Cu가 가지고 있는 Si, SiO2 내로의 확산 문제가 없기 때문에 금속배선용 물질로서 사용하기에 유리하다.
그러나, 다마신 공정을 이용하여 Al막으로 금속배선을 형성하는 경우에는, 금속배선의 EM 특성이 저하되며, Cu막에 비해 전기적으로 불안정하여 쉽게 부식(Corrosion)이 발생된다.
도 1은 Al막을 이용한 금속배선의 형성시 부식이 발생한 모습을 보여주는 사 진이다.
도시된 바와 같이, Al막으로 금속배선을 형성한 경우에는, Ti/TiN막으로 이루어진 베리어막과의 계면에서 갈바니(Galvanic) 부식이 쉽게 발생하며, 이 때문에, 금속배선의 바 저항이 증가되고 반도체 소자의 신뢰성이 저하된다.
상기 갈바니 부식은 서로 다른 종류의 금속이 접촉하여 어느 하나의 금속의 산화를 촉진시켜 발생하는 부식으로서, 상기 Al막의 전자가 상기 베리어막인 Ti/TiN막으로 이동함으로써 상기 Al막이 산화되는 것이다.
일반적으로, Al막이 대기 중에 노출되면 상기 Al막의 표면에 패시베이션막으로서 비정질 산화막이 형성되지만, 상기 Al막 주변에 (SO4)2- 이온이나 Cl- 이온과 같은 음이온들이 존재할 경우, 상기 Al막 표면의 비정질 산화막과 반응하여 수용성 염을 형성하게 된다.
또한, 상기 Al막 주변에 Cl- 이온이 존재할 경우, 상기 Cl- 이온이 비정질 산화막과 Al3 + 이온의 표면으로 이동하므로, 상기 Al막 표면에 피트(Pit)가 형성된다.
따라서, 상기 Al막의 부식 반응의 첫 단계는, Cl- 이온에 의한 비정질 산화막의 어택(Attack)으로 판단되며, 이로 인해 형성된 Al막 표면의 수용성 염이 제거되어 Al막 표면이 노출되게 되면, 이하의 반응(반응식1, 2)에 따라 Al막 표면이 양극성 용해되어 Al3 + 이온으로 녹아 피트가 형성된다.
이하에서는, (반응식1)과 (반응식2)를 참조하여 상기 Al막의 부식을, 보다 자세하게, 설명하도록 한다.
(반응식1)
Al → Al3 + + 3e-
Al3 + + H2O → Al(OH)2+ + H+
Al(OH)2+ + H2O → Al(OH)2 + + H+
Al(OH)2 + + H2O → Al(OH)3 + + H+
xAl3 + + yH2O → Alx(OH)y 3x-y + yH+
(반응식2)
2H2O + 2e- → 2OH- + H2
O2 + H2O + 2e- → 4OH-
(반응식1)은 양극 반응을 나타내며, 상기 반응에 따라 Al막 표면이 양극성 용해되어 Al3 + 이온으로 녹아 피트가 형성된다.
(반응식2)는 음극 반응을 나타내며, Al막에 포함된 Cu나 베리어막으로서 증착된 Ti/TiN의 표면에서는 음극 반응이 일어나 O의 환원이나 H2O의 수소이온화 반응 이 일어난다.
H2O 용매 내에서의 Al3 + 이온의 화학반응은 매우 복잡하며, 상기 Al3 + 이온이 H2O와 반응하여 가수분해 종을 형성하는 상호반응에 의해 지배된다.
이때, 상기 Al의 용해도와 형성된 산화물의 용해도는 용액의 pH에 의존하며, 따라서, 용액의 pH가 산성에서 염기성으로 변화함에 따라 용액 내의 Al 농도가 급격하게 변화하여 산성 조건 하에서는 Al3 + 이온이, 염기성 조건 하에서는 Al(OH)4 이온이 안정적이다.
또한, 상기 다마신 공정시 CVD(Chemical Vapor Deposition) 공정을 통해 Al막을 증착하는 경우에는, 상기 CVD 공정시 Cu가 포함되어 있지 않은 Al의 증착이 이루어지기 때문에 이러한 부식 문제가 더욱 심화된다.
전술한 Al막의 부식 문제는, Al막 매립한 다음 수행되는 후속 클리닝을 암모니아나 불산계통의 식각액을 사용하여 수행함으로써 어느 정도 해소할 수 있으나, 이 경우, Al막 표면에 식각액이 침투하거나, 순수(Deionized Water : DIW)에 의한 현상이 유발된다.
따라서, 본 발명은 다마신(Damascene) 공정을 이용하여 Al막을 매립하는 금속배선의 형성방법에 있어서, 부식 없이 Al막을 매립할 수 있는 반도체 소자의 금속배선 형성방법을 제공한다.
또한, 본 발명은 부식 없이 Al막을 매립함으로써, 금속배선의 저항 및 반도체 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 형성방법을 제공한다.
일 실시예에 있어서, 반도체 소자의 금속배선 형성방법은, 하부구조물을 덮도록 형성된 반도체 기판 상의 절연막을 식각하여 트렌치를 형성하는 단계; 상기 트렌치를 포함한 절연막 상에 베리어막을 형성하는 단계; 상기 베리어막 상에 상기 트렌치가 매립되도록 AlCu막의 개재하에 Al막을 형성하는 단계; 상기 Al막을 상기 절연막이 노출될 때까지 CMP(Chemical Mechanical Polishing)하는 단계; 및 상기 Al막이 CMP된 기판 결과물을 상기 Al막에 대한 부식방지제가 첨가된 식각액을 사용하여 클리닝하는 단계;를 포함한다.
상기 AlCu막의 개재하에 Al막을 형성하는 단계는, 상기 트렌치를 매립하도록 CVD(Chemical Vapor Deposition) 방식을 통해 Al막을 증착함과 아울러 상기 Al막의 증착 중, Cu 소오스를 첨가하면서 수행한다.
상기 AlCu막의 개재하에 Al막을 형성하는 단계는, 상기 트렌치를 포함한 기판 전면 상에 PVD(Physical Vapor Deposition) 방식을 통해 Cu막을 형성하는 단계; 상기 Cu막 상에 트렌치를 매립하도록 CVD 방식을 통해 Al막을 형성하는 단계; 및 상기 Al막이 증착된 기판 결과물을 열처리하여 상기 Cu막과 Al막의 계면에 AlCu막을 형성하는 단계;를 포함한다.
상기 AlCu막의 개재하에 Al막을 형성하는 단계는, 상기 베리어막 상에 AlCu 막을 형성하는 단계; 상기 AlCu막 상에 트렌치를 매립하도록 CVD 방식을 통해 제1Al막을 형성하는 단계; 및 상기 제1Al막 상에 PVD 방식을 통해 제2Al막을 형성하는 단계;를 포함한다.
상기 제2Al막은 0.3∼1.0%의 Cu를 함유한 벌크(Bulk) Al막으로 형성한다.
상기 CMP는 콜로이달 실리카 연마제, 또는, 알루미나 연마제를 포함하는 슬러리를 사용하여 수행한다.
상기 CMP는 산화제가 첨가된 슬러리를 사용하여 수행한다.
상기 산화제가 첨가된 슬러리는 H2O2, Fe(NO3)3 및 H5IO6 중 어느 하나가 1∼5% 첨가된 슬러리이다.
상기 CMP는 pH가 4∼6인 슬러리를 사용하여 수행한다.
상기 클리닝은 순수(Deionized Water : DIW)와 0.1∼10vol%의 H2SO4 및 0.2∼25vol%의 H2O2의 혼합액에 50∼500ppm의 HF가 첨가된 용액을 사용하여 수행한다.
상기 클리닝은 pH가 8∼10인 식각액을 사용하여 수행한다.
상기 클리닝은 브러쉬(Brush) 클리닝 방식으로 수행한다.
상기 CMP된 기판 결과물을 클리닝하는 단계 후, 상기 클리닝시 사용된 식각액을 제거하기 위해 순수를 사용하여 클리닝함과 아울러 기판 결과물에 대해 초음파를 가해주는 단계;를 더 포함한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명 하도록 한다.
본 발명은, 다마신(Damascene) 공정을 이용하여 Al막을 매립하는 금속배선의 형성방법에 있어서, AlCu막의 개재하에 Al막을 형성하며, 산화제가 첨가된 슬러리를 사용하여 상기 Al막을 CMP한 후, 상기 Al막이 CMP된 기판 결과물을 상기 Al막에 대한 부식방지제가 첨가된 식각액을 사용하여 클리닝한다.
이렇게 하면, 상기 AlCu막의 개재하에 Al막을 형성함으로써 베리어막과 Al막의 이종 결합으로 인해 유발되는 갈바니 부식을 억제할 수 있으며, 이를 통해, 상기 Al막으로 이루어진 금속배선의 저항을 개선할 수 있다.
또한, 상기 CMP시 산화제가 첨가된 슬러리를 사용하고 상기 클리닝시 부식방지제가 첨가된 식각액을 사용함으로써, 상기 Al막에 발생하는 부식을 최소화할 수 있으며, 그 결과, 상기 Al막으로 이루어진 금속배선의 저항을 개선할 수 있다.
따라서, 본 발명은 상기 금속배선의 저항을 개선함으로써 반도체 소자의 신뢰성을 향상시킬 수 있다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도이다.
도 2a를 참조하면, 소정의 하부구조물(도시안됨)이 형성된 반도체 기판(200) 상에 상기 하부구조물을 덮도록 산화막 재질의 제1절연막(202)을 형성한 후. 상기 제1절연막(202) 상에 식각정지용 질화막(204)과 제2절연막(206)을 차례로 형성한다.
이때, 상기 제2절연막(206)은 SiO2 계열의 막, 또는, 유전상수 값이 낮은 막으로 TEOS(Tetra Ethyl Ortho Silicate), HDP(High Density Plasma), USG(Undoped Silcate Glass), 스핀-온(Spin-On) 및 CVD(Chemical Vapor Deposition) 방식 중 어느 하나의 방식을 통해 1000∼2500Å의 두께로 형성한다.
그 다음, 상기 제2절연막(206)과 식각정지용 질화막(204) 및 제1절연막(202)을 식각하여 금속배선용 트렌치(T)를 형성한다. 여기서, 상기 트렌치(T)를 형성하기 위한 식각 공정은 상기 식각정지용 질화막(204)를 이용하여 2단계로 수행하며, 상기 트렌치(T)는 1500∼3000Å의 깊이로 형성한다.
도 2b를 참조하면, 상기 트렌치(T)를 포함한 기판(200) 전면 상에 베리어막(208)을 형성한다. 상기 베리어막(208)은 CVD, 또는, PVD(Physical Vapor Deposition) 방식으로 Ti/TiN, Ti/TiN/Ti, Ta/TaN, Ta/TaN/Ta, Ti/TiSiN 및 Ti/TiSiN/Ti 등의 막으로 형성하며, 단차피복성(Step Coverage)을 고려하여 측방향으로 최종 두께가 80Å가 넘지 않도록 형성한다.
도 2c를 참조하면, 상기 베리어막(208) 상에 상기 트렌치(T)가 매립되도록 AlCu막(210)의 개재하에 Al막(212)을 증착한다. 상기 Al막(212)은 상기 트렌치(T)를 매립하도록 CVD 방식을 통해 증착하며, 상기 Al막(212)의 증착시 Cu 소오스를 첨가한다. 이렇게 하면, 상기 Al막(212)과 Cu 소오스가 반응하여 AlCu막(210)이 형성되므로, 상기 AlCu막(210)의 개재하에 Al막(212)이 형성된다.
또한, 상기 AlCu막(210)의 개재하에 Al막(212)을 형성하기 위한 다른 방법으 로서, 상기 트렌치(T)를 포함한 기판(200) 전면 상에 PVD 방식을 통해 50Å 정도의 두께로 Cu막(도시안됨)을 형성한 후, 상기 Cu막 상에 트렌치(T)를 매립하도록 CVD 방식을 통해 Al막(212)을 증착한 다음, 상기 Al막(212)이 증착된 기판(200) 결과물을 열처리하는 방법이 있다.
이 방법의 경우, 상기 열처리 후에 상기 Cu막과 Al막(212)의 계면에 AlCu막(210)이 형성되므로, 상기 AlCu막(210)의 개재하에 Al막(212)이 형성된다.
계속해서, 상기 AlCu막(210)의 개재하에 CVD 방식을 통해 Al막(212)을 증착한 후에, 패턴이 큰 지역이나 트렌치(T) 상부에 PVD 방식을 통해 추가로 Al막(212)을 증착한다. 이때, 추가로 증착되는 Al막(212)은 0.3∼1.0%의 Cu를 함유한 벌크(Bulk) Al막이다.
여기서, 본 발명은 상기 AlCu막(210)의 개재하에 Al막(212)을 증착함으로써, 상기 Al막(212)과 베리어막(208)과의 계면에서 갈바니(Galvanic) 부식이 발생하는 것을 억제할 수 있으며, 또한, 상기 Al막(212)으로 이루어진 금속배선의 EM(Electro Migration) 특성을 향상시킬 수 있다.
즉, 양극 성향이 강하기 때문에 베리어막(208)과의 계면에서 갈바니 부식을 유발하는 Al막(212)의 증착시, 음극 성향이 강한 Cu를 사용하여 AlCu막(210)을 형성함으로써 상기 Al막(212)과 베리어막(208)과의 계면에서 발생하는 갈바니 부식을 억제할 수 있다.
도 2d를 참조하면, 상기 Al막(210)을 제2절연막(206)이 노출될 때까지 산화제가 첨가된 슬러리를 사용하여 CMP(Chemical Mechanical Polishing)한다.
상기 CMP는 pH가 4∼6인 약산성의 슬러리를 사용하여 수행함으로써 상기 Al막(212)의 표면이 산화되도록 수행하며, 상기 Al막(212)의 산화를 위해 산화제로서 H2O2, Fe(NO3)3 및 H5IO6 중 어느 하나를 1∼5% 정도 첨가하여 수행한다. 또한, 상기 CMP는 콜로이달 실리카 연마제, 또는, 알루미나(Al2O3) 연마제를 포함하는 슬러리를 사용하여 수행함으로써, 상기 산화된 Al막을 제거한다.
도 2e를 참조하면, 상기 Al막(212)이 CMP된 기판(200) 결과물을 상기 Al막(212)에 대한 부식방지제가 첨가된 식각액을 사용하여 클리닝하여 본 발명의 실시예에 따른 금속배선을 완성한다.
상기 클리닝은 상기 Al막(212)이 부식되지 않도록 수행해야 하는데, 종래에 쓰이던 NH4OH나 HF 계열의 식각액은 Al막(212)의 부식을 유발하기 때문에 사용할 수 없다. 따라서, 본 발명의 클리닝은 순수(Deionized Water : DIW)에 소량의 H2SO4 용액 및 H2O2 용액, 예컨데, 0.1∼10vol% 정도의 H2SO4 및 0.2∼25vol% 정도의 H2O2 용액을 혼합된 희석액에 극미량, 바람직하게는, 50∼500ppm 정도의 HF가 첨가하여 pH가 8∼10인 용액을 식각액으로 사용하여 수행한다.
여기서, 상기 식각액에 첨가된 H2SO4 용액은 CMP 과정에서 유입되는 유기물 성분을 제거하는 역할을 하지만, 그 첨가량이 많을 경우 Al막(212)의 어택(Attack)을 유발하므로 상기 Al막(212) 표면의 산화막을 형성하기 위해 순수에 소량의 H2O2 용액을 함께 첨가한 것이다.
또한, 상기 CMP시 잔류되는 Al2O3 연마제 입자들을 제거하고, 상기 H2O2 용액H2O2 용액과 함께 산화막 계열의 잔류 파티클을 용해시키기 위해 HF 용액을 첨가한다. 이때, 상기 HF 용액으로 인한 Al막(212)의 어택을 방지하기 위해 극미량의 HF 용액을 첨가한다.
그리고, 순수에는 소량의 H2SO4 용액과 H2O2 용액 및 HF 용액이 첨가되므로, 잔류물과 파티클 제거 효과를 증진시키기 위해 상기 식각액을 이용한 화학적 클리닝과 동시에 브러쉬(Brush) 방식을 이용한 기계적 클리닝 공정을 함께 수행하여 상기 Al막(212)의 어택 없이 잔류물과 파티클을 보다 효과적으로 제거한다.
이어서, 상기 클리닝 후에 상기 클리닝시 사용된 식각액을 제거하기 위해, 상기 클리닝이 수행된 기판(200) 결과물에 대해 순수를 이용한 추가 클리닝을 수행함이 바람직하다.
이때, 상기 추가 클리닝은 상기 순수에 의한 금속배선의 부식을 방지하기 위해 순수와의 접촉시간을 최소한으로 유지해야 한다. 또한, 상기 추가 클리닝시 기판(200) 결과물로부터 파티클 제거 효율을 증대시키기 위해 초음파를 가해준다.
도 3은 본 발명의 실시예에 따른 Al막 금속배선의 형성시 부식이 발생되지 않은 모습을 보여주는 반도체 소자의 사진이다.
도시된 바와 같이, 본 발명은 CMP시 사용되는 슬러리와 클리닝시 사용되는 식각액의 제어를 통해 상기 Al막의 부식 없이 금속배선을 형성할 수 있으며, 이를 통해, 금속배선의 저항 및 반도체 소자의 신뢰성을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 다마신 공정을 이용한 Al막 금속배선의 형성시 상기 Al막의 부식을 방지함으로써, 상기 금속배선의 저항 및 반도체 소자의 신뢰성을 향상시킬 수 있다.

Claims (13)

  1. 하부구조물을 덮도록 형성된 반도체 기판 상의 절연막을 식각하여 트렌치를 형성하는 단계;
    상기 트렌치를 포함한 절연막 상에 베리어막을 형성하는 단계;
    상기 베리어막 상에 상기 트렌치가 매립되도록 AlCu막의 개재하에 Al막을 형성하는 단계;
    상기 Al막을 상기 절연막이 노출될 때까지 CMP(Chemical Mechanical Polishing)하는 단계; 및
    상기 Al막이 CMP된 기판 결과물을 상기 Al막에 대한 부식방지제가 첨가된 식각액을 사용하여 클리닝하는 단계;를 포함하며,
    상기 클리닝은 순수와 H2SO4 및 H2O2의 혼합액에 HF가 첨가된 용액을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 AlCu막의 개재하에 Al막을 형성하는 단계는,
    상기 트렌치를 매립하도록 CVD(Chemical Vapor Deposition) 방식을 통해 Al막을 증착함과 아울러 상기 Al막의 증착 중, Cu 소오스를 첨가하면서 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 AlCu막의 개재하에 Al막을 형성하는 단계는,
    상기 트렌치를 포함한 기판 전면 상에 PVD(Physical Vapor Deposition) 방식을 통해 Cu막을 형성하는 단계;
    상기 Cu막 상에 트렌치를 매립하도록 CVD 방식을 통해 Al막을 형성하는 단계; 및
    상기 Al막이 형성된 기판 결과물을 열처리하여 상기 Cu막과 Al막의 계면에 AlCu막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제 1 항에 있어서,
    상기 AlCu막의 개재하에 Al막을 형성하는 단계는,
    상기 베리어막 상에 AlCu막을 형성하는 단계;
    상기 AlCu막 상에 트렌치를 매립하도록 CVD 방식을 통해 제1Al막을 형성하는 단계; 및
    상기 제1Al막 상에 PVD 방식을 통해 제2Al막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제 4 항에 있어서,
    상기 제2Al막은 0.3∼1.0%의 Cu를 함유한 벌크(Bulk) Al막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  6. 제 1 항에 있어서,
    상기 CMP는 콜로이달 실리카 연마제, 또는, 알루미나 연마제를 포함하는 슬러리를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  7. 제 1 항에 있어서,
    상기 CMP는 산화제가 첨가된 슬러리를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  8. 제 7 항에 있어서,
    상기 산화제가 첨가된 슬러리는 H2O2, Fe(NO3)3 및 H5IO6 중 어느 하나가 1∼5% 첨가된 슬러리인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  9. 제 1 항에 있어서,
    상기 CMP는 pH가 4∼6인 슬러리를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  10. 제 1 항에 있어서,
    상기 클리닝은 순수(Deionized Water : DIW)와 0.1∼10vol%의 H2SO4 및 0.2 ∼25vol%의 H2O2의 혼합액에 50∼500ppm의 HF가 첨가된 용액을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  11. 제 1 항에 있어서,
    상기 클리닝은 pH가 8∼10인 식각액을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  12. 제 1 항에 있어서,
    상기 클리닝은 브러쉬(Brush) 클리닝 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  13. 제 1 항에 있어서,
    상기 CMP된 기판 결과물을 클리닝하는 단계 후,
    상기 클리닝시 사용된 식각액을 제거하기 위해 순수를 사용하여 클리닝함과 아울러 기판 결과물에 대해 초음파를 가해주는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020060123516A 2006-12-07 2006-12-07 반도체 소자의 금속배선 형성방법 KR100900227B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060123516A KR100900227B1 (ko) 2006-12-07 2006-12-07 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060123516A KR100900227B1 (ko) 2006-12-07 2006-12-07 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20080051807A KR20080051807A (ko) 2008-06-11
KR100900227B1 true KR100900227B1 (ko) 2009-05-29

Family

ID=39806739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060123516A KR100900227B1 (ko) 2006-12-07 2006-12-07 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100900227B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004712A (ko) * 1999-06-29 2001-01-15 김영환 반도체 소자의 금속 배선 형성방법
KR20050009623A (ko) * 2003-07-18 2005-01-25 매그나칩 반도체 유한회사 반도체 소자의 구리배선 형성 방법
KR100783989B1 (ko) * 2006-06-29 2007-12-07 주식회사 하이닉스반도체 반도체 소자의 배선 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004712A (ko) * 1999-06-29 2001-01-15 김영환 반도체 소자의 금속 배선 형성방법
KR20050009623A (ko) * 2003-07-18 2005-01-25 매그나칩 반도체 유한회사 반도체 소자의 구리배선 형성 방법
KR100783989B1 (ko) * 2006-06-29 2007-12-07 주식회사 하이닉스반도체 반도체 소자의 배선 형성방법

Also Published As

Publication number Publication date
KR20080051807A (ko) 2008-06-11

Similar Documents

Publication Publication Date Title
US7605082B1 (en) Capping before barrier-removal IC fabrication method
US7104267B2 (en) Planarized copper cleaning for reduced defects
US7338908B1 (en) Method for fabrication of semiconductor interconnect structure with reduced capacitance, leakage current, and improved breakdown voltage
US6635562B2 (en) Methods and solutions for cleaning polished aluminum-containing layers
JP2001156029A (ja) 少ない欠陥のための後ＣｕＣＭＰ
US8120113B2 (en) Metal line in semiconductor device
KR101132303B1 (ko) 반도체 소자의 구리배선 형성방법
US7452815B2 (en) Methods of forming integrated circuit devices having polished tungsten metal layers therein
US6207569B1 (en) Prevention of Cu dendrite formation and growth
KR100900227B1 (ko) 반도체 소자의 금속배선 형성방법
JP4864949B2 (ja) 半導体装置の製造方法及び半導体製造装置
US20060175297A1 (en) Metallization method for a semiconductor device and post-CMP cleaning solution for the same
US6333263B1 (en) Method of reducing stress corrosion induced voiding of patterned metal layers
US6177349B1 (en) Preventing Cu dendrite formation and growth
US6319833B1 (en) Chemically preventing copper dendrite formation and growth by spraying
US6197690B1 (en) Chemically preventing Cu dendrite formation and growth by double sided scrubbing
KR100783989B1 (ko) 반도체 소자의 배선 형성방법
US6251776B1 (en) Plasma treatment to reduce stress corrosion induced voiding of patterned metal layers
US6596637B1 (en) Chemically preventing Cu dendrite formation and growth by immersion
JP2006080559A (ja) 半導体装置の製造方法、半導体製造装置及び半導体装置
KR100966385B1 (ko) 반도체 소자의 제조 방법
JP2003124311A (ja) 半導体装置の製造方法および半導体装置
KR20000046075A (ko) 반도체 소자의 구리 금속 배선 형성 방법
JP2004363516A (ja) 埋め込み配線の形成方法
KR100874432B1 (ko) 웨이퍼 세정방법 및 이를 이용한 반도체 소자의 금속배선형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee