KR101132303B1 - 반도체 소자의 구리배선 형성방법 - Google Patents
반도체 소자의 구리배선 형성방법 Download PDFInfo
- Publication number
- KR101132303B1 KR101132303B1 KR1020090012418A KR20090012418A KR101132303B1 KR 101132303 B1 KR101132303 B1 KR 101132303B1 KR 1020090012418 A KR1020090012418 A KR 1020090012418A KR 20090012418 A KR20090012418 A KR 20090012418A KR 101132303 B1 KR101132303 B1 KR 101132303B1
- Authority
- KR
- South Korea
- Prior art keywords
- chemical
- cleaning
- film
- copper
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 191
- 239000010949 copper Substances 0.000 title claims abstract description 139
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 129
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 129
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 239000000126 substance Substances 0.000 claims abstract description 150
- 238000004140 cleaning Methods 0.000 claims abstract description 118
- 230000008569 process Effects 0.000 claims abstract description 109
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 claims abstract description 105
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 claims abstract description 42
- 229960005070 ascorbic acid Drugs 0.000 claims abstract description 21
- 235000010323 ascorbic acid Nutrition 0.000 claims abstract description 21
- 239000011668 ascorbic acid Substances 0.000 claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims description 35
- 125000005210 alkyl ammonium group Chemical group 0.000 claims description 31
- 230000004888 barrier function Effects 0.000 claims description 31
- 238000004506 ultrasonic cleaning Methods 0.000 claims description 31
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 25
- HZAXFHJVJLSVMW-UHFFFAOYSA-N 2-Aminoethan-1-ol Chemical compound NCCO HZAXFHJVJLSVMW-UHFFFAOYSA-N 0.000 claims description 22
- 239000010410 layer Substances 0.000 claims description 18
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Substances [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 13
- 238000001035 drying Methods 0.000 claims description 12
- 238000009832 plasma treatment Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- WOWHHFRSBJGXCM-UHFFFAOYSA-M cetyltrimethylammonium chloride Chemical compound [Cl-].CCCCCCCCCCCCCCCC[N+](C)(C)C WOWHHFRSBJGXCM-UHFFFAOYSA-M 0.000 claims description 6
- CPELXLSAUQHCOX-UHFFFAOYSA-M Bromide Chemical compound [Br-] CPELXLSAUQHCOX-UHFFFAOYSA-M 0.000 claims description 5
- JGFDZZLUDWMUQH-UHFFFAOYSA-N Didecyldimethylammonium Chemical compound CCCCCCCCCC[N+](C)(C)CCCCCCCCCC JGFDZZLUDWMUQH-UHFFFAOYSA-N 0.000 claims description 5
- 229910019142 PO4 Inorganic materials 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 229940078672 didecyldimethylammonium Drugs 0.000 claims description 5
- FFGSPQDSOUPWGY-UHFFFAOYSA-M dodecyl-ethyl-dimethylazanium;bromide Chemical compound [Br-].CCCCCCCCCCCC[N+](C)(C)CC FFGSPQDSOUPWGY-UHFFFAOYSA-M 0.000 claims description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 claims description 5
- 239000010452 phosphate Substances 0.000 claims description 5
- 239000008367 deionised water Substances 0.000 claims description 4
- 229910021641 deionized water Inorganic materials 0.000 claims description 4
- HADKRTWCOYPCPH-UHFFFAOYSA-M trimethylphenylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C1=CC=CC=C1 HADKRTWCOYPCPH-UHFFFAOYSA-M 0.000 claims 4
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonia chloride Chemical compound [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 claims 2
- MPNXSZJPSVBLHP-UHFFFAOYSA-N 2-chloro-n-phenylpyridine-3-carboxamide Chemical compound ClC1=NC=CC=C1C(=O)NC1=CC=CC=C1 MPNXSZJPSVBLHP-UHFFFAOYSA-N 0.000 claims 1
- 235000019270 ammonium chloride Nutrition 0.000 claims 1
- 125000000913 palmityl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 claims 1
- 150000002500 ions Chemical class 0.000 abstract description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 24
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 16
- 229910001431 copper ion Inorganic materials 0.000 description 16
- 238000005498 polishing Methods 0.000 description 9
- 229960004592 isopropanol Drugs 0.000 description 8
- 230000005012 migration Effects 0.000 description 8
- 238000013508 migration Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000003750 conditioning effect Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000006731 degradation reaction Methods 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000011066 ex-situ storage Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 구리막에 대한 CMP 공정을 진행한 후에 시간 지연(Time Delay)에 따른 구리(Cu) 이온의 이동을 방지할 수 있는 반도체 소자의 구리배선 형성방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 구리배선 형성방법은, CMP 공정이 수행된 구리막에 대해 포스트 세정 공정을 수행하는 단계를 포함하는 반도체 소자의 구리배선 형성방법에 있어서, 상기 포스트 세정 공정은, 시트르산(citric acid) 계열 케미컬을 이용한 1차 케미컬 세정을 수행하는 단계; 및 상기 1차 케미컬 세정이 수행된 구리막에 대해 아스코르브산(Ascorbic acid) 계열 케미컬을 이용한 2차 케미컬 세정을 수행하는 단계;를 포함하는 것을 특징으로 한다.
Description
본 발명은 반도체 소자의 구리배선 형성방법에 관한 것으로, 보다 상세하게는, 구리막에 대한 CMP 공정을 진행한 후에 시간지연(Time Delay)에 따른 구리(Cu) 이온의 이동을 방지할 수 있는 반도체 소자의 구리배선 형성방법에 관한 것이다.
반도체 소자의 디자인 룰(Design Rule)이 감소함에 따라 회로의 다층 배선화가 되고 있다. 그런데, 반도체 소자의 디자인 룰이 130㎚ 이하가 되면서 트랜지스터의 피처 사이즈(feature size)가 작아짐에 따라 소자 동작이 디자인 룰의 감소만큼 개선되어야 함에도 불구하고 금속배선간의 간격이 좁아짐으로써 금속배선간에 유발되는 기생 캐패시턴스가 증가하여, 오히려, 소자 동작이 저하되는 현상이 발생되고 있다.
그러므로, 이러한 문제를 해결하기 위해, 최근 들어서는 금속배선 물질로서 알루미늄(Al) 대신에 구리(Cu)를 이용하고 있다. 상기 구리는 알루미늄은 물론 텅스텐 보다도 전기 전도도가 월등히 우수하고, 저항이 작아서, 고집적 및 고속동작 소자에서 RC 신호 지연 문제를 해결할 수 있다.
한편, 상기 구리는 그 식각이 용이하지 않다. 이 때문에, 구리배선을 형성하기 위해서 다마신(Damascene) 공정이 이용된다. 상기 다마신 공정은 싱글 다마신 공정 또는 듀얼 다마신 공정을 포함하며, 상기 듀얼 다마신 공정의 경우, 구리배선을 형성함과 동시에 하부 층과의 전기적 접속을 위한 콘택플러그를 동시에 형성할 수 있으므로, 상기 싱글 다마신 공정에 비해 공정사의 잇점을 갖는다.
여기서, 상기 구리를 포함한 금속배선의 경우, EM(Electro Migration) 특성, SM(Stress Migration) 특성, TDDB(Time Dependent Dielectric Breakdown) 특성과 같은 신뢰성(Reliability) 특성이 중요하며, 특히, 상기 TDDB 특성의 경우, 배선 물질로서 알루미늄과 텅스텐과 같은 기존의 금속을 적용하는 경우에는 문제가 심각하지 않았지만, 구리를 적용하는 경우에는 구리 이온의 확산이 활발하여 중요한 문제로 작용하고 있다. 예컨대, 구리막에 대한 CMP 공정을 진행한 후, 시간 지연(Time Delay)에 따른 구리 이온 이동(Cu ion migration)이 인접하는 구리배선들간 브릿지 유발, 누설 전류 특성 저하 및 TDDB 페일을 일으키는 중대한 요인으로 작용하고 있다.
본 발명은 구리막에 대한 CMP 공정을 진행한 후에 시간 지연(Time Delay)에 따른 구리(Cu) 이온 이동을 방지할 수 있는 반도체 소자의 구리배선 형성방법을 제공한다.
또한, 본 발명은 구리 이온 이동을 방지함으로써 인접하는 구리배선들간 브릿지 유발, 누설 전류 특성 저하 및 TDDB 페일 발생을 방지할 수 있는 반도체 소자의 구리배선 형성방법을 제공한다.
게다가, 본 발명은 신뢰성을 향상시킬 수 있는 반도체 소자의 구리배선 형성방법을 제공한다.
일 실시예에서, 본 발명에 따른 반도체 소자의 구리배선 형성방법은, CMP 공정이 수행된 구리막에 대해 포스트 세정 공정을 수행하는 단계를 포함하는 반도체 소자의 구리배선 형성방법에 있어서, 상기 포스트 세정 공정은, 시트르산(citric acid) 계열 케미컬을 이용한 1차 케미컬 세정을 수행하는 단계; 및 상기 1차 케미컬 세정이 수행된 구리막에 대해 아스코르브산(Ascorbic acid) 계열 케미컬을 이용한 2차 케미컬 세정을 수행하는 단계;를 포함하는 것을 특징으로 한다.
상기 포스트 세정 공정은, 상기 1차 케미컬 세정을 수행하는 단계 전, 초음파 세정을 수행하는 단계를 더 포함한다.
상기 초음파 세정은, 순수를 사용하면서 초음파 파워를 5～1000W로 하여 수 행한다.
상기 시트르산 계열 케미컬은 6.7～12.7의 pH 값 및 -0.4～0.4V의 전기화학적 포텐셜(Electrochemical potential) 값을 갖도록 한다.
상기 2차 케미컬 세정은 아스코르브산 계열 케미컬에 순수, 에탄올아민 및 TMAH를 더 첨가하여 수행한다.
상기 아스코르브산 계열 케미컬은 케미컬 전체에서 1～10wt%의 양으로 혼합하며, 상기 순수는 케미컬 전체에서 70～90wt%의 양으로 혼합하고, 상기 에탄올아민은 케미컬 전체에서 1～10wt%의 양으로 혼합하며, 상기 TMAH는 케미컬 전체에서 1～15wt%의 양으로 혼합한다.
상기 포스트 세정 공정은, 상기 2차 케미컬 세정을 수행하는 단계 후, IPA 건조를 수행하는 단계를 더 포함한다.
또한, 일 실시예에서, 본 발명에 따른 반도체 소자의 구리배선 형성방법은, 반도체 기판의 상부에 배선 형성 영역을 갖는 층간절연막을 형성하는 단계; 상기 배선 형성 영역을 매립하도록 구리막을 증착하는 단계; 상기 층간절연막이 노출될 때까지 구리막을 CMP 공정으로 제거하는 단계; 및 상기 CMP 공정이 수행된 구리막에 대하여, 시트르산(citric acid) 계열 케미컬을 이용한 1차 케미컬 세정 및 아스코르브산 계열 케미컬을 이용한 2차 케미컬 세정을 포함하는 포스트 세정 공정을 수행하는 단계;를 포함한다.
상기 본 발명의 일 실시예에 따른 반도체 소자의 구리배선 형성방법은, 상기 층간절연막을 형성하는 단계 후, 상기 구리막을 증착하는 단계 전, 상기 배선 형성 영역의 표면 및 층간절연막 상에 베리어막을 형성하는 단계를 더 포함한다.
상기 베리어막은 Ti, TiN, Ta, TaN 및 Ru 중 적어도 어느 하나를 포함하며, 100～500Å 두께를 갖는다.
상기 포스트 세정 공정은, 상기 1차 케미컬 세정을 수행하는 단계 전, 초음파 세정을 수행하는 단계를 더 포함한다.
상기 초음파 세정은, 순수를 사용하면서 초음파 파워를 5～1000W로 하여 수행한다.
상기 시트르산 계열 케미컬은 6.7～12.7의 pH 값 및 -0.4～0.4V의 전기화학적 포텐셜 값을 갖도록 한다.
상기 2차 케미컬 세정은 아스코르브산 계열 케미컬에 순수, 에탄올아민 및 TMAH를 더 첨가하여 수행한다.
상기 아스코르브산 계열 케미컬은 케미컬 전체에서 1～10wt%의 양으로 혼합하며, 상기 순수는 케미컬 전체에서 70～90wt%의 양으로 혼합하고, 상기 에탄올아민은 케미컬 전체에서 1～10wt%의 양으로 혼합하며, 상기 TMAH는 케미컬 전체에서 1～15wt%의 양으로 혼합한다.
상기 포스트 세정 공정은, 상기 2차 케미컬 세정을 수행하는 단계 후, IPA 건조를 수행하는 단계를 더 포함한다.
상기 본 발명의 일 실시예에 따른 반도체 소자의 구리배선 형성방법은, 상기 포스트 세정 공정을 수행하는 단계 후, 상기 구리막의 표면을 플라즈마 처리하는 단계를 더 포함한다.
상기 플라즈마 처리는 H2, N2 및 NH3 중 어느 하나로 수행한다.
상기 본 발명의 일 실시예에 따른 반도체 소자의 구리배선 형성방법은, 상기 플라즈마 처리하는 단계 후, 상기 구리막 상에 확산방지막을 형성하는 단계를 더 포함한다.
상기 확산방지막은 Si3N4막, SiOC막, SiC막 및 SiCN막 중 어느 하나를 포함한다.
다른 실시예에서, 본 발명에 따른 반도체 소자의 구리배선 형성방법은, 층간절연막의 배선 형성 영역을 매립하도록 증착된 구리막에 대해 상기 층간절연막이 노출되도록 CMP 공정을 수행하고, 상기 CMP 공정이 수행된 구리막에 대해 포스트 세정 공정을 수행하는 단계를 포함하는 반도체 소자의 구리배선 형성방법에 있어서, 상기 포스트 세정 공정은, 4급 알킬 암모늄염을 이용한 케미컬 세정을 포함하는 것을 특징으로 한다.
상기 포스트 세정 공정은, 상기 4급 알킬 암모늄염을 이용한 케미컬 세정 전, 초음파 세정 단계를 더 포함한다.
상기 초음파 세정 단계는 순수를 사용하면서 초음파 파워를 5～1000W로 하여 수행한다.
상기 포스트 세정 공정은, 상기 4급 알킬 암모늄염을 이용한 케미컬 세정 전, 초음파 세정 단계; 및 시트르산 계열 케미컬을 이용한 케미컬 세정 단계;를 더 포함한다.
상기 초음파 세정 단계는 순수를 사용하면서 초음파 파워를 5～1000W로 하여 수행한다.
상기 시트르산 계열 케미컬은 6.7～12.7의 pH 값 및 -0.4～0.4V의 전기화학적 포텐셜 값을 갖도록 한다.
상기 4급 알킬 암모늄염은 폴리쿼터리움(polyquaterium) 계열 케미컬을 포함한다.
상기 폴리쿼터리움(polyquaterium) 계열 케미컬은, 도데실에틸디메틸암모늄 브로마이드(dodecylethyldimethylammonium bromide), 올레일트리에틸암모늄 브로마이드(oleyltriethylammonium bromide), 디데실디메틸암모늄 포스페이트(didecyldimethylammonium phosphate) 및 세틸트리메틸암모늄 클로라이드(cetyltrimethylammonium chloride) 중 어느 하나를 포함한다.
또한, 다른 실시예에서, 본 발명에 따른 반도체 소자의 구리배선 형성방법은, 반도체 기판의 상부에 배선 형성 영역을 갖는 층간절연막을 형성하는 단계; 상기 배선 형성 영역을 매립하도록 구리막을 증착하는 단계; 상기 층간절연막이 노출될 때까지 구리막을 CMP 공정으로 제거하는 단계; 및 상기 CMP 공정이 수행된 구리막에 대하여, 4급 알킬 암모늄염을 이용한 케미컬 세정을 포함하는 포스트 세정 공정을 수행하는 단계;를 포함한다.
상기 본 발명의 다른 실시예에 따른 반도체 소자의 구리배선 형성방법은, 상기 층간절연막을 형성하는 단계 후, 그리고, 상기 구리막을 증착하는 단계 전, 상기 배선 형성 영역의 표면 및 층간절연막 상에 베리어막을 형성하는 단계를 더 포 함한다.
상기 베리어막은 Ti, TiN, Ta, TaN 및 Ru 중 적어도 어느 하나를 포함하며, 100～500Å 두께를 갖는다.
상기 포스트 세정 공정은, 상기 4급 알킬 암모늄염을 이용한 케미컬 세정을 수행하는 단계 전, 초음파 세정을 수행하는 단계를 더 포함한다.
상기 초음파 세정은, 순수를 사용하면서 초음파 파워를 5～1000W로 하여 수행한다.
상기 포스트 세정 공정은, 상기 4급 알킬 암모늄염을 이용한 케미컬 세정 전, 초음파 세정 단계; 및 시트르산 계열 케미컬을 이용한 케미컬 세정 단계;를 더 포함한다.
상기 초음파 세정 단계는 순수를 사용하면서 초음파 파워를 5～1000W로 하여 수행한다.
상기 시트르산 계열 케미컬은 6.7～12.7의 pH 값 및 -0.4～0.4V의 전기화학적 포텐셜 값을 갖도록 한다.
상기 4급 알킬 암모늄염은 폴리쿼터리움(polyquaterium) 계열 케미컬을 포함한다.
상기 폴리쿼터리움(polyquaterium) 계열 케미컬은 도데실에틸디메틸암모늄 브로마이드(dodecylethyldimethylammonium bromide), 올레일트리에틸암모늄 브로마이드(oleyltriethylammonium bromide), 디데실디메틸암모늄 포스페이트(didecyldimethylammonium phosphate) 및 세틸트리메틸암모늄 클로라이 드(cetyltrimethylammonium chloride) 중 어느 하나를 포함한다.
상기 포스트 세정 공정은, 상기 4급 알킬 암모늄염을 이용한 케미컬 세정 단계 후, IPA 건조 단계를 더 포함한다.
상기 본 발명의 다른 실시예에 따른 반도체 소자의 구리배선 형성방법은, 제 51 항에 있어서, 상기 포스트 세정 공정을 수행하는 단계 후, 상기 구리막의 표면을 플라즈마 처리하는 단계를 더 포함한다.
상기 플라즈마 처리는 H2, N2 및 NH3 중 어느 하나로 수행한다.
상기 본 발명의 다른 실시예에 따른 반도체 소자의 구리배선 형성방법은, 상기 플라즈마 처리하는 단계 후, 상기 구리막 상에 확산방지막을 형성하는 단계를 더 포함한다.
상기 확산방지막은 Si3N4막, SiOC막, SiC막 및 SiCN막 중 어느 하나를 포함한다.
본 발명은 구리막의 CMP 후에 실시하는 포스트 세정 공정을 특정 pH 값과 특정 전기화학적 포텐셜을 갖는 시트르산 계열 케미컬을 이용한 1차 케미컬 세정 및 아스코르브산 계열 케미컬을 이용한 2차 케미컬 세정을 차례로 수행하는 방식, 4급 알킬 암모늄염을 이용한 세정을 수행하는 방식, 또는, 상기 시트르산 계열 케미컬을 이용한 1차 케미컬 세정 및 상기 4급 알킬 암모늄염을 이용한 2차 케미컬 세정을 차례로 수행하는 방식으로 진행한다.
이를 통해, 본 발명은 구리막 자체의 추가 산화를 방지하거나, 또는, 층간절연막 물질인 산화막 표면에서 구리 이온과의 반응을 억제시킴으로써, 시간 지연에 따른 구리 이온 이동을 방지할 수 있으며, 이에 따라, 본 발명은 구리 이온 이동에 기인하는 인접하는 구리배선들간 브릿지 유발, 누설 전류 특성 저하 및 TDDB 페일 발생을 방지할 수 있고, 결과적으로, 반도체 소자의 신뢰성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 반도체 소자의 구리배선 형성방법을 설명하기 위한 공정별 단면도이다.
도 1a를 참조하면, 트랜지스터 및 하부 금속배선을 포함하는 소정의 하부 구조물이 형성된 반도체 기판(100)을 마련한 후, 상기 반도체 기판(100)의 상부에 층간절연막(110)을 형성한다. 상기 층간절연막(110)은, 예를 들어, 제1식각정지막(102), 제1절연막(104), 제2식각정지막(106) 및 제2절연막(108)의 적층 구조로 형성하며, 여기서, 상기 제1 및 제2 식각정지막(102, 106)은 질화막으로 형성하며, 상기 제1 및 제2 절연막(104, 108)은 USG 계열의 산화막, 불소 도프트 산화막(F-Doped Oxide), 또는, 3.2 이하의 저유전상수 값을 갖는 저유전절연막 등으로 형성한다.
상기 층간절연막(110)을 식각하여 구리배선이 형성될 배선 형성(D)을 형성한다. 상기 배선 형성 영역(D)은 싱글 또는 듀얼 다마신 공정에 따라 형성하며, 바람 직하게는, 상기 듀얼 다마신 공정에 따라 비아홀(V) 및 트렌치(T)를 포함하는 구조로 형성한다.
도 1b를 참조하면, 배선 형성 영역(D)의 표면을 포함한 층간절연막(110) 상에 베리어막(120)을 형성한다. 상기 베리어막(120)은 Ti, TiN, Ta, TaN 및 Ru 중 어느 하나의 단일막, 또는, 이들의 적층막으로 형성하며, 또한, Ru막과 RuOx막의 적층막으로도 형성 가능하다. 상기 베리어막(120)은 전체 두께가 500Å 이하, 바람직하게는, 100～500Å 정도의 두께로 형성한다.
상기 베리어막(120) 상에 배선 형성 영역(D)을 완전 매립하도록 구리막(130)을 형성한다. 상기 구리막(130)은 CVD 공정, PVD 공정, ALD 공정 및 전기도금 공정을 이용하여 형성할 수 있으며, 바람직하게는, 상기 전기도금 공정으로 형성한다. 또한, 상기 구리막(130)은 오버 버든(over burden)을 감안하여 배선 형성 영역(D)에서의 트렌치 깊이의 2～5배, 바람직하게는, 1.5～3배 두께로 형성한다.
도 1c를 참조하면, 상기 층간절연막(110)이 노출되도록 상기 구리막(130) 및 베리어막(120)을 CMP 공정으로 제거하고, 이를 통해, 상기 배선 형성 영역(D)에 구리배선(130a)을 형성한다. 상기 CMP 공정은 상기 구리막(130)을 베리어막(120) 상에 일정 두께, 예를 들어, 3000Å 이하의 두께, 바람직하게는, 500～1000Å의 두께가 잔류되도록 연마하는 1단계 공정, 상기 베리어막(120) 상에 존재하는 구리막(130)이 완전히 제거되도록 연마하는 2단계 공정 및 상기 층간절연막(110) 상에 형성된 베리어막(120) 부분의 전부와 그 아래 층간절연막(110)의 일부 두께를 연마하는 3단계 공정으로 분리하여 진행한다. 또한, 상기 CMP 공정은 3-스텝이 아닌 상 기 1단계 공정과 2단계 공정을 동시에 진행하여 2-스텝으로 진행하는 것도 가능하다.
여기서, 상기 1단계 공정은, 예를 들어, 연마 압력을 0.5～4psi, 바람직하게는, 0.5～2psi를 적용하며, 연마헤드(polishing head)와 플레이튼(platen)의 회전속도를 각각 20～150rpm, 바람직하게는, 70～120rpm을 적용하여 진행한다. 또한, 상기 1단계 공정은 슬러리의 유량을, 예를 들어, 100～500㎖/min, 바람직하게는, 250～350㎖/min을 적용하여 보호(Passivation) 영역이 강한 조건에서 진행되도록 한다. 게다가, 상기 1단계 공정은 연마패드의 퇴화(degradation)에 의한 연마 속도 저하 방지를 위해서 인-시튜(in-situ) 컨디셔닝 및 익스-시튜(Ex-situ) 컨디션닝을 모두 적용하여 진행한다. 이때, 상기 인-시튜 컨디셔닝은, 예를 들어, 압력을 5 lbf 이상, 바람직하게는, 5～7 lbf을 적용하고, 컨디셔너의 회전 속도를 50rpm 이상, 바람직하게는, 70～120rpm을 적용하여 진행한다.
상기 2단계 공정은 전술한 2단계 공정시의 공정 조건과 동일한 공정 조건으로 진행한다.
상기 3단계 공정은 구리막(130)과 베리어막(120) 및 상기 층간절연막(110) 물질인 산화막의 선택비가 크지 않은 슬러리를 사용하여 진행한다. 예를 들어, 상기 3단계 공정은 구리막(130)과 베리어막(120) 및 산화막의 선택비가 1:0.3～1.2:0.3～1.5인 슬러리를 사용하여 진행한다. 또한, 상기 3단계 공정은, 예를 들어, 연마 압력을 0.5～4psi, 바람직하게, 0.5～2psi를 적용하여 진행한다. 게다가, 상기 3단계 공정은 연마패드의 최종 표면 형태(morphology)를 양호하게 하기 위하 여 폴리텍스(polytex) 계열의 융 패드를 사용하여 진행한다. 아울러, 상기 3단계 공정은 연마패드의 파편(debris)에 의한 결함을 개선하기 위하여 익스-시튜 컨디셔닝만을 적용하여 진행한다. 이때, 상기 익스-시튜 컨디셔닝은, 예를 들어, 압력을 1～5 lbf, 바람직하게, 1～3 lbf의 저압력을 적용하고, 컨디셔너의 회전 속도를 20～200rpm, 바람직하게, 50～120rpm을 적용하여 진행한다.
도 1d를 참조하면, 상기 CMP 공정이 완료된 기판 결과물에 대하여, 보다 정확하게는, CMP 공정이 수행된 구리막(130)에 대하여 건조 공정을 수행하지 않은 상태에서 인-시튜(in-situ)로 포스트 세정(post cleaning) 공정을 진행한다.
상기 포스트 세정 공정은 초음파 세정(Megasonic cleaning), 케미컬 세정(Chemical cleaning), 그리고, IPA(Iso Propyl Alcohol) 건조의 순으로 진행한다. 상기 초음파 세정은 순수(Deionized Water; DIW)를 사용하면서 초음파 파워를 5～1000W, 바람직하게는, 10～100W로 하여 진행한다. 상기 케미컬 세정은 시트르산(citric acid) 계열 케미컬을 이용한 1차 케미컬 세정과 아스코르브산(Ascorbic acid) 계열 케미컬을 이용한 2차 케미컬 세정을 차례로 수행하는 방식으로 진행한다.
상기 1차 케미컬 세정에서의 상기 시트르산 계열 케미컬은 6.7～12.7의 pH 값 및 -0.4～0.4V의 전기화학적 포텐셜(Electrochemical potential) 값을 갖도록 조절한다. 상기 2차 케미컬 세정은 아스코르브산 계열 케미컬 이외에 순수, 에탄올아민 및 TMAH를 더 첨가하여 수행한다. 상기 TMAH는 부식 방식를 위해 첨가하는 것이며, 상기 에탄올아민은 폴리머와 같은 잔류물을 제거하기 위해 첨가하는 것이다. 이때, 상기 아스코르브산 계열 케미컬은 케미컬 전체에서 1～10wt%의 양으로 혼합하며, 상기 순수는 케미컬 전체에서 70～90wt%의 양으로 혼합하고, 상기 에탄올아민은 케미컬 전체에서 1～10wt%의 양으로 혼합하며, 상기 TMAH는 케미컬 전체에서 1～15wt%의 양으로 혼합한다.
여기서, 본 발명은 상기 1차 및 2차 케미컬 세정을 포함하는 포스트 세정 공정을 통해 종래 구리배선 형성시의 문제점인 시간 지연(Time Delay)에 따른 구리 이온 이동 및 그로 인한 결함 발생을 효과적으로 방지할 수 있다.
자세하게, 일반적으로 구리막에 대한 CMP 공정이 완료된 후, 상기 구리막의 표면에 형성된 Cu2O막은 지연 시간에 따라 공정 라인 내의 H2 또는 O2와의 반응을 통해 CuO로 산화되고, 이 과정에서 구리 이온이 방출되며, 상기 방출된 구리 이온은 층간절연막 물질인 산화막 상에 응집되어 BV(Breakdown Voltage) 및 TDDB(Time Dependant Dielectric Breakdown) 특성의 페일을 유발시킨다.
그런데, 전술한 본 발명에서와 같이, 구리막의 CMP 공정을 완료한 후, 건조시키지 않은 젖음 상태(wetting state)에서 상기 CMP 공정이 수행된 구리막에 대해 포스트 세정 공정으로서 pH 값 및 전기화학적 포텐셜이 조절된 시트르산 계열 케미컬을 이용한 1차 케미컬 세정과 아스코르브산 계열 케미컬을 이용한 2차 케미컬 세정을 연속해서 실시하면, 도 2에 도시된 바와 같이, CMP된 구리막(130), 즉, 구리배선(130a)의 표면에 불용성의 Cu2O막(140a)이 생성되며, 이러한 Cu2O막(140a)에 의해 상기 구리배선(130a)의 부식이 더 이상 진행되지 않게 된다.
따라서, 본 발명은 시트르산 계열 케미컬을 이용한 1차 케미컬 세정 및 아스코르브산 계열 케미컬을 이용한 2차 케미컬 세정을 포함하는 포스트 세정 공정을 통해 구리배선(130a)의 표면에 불용성의 Cu2O막(140a)을 형성하기 때문에 시간 지연에 따른 구리 이온 이동을 효과적으로 차단시킬 수 있으며, 이에 따라, 인접하는 구리배선들(103a)간의 브릿지 발생, 누설 전류 특성 저하 및 TDDB 페일을 방지할 수 있고, 결과적으로, 반도체 소자의 신뢰성을 향상시킬 수 있다.
도 1e를 참조하면, 상기의 초음파 세정 및 2회의 케미컬 세정이 완료된 기판 결과물에 대하여 포스트 세정 공정에서의 마지막 단계인 IPA 건조를 진행한다. 그런 다음, 건조된 구리배선(130a)의 표면을 H2, N2 및 NH3 중 어느 하나로 플라즈마 처리하고, 연이어, 플라즈마 처리된 구리배선(130a)을 포함한 층간절연막(110) 상에 확산방지막(150)을 형성한다. 상기 확산방지막(150)으로서는 Si3N4막, SiOC막, SiC막 및 SiCN막 중 어느 하나로 형성한다.
이후, 공지된 일련의 후속 공정들을 차례로 진행하여 본 발명의 실시예에 따른 구리배선 형성을 완성한다.
도 3은 본 발명의 다른 실시예에 따른 반도체 소자의 구리배선 형성방법을 설명하기 위한 모식도이다. 본 발명의 다른 실시예에서, 포스트 세정 공정에서의 케미컬 세정 이외의 나머지 모든 공정 단계들은 이전 실시예의 그것들과 모두 동일하며, 따라서, 여기서는 이전 실시예와 상이한 부분에 대해서만 상세하게 하도록 한다.
본 발명의 다른 실시예에 따르면, 배선 형성 영역(D)을 매립하도록 형성된 구리막(130)에 대한 CMP 공정을 완료한 후, 상기 CMP 공정이 수행된 구리막(130)에 대한 포스트 세정 공정을, 이전 실시예에서의 시트르산 계열 케미컬 및 아스코르브산 계열 케미컬을 이용한 세정 대신에, 4급 알킬 암모늄염을 이용한 세정으로 진행한다.
구체적으로, 본 발명의 다른 실시예에서는 CMP 공정이 수행된 구리막(130)에 대해 젖음 상태에서 초음파 세정, 4급 알킬 암모늄염을 이용한 케미컬 세정, 그리고, IPA 건조를 차례로 진행하는 방식의 포스트 세정 공정을 수행한다. 상기 초음파 세정의 경우, 이전 실시예와 마찬가지로 순수를 사용하면서 초음파 파워를 5～1000W, 바람직하게는, 10～100W로 하여 진행한다.
상기 4급 알킬 암모늄염을 이용한 케미컬 세정은 산화막과 구리 이온의 반응을 억제하기 위해 수행하는 것이다. 여기서, 상기 4급 알킬 암모늄염은 폴리쿼터리움(polyquaterium) 계열 케미컬을 포함하며, 상기 폴리쿼터리움 계열 케미컬의 대표적인 예로서 도데실에틸디메틸암모늄 브로마이드(dodecylethyldimethylammonium bromide), 올레일트리에틸암모늄 브로마이드(oleyltriethylammonium bromide), 디데실디메틸암모늄 포스페이트(didecyldimethylammonium phosphate) 및 세틸트리메틸암모늄 클로라이드(cetyltrimethylammonium chloride) 등을 들 수 있다.
본 발명의 다른 실시예에 따르면, 상기 포스트 세정 공정에서의 케미컬 세정을 4급 알킬 암모늄염을 이용한 케미컬 세정을 수행함에 따라 구리 이온 이동을 방지할 수 있어서 인접하는 구리배선들간 브릿지 발생, 누설 전류 특성 저하 및 TDDB 페일 발생을 방지할 수 있다.
구체적으로, 상기 폴리쿼터리움과 같은 4급 알킬 암모늄염은 산화막과 반응하는 계면활성제(surfactant) 화합물이며, 이러한 4급 알킬 암모늄염을 이용한 케미컬 세정을 진행하게 되면, 도 3에 도시된 바와 같이, 상기 상기 4급 알킬 암모늄염의 래디컬(radical)들이 제2층간절연막(108) 물질인 산화막과 반응하여 상기 산화막의 표면에 흡착되고, 이에 따라, 상기 산화막의 표면이 보호된다.
따라서, 구리막의 CMP 후, 시간 지연에 따라 구리 이온이 발생되더라도, 상기 발생된 구리 이온은 상기 4급 알킬 암모늄염의 래디컬들에 의해 제2층간절연막(108)의 표면으로 이동하지 못하며, 그래서, 구리 이온 이동 및 그에 따른 결함 발생은 방지된다.
그러므로, 본 발명의 다른 실시예에서는 CMP가 이루어진 구리막의 표면이 아닌 산화막 재질의 층간절연막 표면을 보호해줌으로써 구리 이온 이동을 효과적으로 차단시킬 수 있으며, 이에 따라, 인접하는 구리배선들간의 브릿지 발생, 누설 전류 특성 저하 및 TDDB 페일 발생을 방지할 수 있고, 결과적으로, 반도체 소자의 신뢰성을 향상시킬 수 있다.
이후, 상기 구리배선(130a) 표면의 플라즈마 처리 및 확산방지막(150) 형성을 포함하는 후속 공정들을 차례로 진행하여 본 발명의 다른 실시예에 따른 반도체 소자의 구리배선 형성을 완성한다.
본 발명의 또 다른 실시예로서, CMP 공정이 수행된 구리막에 대한 포스트 세정 공정을 초음파 세정, 시트르산 계열 케미컬을 이용한 세정, 4급 알킬 암모늄염 을 이용한 세정 및 IPA 건조를 차례로 진행하는 방식으로 수행한다.
여기서, 상기 초음파 세정의 경우, 순수를 사용하면서 초음파 파워를 5～1000W, 바람직하게는, 10～100W로 하여 진행한다. 상기 시트르산 계열 케미컬을 이용한 세정의 경우, 전술한 바와 같이, 상기 시트르산 계열 케미컬의 pH 값을 6.7～12.7로 조절하며, 전기화학적 포텐셜 값을 -0.4～0.4V로 조절하여 진행한다.
본 발명의 또 다른 실시예에 따르면, 도 4에 도시된 바와 같이, 상기 시트르산 계열 케미컬을 이용한 세정을 진행함에 따라 상기 CMP된 구리막, 즉, 구리배선(130a)의 표면에 불용성의 Cu2O막(140a)을 형성해줌으로써 구리 이온이 이동하는 것을 방지할 수 있고, 또한, 상기 4급 알킬 암모늄염을 이용한 세정을 진행함에 따라 산화막 재질의 층간절연막(110) 표면 상에 보호층(104b)을 형성해줌으로써 이러한 보호층(140b)에 의해 구리 이온 이동을 방지할 수 있다.
그러므로, 본 발명의 또 다른 실시예도 마찬가지로 구리막 CMP 후의 시간 지연에 따른 구리 이온 이동을 효과적으로 방지할 수 있기 때문에 상기 구리 이온 이동에 기인하는 인접하는 구리배선들간의 브릿지 발생, 누설 전류 특성 저하 및 TDDB 페일 발생을 방지할 수 있으며, 결과적으로, 반도체 소자의 신뢰성을 향상시킬 수 있다.
이후, 상기 구리배선(130a) 표면의 플라즈마 처리 및 확산방지막(150) 형성을 포함하는 후속 공정들을 차례로 진행하여 본 발명의 다른 실시예에 따른 반도체 소자의 구리배선 형성을 완성한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 구리배선 형성방법을 설명하기 위한 공정별 단면도이다.
도 2는 본 발명의 일 실시예에 따른 시트르산 계열 케미컬 및 아스코르브산 계열 케미컬을 이용한 케미컬 세정 후의 상태를 설명하기 위한 모식도이다.
도 3은 본 발명의 다른 실시예에 따른 4급 알킬 암모늄염을 이용한 케미컬 세정 후의 상태를 설명하기 위한 모식도이다.
도 4는 본 발명의 또 다른 실시예에 따른 시트르산 계열 케미컬 및 4급 알킬 암모늄염을 이용한 케미컬 세정 후의 상태를 설명하기 위한 모식도이다.
Claims (55)
- CMP 공정이 수행된 구리막에 대해 포스트 세정 공정을 수행하는 단계를 포함하는 반도체 소자의 구리배선 형성방법에 있어서,상기 포스트 세정 공정은,시트르산(citric acid) 계열 케미컬을 이용한 1차 케미컬 세정을 수행하는 단계; 및상기 1차 케미컬 세정이 수행된 구리막에 대해 아스코르브산 계열 케미컬을 이용한 2차 케미컬 세정을 수행하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 1 항에 있어서, 상기 포스트 세정 공정은, 상기 1차 케미컬 세정을 수행하는 단계 전, 초음파 세정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 2 항에 있어서, 상기 초음파 세정은, 순수를 사용하면서 초음파 파워를 5～1000W로 하여 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 1 항에 있어서, 상기 시트르산 계열 케미컬은 6.7～12.7의 pH 값을 갖도록 하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 1 항에 있어서, 상기 시트르산 계열 케미컬은 -0.4～0.4V의 전기화학적 포텐셜(Electrochemical potential) 값을 갖도록 하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 1 항에 있어서, 상기 2차 케미컬 세정은 아스코르브산 계열 케미컬에 순수, 에탄올아민 및 TMAH를 더 첨가하여 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 6 항에 있어서, 상기 아스코르브산 계열 케미컬은 케미컬 전체에서 1～10wt%의 양으로 혼합하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 6 항에 있어서, 상기 순수는 케미컬 전체에서 70～90wt%의 양으로 혼합하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 6 항에 있어서, 상기 에탄올아민은 케미컬 전체에서 1～10wt%의 양으로 혼합하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 6 항에 있어서, 상기 TMAH는 케미컬 전체에서 1～15wt%의 양으로 혼합하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 1 항에 있어서, 상기 포스트 세정 공정은, 상기 2차 케미컬 세정을 수행하는 단계 후, IPA 건조를 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 반도체 기판의 상부에 배선 형성 영역을 갖는 층간절연막을 형성하는 단계;상기 배선 형성 영역을 매립하도록 구리막을 증착하는 단계;상기 층간절연막이 노출될 때까지 구리막을 CMP 공정으로 제거하는 단계; 및상기 CMP 공정이 수행된 구리막에 대하여, 시트르산(citric acid) 계열 케미컬을 이용한 1차 케미컬 세정 및 아스코르브산 계열 케미컬을 이용한 2차 케미컬 세정을 포함하는 포스트 세정 공정을 수행하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 12 항에 있어서, 상기 층간절연막을 형성하는 단계 후, 그리고, 상기 구리막을 증착하는 단계 전,상기 배선 형성 영역의 표면 및 층간절연막 상에 베리어막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 13 항에 있어서, 상기 베리어막은 Ti, TiN, Ta, TaN 및 Ru 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 13 항에 있어서, 상기 베리어막은 100～500Å 두께를 갖는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 12 항에 있어서, 상기 포스트 세정 공정은, 상기 1차 케미컬 세정을 수행하는 단계 전, 초음파 세정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 16 항에 있어서, 상기 초음파 세정은, 순수(Deionized Water; DIW)를 사용하면서 초음파 파워를 5～1000W로 하여 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 12 항에 있어서, 상기 시트르산 계열 케미컬은 6.7～12.7의 pH 값을 갖도록 하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 12 항에 있어서, 상기 시트르산 계열 케미컬은 -0.4～0.4V의 전기화학적 포텐셜(Electrochemical potential) 값을 갖도록 하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 12 항에 있어서, 상기 2차 케미컬 세정은 아스코르브산 계열 케미컬에 순 수, 에탄올아민 및 TMAH를 더 첨가하여 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 20 항에 있어서, 상기 아스코르브산 계열 케미컬은 케미컬 전체에서 1～10wt%의 양으로 혼합하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 20 항에 있어서, 상기 순수는 케미컬 전체에서 70～90wt%의 양으로 혼합하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 20 항에 있어서, 상기 에탄올아민은 케미컬 전체에서 1～10wt%의 양으로 혼합하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 20 항에 있어서, 상기 TMAH는 케미컬 전체에서 1～15wt%의 양으로 혼합하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 12 항에 있어서, 상기 포스트 세정 공정은, 상기 2차 케미컬 세정을 수행하는 단계 후, IPA 건조를 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 12 항에 있어서, 상기 포스트 세정 공정을 수행하는 단계 후, 상기 구리 막의 표면을 플라즈마 처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 26 항에 있어서, 상기 플라즈마 처리는 H2, N2 및 NH3 중 어느 하나로 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 26 항에 있어서, 상기 플라즈마 처리하는 단계 후, 상기 구리막 상에 확산방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 28 항에 있어서, 상기 확산방지막은 Si3N4막, SiOC막, SiC막 및 SiCN막 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 층간절연막의 배선 형성 영역을 매립하도록 증착된 구리막에 대해 상기 층간절연막이 노출되도록 CMP 공정을 수행하고, 상기 CMP 공정이 수행된 구리막에 대해 포스트 세정 공정을 수행하는 단계를 포함하는 반도체 소자의 구리배선 형성방법에 있어서,상기 포스트 세정 공정은,초음파 세정을 수행하는 단계; 및상기 초음파 세정을 수행한 후, 4급 알킬 암모늄염을 이용한 케미컬 세정을 수행하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 삭제
- 제 30 항에 있어서, 상기 초음파 세정 단계는 순수를 사용하면서 초음파 파워를 5～1000W로 하여 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 30 항에 있어서, 상기 포스트 세정 공정은,상기 초음파 세정을 수행하는 단계 후, 그리고, 상기 4급 알킬 암모늄염을 이용한 케미컬 세정 전,시트르산 계열 케미컬을 이용한 케미컬 세정 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 삭제
- 제 33 항에 있어서, 상기 시트르산 계열 케미컬은 6.7～12.7의 pH 값을 갖도 록 하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 33 항에 있어서, 상기 시트르산 계열 케미컬은 -0.4～0.4V의 전기화학적 포텐셜(Electrochemical potential) 값을 갖도록 하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 30 항에 있어서, 상기 4급 알킬 암모늄염은 폴리쿼터리움(polyquaterium) 계열 케미컬을 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 37 항에 있어서, 상기 폴리쿼터리움(polyquaterium) 계열 케미컬은, 도데실에틸디메틸암모늄 브로마이드(dodecylethyldimethylammonium bromide), 올레일트리에틸암모늄 브로마이드(oleyltriethylammonium bromide), 디데실디메틸암모늄 포스페이트(didecyldimethylammonium phosphate) 및 세틸트리메틸암모늄 클로라이드(cetyltrimethylammonium chloride) 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 반도체 기판의 상부에 배선 형성 영역을 갖는 층간절연막을 형성하는 단계;상기 배선 형성 영역을 매립하도록 구리막을 증착하는 단계;상기 층간절연막이 노출될 때까지 구리막을 CMP 공정으로 제거하는 단계; 및상기 CMP 공정이 수행된 구리막에 대하여 포스트 세정 공정을 수행하는 단계;를 포함하며,상기 포스트 세정 공정은,초음파 세정을 수행하는 단계; 및상기 초음파 세정을 수행한 후, 4급 알킬 암모늄염을 이용한 케미컬 세정을 수행하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 39 항에 있어서, 상기 층간절연막을 형성하는 단계 후, 그리고, 상기 구리막을 증착하는 단계 전,상기 배선 형성 영역의 표면 및 층간절연막 상에 베리어막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 40 항에 있어서, 상기 베리어막은 Ti, TiN, Ta, TaN 및 Ru 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 40 항에 있어서, 상기 베리어막은 100～500Å 두께를 갖는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 삭제
- 제 39 항에 있어서, 상기 초음파 세정은, 순수를 사용하면서 초음파 파워를 5～1000W로 하여 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 39 항에 있어서, 상기 포스트 세정 공정은,상기 초음파 세정을 수행하는 단계 후, 그리고, 상기 4급 알킬 암모늄염을 이용한 케미컬 세정을 수행하는 단계 전,시트르산 계열 케미컬을 이용한 케미컬 세정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 삭제
- 제 45 항에 있어서, 상기 시트르산 계열 케미컬은 6.7～12.7의 pH 값을 갖도록 하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 45 항에 있어서, 상기 시트르산 계열 케미컬은 -0.4～0.4V의 전기화학적 포텐셜(Electrochemical potential) 값을 갖도록 하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 39 항에 있어서, 상기 4급 알킬 암모늄염은 폴리쿼터리움(polyquaterium) 계열 케미컬을 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 49 항에 있어서, 상기 폴리쿼터리움(polyquaterium) 계열 케미컬은 도데실에틸디메틸암모늄 브로마이드(dodecylethyldimethylammonium bromide), 올레일트리에틸암모늄 브로마이드(oleyltriethylammonium bromide), 디데실디메틸암모늄 포스페이트(didecyldimethylammonium phosphate) 및 세틸트리메틸암모늄 클로라이드(cetyltrimethylammonium chloride) 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 39 항에 있어서, 상기 포스트 세정 공정은, 상기 4급 알킬 암모늄염을 이용한 케미컬 세정 단계 후, IPA 건조 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 51 항에 있어서, 상기 포스트 세정 공정을 수행하는 단계 후, 상기 구리막의 표면을 플라즈마 처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 52 항에 있어서, 상기 플라즈마 처리는 H2, N2 및 NH3 중 어느 하나로 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 52 항에 있어서, 상기 플라즈마 처리하는 단계 후, 상기 구리막 상에 확산방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
- 제 54 항에 있어서, 상기 확산방지막은 Si3N4막, SiOC막, SiC막 및 SiCN막 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090012418A KR101132303B1 (ko) | 2009-02-16 | 2009-02-16 | 반도체 소자의 구리배선 형성방법 |
| US12/427,870 US8252686B2 (en) | 2009-02-16 | 2009-04-22 | Method for forming copper wiring in a semiconductor device |
| CN2012103799426A CN103107126A (zh) | 2009-02-16 | 2009-05-14 | 在半导体器件中形成铜布线的方法 |
| CN2009101431225A CN101807540B (zh) | 2009-02-16 | 2009-05-14 | 在半导体器件中形成铜布线的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090012418A KR101132303B1 (ko) | 2009-02-16 | 2009-02-16 | 반도체 소자의 구리배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100093296A KR20100093296A (ko) | 2010-08-25 |
| KR101132303B1 true KR101132303B1 (ko) | 2012-04-05 |
Family
ID=42560315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090012418A KR101132303B1 (ko) | 2009-02-16 | 2009-02-16 | 반도체 소자의 구리배선 형성방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8252686B2 (ko) |
| KR (1) | KR101132303B1 (ko) |
| CN (2) | CN103107126A (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8920567B2 (en) | 2013-03-06 | 2014-12-30 | International Business Machines Corporation | Post metal chemical-mechanical planarization cleaning process |
| US20160093583A1 (en) * | 2014-09-25 | 2016-03-31 | Micron Technology, Inc. | Bond pad with micro-protrusions for direct metallic bonding |
| CN105990219A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的清洗方法 |
| CN105990244B (zh) * | 2015-01-30 | 2019-02-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| JP7414597B2 (ja) * | 2020-03-12 | 2024-01-16 | キオクシア株式会社 | 配線形成方法 |
| CN111574927A (zh) * | 2020-06-22 | 2020-08-25 | 宁波日晟新材料有限公司 | 一种含还原剂的碳化硅抛光液及其制备方法和应用 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6265781B1 (en) | 1996-10-19 | 2001-07-24 | Micron Technology, Inc. | Methods and solutions for cleaning polished aluminum-containing layers, methods for making metallization structures, and the structures resulting from these methods |
| US6443814B1 (en) | 2000-12-04 | 2002-09-03 | Intel Corporation | Method and chemistry for cleaning of oxidized copper during chemical mechanical polishing |
| KR20030025238A (ko) * | 2000-06-06 | 2003-03-28 | 이에스씨 인코포레이티드 | 포스트 화학적-기계적 플래너화 (ｃｍｐ) 세정 조성물 |
| KR20060050430A (ko) * | 2004-08-18 | 2006-05-19 | 미츠비시 가스 가가쿠 가부시키가이샤 | 세정액 및 세정 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7468105B2 (en) * | 2001-10-16 | 2008-12-23 | Micron Technology, Inc. | CMP cleaning composition with microbial inhibitor |
| US6911394B2 (en) * | 2002-02-25 | 2005-06-28 | Texas Instruments Incorporated | Semiconductor devices and methods of manufacturing such semiconductor devices |
| US6716771B2 (en) * | 2002-04-09 | 2004-04-06 | Intel Corporation | Method for post-CMP conversion of a hydrophobic surface of a low-k dielectric layer to a hydrophilic surface |
| KR20040000705A (ko) | 2002-06-25 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성 방법 |
| US7435712B2 (en) * | 2004-02-12 | 2008-10-14 | Air Liquide America, L.P. | Alkaline chemistry for post-CMP cleaning |
| DE102005009073B4 (de) * | 2005-02-28 | 2009-09-10 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Nachbehandlung einer Halbleiterstruktur |
| CN101062503A (zh) * | 2006-04-24 | 2007-10-31 | 联华电子股份有限公司 | 化学机械研磨后的晶片清洗方法 |
-
2009
- 2009-02-16 KR KR1020090012418A patent/KR101132303B1/ko not_active IP Right Cessation
- 2009-04-22 US US12/427,870 patent/US8252686B2/en not_active Expired - Fee Related
- 2009-05-14 CN CN2012103799426A patent/CN103107126A/zh active Pending
- 2009-05-14 CN CN2009101431225A patent/CN101807540B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6265781B1 (en) | 1996-10-19 | 2001-07-24 | Micron Technology, Inc. | Methods and solutions for cleaning polished aluminum-containing layers, methods for making metallization structures, and the structures resulting from these methods |
| KR20030025238A (ko) * | 2000-06-06 | 2003-03-28 | 이에스씨 인코포레이티드 | 포스트 화학적-기계적 플래너화 (ｃｍｐ) 세정 조성물 |
| US6443814B1 (en) | 2000-12-04 | 2002-09-03 | Intel Corporation | Method and chemistry for cleaning of oxidized copper during chemical mechanical polishing |
| KR20060050430A (ko) * | 2004-08-18 | 2006-05-19 | 미츠비시 가스 가가쿠 가부시키가이샤 | 세정액 및 세정 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100093296A (ko) | 2010-08-25 |
| CN103107126A (zh) | 2013-05-15 |
| CN101807540A (zh) | 2010-08-18 |
| US8252686B2 (en) | 2012-08-28 |
| CN101807540B (zh) | 2013-02-13 |
| US20100210104A1 (en) | 2010-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100715073B1 (ko) | 결함 감소를 위해 평탄화처리된 구리 세정 방법 | |
| US6383928B1 (en) | Post copper CMP clean | |
| US6074949A (en) | Method of preventing copper dendrite formation and growth | |
| US6436302B1 (en) | Post CU CMP polishing for reduced defects | |
| KR101132303B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| JP2004534377A (ja) | 集積回路を平坦化するための粘性保護オーバレイ層 | |
| JP2008091875A (ja) | 半導体素子の金属配線及びその形成方法 | |
| US6207569B1 (en) | Prevention of Cu dendrite formation and growth | |
| US20060175297A1 (en) | Metallization method for a semiconductor device and post-CMP cleaning solution for the same | |
| US6319833B1 (en) | Chemically preventing copper dendrite formation and growth by spraying | |
| US6177349B1 (en) | Preventing Cu dendrite formation and growth | |
| US6197690B1 (en) | Chemically preventing Cu dendrite formation and growth by double sided scrubbing | |
| KR100558043B1 (ko) | 반도체 소자의 구리 금속 배선 형성 방법 | |
| US6596637B1 (en) | Chemically preventing Cu dendrite formation and growth by immersion | |
| JP2007165514A (ja) | 半導体装置の製造方法 | |
| CN104821279B (zh) | 半导体器件的形成方法 | |
| JP2003124311A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100966385B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100560941B1 (ko) | 고전압 소자의 금속 배선 형성 방법 | |
| KR100652300B1 (ko) | 다마신을 이용한 반도체 소자의 금속 배선 제조 방법 | |
| KR100783989B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR100807024B1 (ko) | 반도체 세정 방법 | |
| KR100640965B1 (ko) | 반도체 소자의 형성방법 | |
| KR100900227B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20100048755A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |