CN101807540A - 在半导体器件中形成铜布线的方法 - Google Patents

在半导体器件中形成铜布线的方法 Download PDF

Info

Publication number
CN101807540A
CN101807540A CN200910143122A CN200910143122A CN101807540A CN 101807540 A CN101807540 A CN 101807540A CN 200910143122 A CN200910143122 A CN 200910143122A CN 200910143122 A CN200910143122 A CN 200910143122A CN 101807540 A CN101807540 A CN 101807540A
Authority
CN
China
Prior art keywords
cleaning
layer
chemicals
copper
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910143122A
Other languages
English (en)
Other versions
CN101807540B (zh
Inventor
朴滢淳
郭鲁正
廉胜振
柳春根
郑钟九
金成准
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101807540A publication Critical patent/CN101807540A/zh
Application granted granted Critical
Publication of CN101807540B publication Critical patent/CN101807540B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种在半导体器件中形成铜布线和防止铜离子迁移的方法。所述方法包括:对已经进行CMP工艺之后的用于形成铜布线的铜层进行后清洗工艺。所述后清洗工艺包括使用柠檬酸基化学品进行一次化学清洗。然后使用抗坏血酸基化学品对已经进行所述一次化学清洗的所述铜层进行二次化学清洗。后清洗工艺完成之后,防止了铜离子随时间的迁移,由此改善了半导体器件的可靠性。

Description

在半导体器件中形成铜布线的方法
相关申请
本申请要求2009年2月16日提交的韩国专利申请No.10-2009-0012418的优先权,通过引用将其全部内容并入本文。
技术领域
本发明涉及在半导体器件中形成铜布线的方法,更具体涉及可防止在对铜层实施CMP(化学机械抛光)工艺之后铜(Cu)离子随时间进行迁移的在半导体器件中形成铜布线的方法。
背景技术
随着半导体器件设计规则减小,正在使用多层布线结构(wiring structure)设计电路。在这点上,随着半导体器件设计规则减小至130nm以下和晶体管的特征尺寸减小,半导体器件的操作应该随着设计规则减小而相适应地改进。然而,由于半导体器件金属布线之间的间隙减小,金属布线之间产生的寄生电容增加。结果,半导体器件的操作趋于劣化。
为了处理该问题,近来采用铜(Cu)替代铝(Al)作为半导体器件金属布线的材料。由于与铝和钨相比时铜具有极好的电导率和低电阻,所以能够解决在具有高度集成和高操作速度的半导体器件中与RC信号延迟相关的问题。
然而,铜不容易蚀刻。因此,为了形成铜布线,使用镶嵌工艺。镶嵌工艺分为单镶嵌工艺和双镶嵌工艺。在双镶嵌工艺的情况下,能够同时形成铜布线和用于使得与下层进行电连接的接触塞。因此,与单镶嵌工艺相比,双镶嵌工艺在加工上是有利的。
在由铜形成的金属布线中,EM(电迁移)特性、SM(应力迁移)特性和TDDB(时间相关的电介质击穿)特性是重要的方面。特别地,在TDDB特性的情况下,当使用现有金属诸如铝和钨作为布线材料时,避免了严重的问题。然而,当使用铜时,由于活跃地发生铜离子的扩散,所以TDDB特性是重要的。例如,对铜层实施CMP工艺之后,铜离子随时间的迁移是引起相邻铜布线之间桥接现象、漏电流特性劣化以及出现TDDB失效的重要因素。
发明内容
本发明的实施方案涉及在半导体器件中形成铜布线的方法,其可防止对铜层实施CMP工艺之后铜离子随着时间流逝而迁移。
本发明的实施方案还涉及在半导体器件中形成铜布线的方法,其可抑制铜离子的迁移,由此防止相邻铜布线之间发生桥接现象、漏电流特性劣化以及所导致的TDDB失效。
此外,本发明的实施方案涉及在半导体器件中形成铜布线的方法,其可改善半导体器件的可靠性。
在本发明的一个实施方案中,在半导体器件中形成铜布线的方法包括对已经进行CMP工艺的铜层实施后清洗工艺的步骤,所述后清洗工艺包括以下步骤:通过使用柠檬酸基化学品实施一次化学清洗;和通过使用抗坏血酸基化学品对已经进行一次化学清洗的铜层进行二次化学清洗。
在实施一次化学清洗步骤之前,后清洗工艺还包括实施兆频超声波清洗的步骤。
兆频超声波清洗通过使用去离子水和设定兆频超声波功率为5~1000W来实施。
柠檬酸基化学品的pH值为6.7~12.7,电化学势为-0.4~0.4V。
通过在抗坏血酸基化学品中加入去离子水、乙醇胺和TMAH来实施二次化学清洗。
抗坏血酸基化学品以整个化学品的1~10wt%的量混合,去离子水以整个化学品的70~90wt%的量混合,乙醇胺以整个化学品的1~10wt%的量混合,TMAH以整个化学品的1~15wt%的量混合。
在实施二次化学清洗步骤之后,后清洗工艺还包括实施IPA干燥的步骤。
在本发明的另一个实施方案中,在半导体器件中形成铜布线的方法包括以下步骤:在半导体衬底上形成具有布线形成区域(wiring forming area)的层间电介质;沉积铜层以填充布线形成区域;通过CMP工艺移除铜层直至暴露层间电介质;和对已经进行CMP工艺的铜层实施后清洗工艺,所述后清洗工艺包括通过使用柠檬酸基化学品的一次化学清洗和通过使用抗坏血酸基化学品的二次化学清洗。
在形成层间电介质的步骤之后和沉积铜层的步骤之前,所述方法还包括:在包括布线形成区域的表面的所述层间电介质上形成阻挡层的步骤。
阻挡层包括选自Ti、TiN、Ta、TaN和Ru层中的至少一种并且具有
Figure B2009101431225D0000031
的厚度。
后清洗工艺还包括在一次化学清洗之前的兆频超声波清洗。
兆频超声波清洗通过使用去离子水和设定兆频超声波功率为5~1000W来实施。
柠檬酸基化学品的pH值为6.7~12.7,电化学势为-0.4~0.4V。
通过在抗坏血酸基化学品中加入去离子水、乙醇胺和TMAH来实施二次化学清洗。
抗坏血酸基化学品以整个化学品的1~10wt%的量混合,去离子水以整个化学品的70~90wt%的量混合,乙醇胺以整个化学品的1~10wt%的量混合,TMAH以整个化学品的1~15wt%的量混合。
后清洗工艺还包括在二次化学清洗之后的IPA干燥。
实施后清洗工艺步骤之后,所述方法还包括等离子体处理铜层表面的步骤。
所述等离子体处理通过使用H2、N2和NH3中的任意一种来实施。
在等离子体处理步骤之后,所述方法还包括在铜层上形成扩散阻挡的步骤。
扩散阻挡包括Si3N4层、SiOC层、SiC层和SiCN层中的任意一种。
在本发明的另一个实施方案中,在半导体器件中形成铜布线的方法包括以下步骤:对被沉积以填充在层间电介质中限定的布线形成区域的铜层实施CMP工艺以暴露层间电介质,和对已经进行CMP工艺的铜层和层间电介质实施后清洗工艺,其中所述后清洗工艺包括通过使用烷基季铵盐的化学清洗。
后清洗工艺还包括在所述使用烷基季铵盐的化学清洗之前的兆频超声波清洗。
兆频超声波清洗通过使用去离子水和设定兆频超声波功率为5~1000W来实施。
在所述使用烷基季铵盐的化学清洗之前,后清洗工艺还包括兆频超声波清洗和使用柠檬酸基化学品的化学清洗。
兆频超声波清洗通过使用去离子水和设定兆频超声波功率为5~1000W来实施。
柠檬酸基化学品的pH值为6.7~12.7,电化学势为-0.4~0.4V。
烷基季铵盐包括聚季铵盐基化学品(polyquaternium-based chemical)。
聚季铵盐基化学品包括十二烷基乙基二甲基溴化铵、油基三乙基溴化铵、二癸基二甲基磷酸铵和十六烷基三甲基氯化铵中的任意一种。
在本发明的另一个实施方案中,在半导体器件中形成铜布线的方法包括以下步骤:在半导体衬底上形成具有布线形成区域的层间电介质;沉积铜层以填充所述布线形成区域;通过CMP工艺移除铜层直至暴露层间电介质;和通过使用烷基季铵盐对已经进行CMP工艺的铜层和层间电介质实施包括化学清洗的后清洗工艺。
在形成层间电介质的步骤之后和沉积铜层的步骤之前,所述方法还包括:在包括布线形成区域的表面的所述层间电介质上形成阻挡层的步骤。
阻挡层包括选自Ti、TiN、Ta、TaN和Ru层中的至少一种并且具有
Figure B2009101431225D0000041
的厚度。
后清洗工艺还包括在使用烷基季铵盐的化学清洗之前的兆频超声波清洗。
兆频超声波清洗通过使用去离子水和设定兆频超声波功率为5~1000W来实施。
在所述使用烷基季铵盐的化学清洗之前,后清洗工艺还包括通过使用柠檬酸基化学品的化学清洗。
柠檬酸基化学品的pH值为6.7~12.7,电化学势为-0.4~0.4V。
烷基季铵盐包括聚季铵盐基化学品。
聚季铵盐基化学品包括十二烷基乙基二甲基溴化铵、油基三乙基溴化铵、二癸基二甲基磷酸铵和十六烷基三甲基氯化铵中的任意一种。
后清洗工艺还包括在使用烷基季铵盐的化学清洗之后的IPA干燥。
在实施后清洗工艺步骤之后,所述方法还包括等离子体处理铜层表面的步骤。
所述等离子体处理通过使用H2、N2和NH3中的任意一种来实施。
在等离子体处理步骤之后,所述方法还包括在铜层上形成扩散阻挡的步骤。
扩散阻挡包括Si3N4层、SiOC层、SiC层和SiCN层中的任意一种。
附图说明
图1A~1E是显示根据本发明的一个实施方案在半导体器件中形成铜布线的方法的截面图。
图2是显示根据本发明的一个实施方案使用柠檬酸基化学品和抗坏血酸基化学品实施化学清洗工艺之后的半导体器件状态的截面图。
图3是显示根据本发明的另一个实施方案使用烷基季铵盐实施化学清洗工艺之后的半导体器件状态的截面图。
图4是显示根据本发明的另一个实施方案使用柠檬酸基化学品和烷基季铵盐实施化学清洗工艺之后的半导体器件状态的截面图。
具体实施方式
在本发明中,对铜层实施CMP(化学和机械抛光)之后,以如下方式实施后清洗工艺:(1)依次实施使用具有特定pH值和特定电化学势的柠檬酸基化学品的一次化学清洗工艺和使用抗坏血酸基化学品的二次化学清洗工艺,(2)实施使用烷基季铵盐的清洗工艺,或(3)依次实施使用柠檬酸基化学品的一次化学清洗工艺和使用烷基季铵盐的二次化学清洗工艺。
在使用根据本发明的这些工艺中,通过防止铜层的进一步氧化或抑制构成层间电介质的氧化物层与其表面上的铜离子反应,可防止铜离子随时间的迁移。结果,在本发明中,能够防止由于铜离子迁移所导致的在相邻铜布线之间产生的桥接现象、漏电流特性劣化由此产生的TDDB失效,从而可大大改善半导体器件的可靠性。
以下,将参考附图详细地描述本发明的具体的实施方案。
图1A~1E是显示根据本发明在半导体器件中形成铜布线的方法的截面图。
参考图1A,形成具有包括晶体管和下部金属布线的预定的下方结构的半导体衬底100。然后在半导体衬底100上形成层间电介质110。层间电介质110形成为例如包括第一蚀刻停止层102、第一绝缘层104、第二蚀刻停止层106和第二绝缘层108的堆叠结构。第一和第二蚀刻停止层102和106包括氮化物层,第一和第二绝缘层104和108包括USG(未掺杂的硅酸盐玻璃)基氧化物层、F(氟)掺杂的氧化物层或具有3.2以下的低介电常数的低介电绝缘层。
通过蚀刻其中将形成铜布线的层间电介质110来限定布线形成区域D。所述布线形成区域D使用单或双镶嵌工艺限定。优选地,布线形成区域D通过双镶嵌工艺限定所述布线形成区域D,以具有包括通孔V和沟槽T的结构,如图1A所示。
参考图1B,在包括所述布线形成区域D的表面的层间电介质110的表面上形成阻挡层120。阻挡层120包括选自Ti、TiN、Ta、TaN和Ru层中的任意一种材料或其堆叠结构。阻挡层120也可包括Ru层和RuOx层的堆叠。阻挡层120形成具有小于
Figure B2009101431225D0000071
的总厚度和优选为
Figure B2009101431225D0000072
的总厚度。
然后,在阻挡层120上形成铜层130以完全填充布线形成区域D。所述铜层130可使用CVD(化学气相沉积)工艺、PVD(物理气相沉积)工艺、ALD(原子层沉积)工艺或电镀工艺形成。优选地,铜层130使用电镀工艺形成。铜层130形成为具有对应于布线形成区域D中沟槽T深度的2~5倍的厚度,并且当考虑到过载时优选1.5~3倍的深度。
参考图1C,通过CMP工艺部分移除在层间电介质110上表面上形成的铜层130和阻挡层120,使得暴露出层间电介质110。通过该工艺,在布线形成区域D中形成铜布线130a。分三个步骤实施CMP工艺。在第一步骤中,抛光铜层130,使得在位于层间电介质110上表面上的阻挡层120上保留预定厚度的铜层130,例如小于
Figure B2009101431225D0000073
优选
Figure B2009101431225D0000074
在第二步骤中,抛光铜层130,使得完全移除保留在层间电介质110上表面上的阻挡层120上的铜层130。在第三步骤中,抛光在层间电介质110上表面上存在的阻挡层120的整个部分和层间电介质110的部分厚度。或者,所述CMP工艺可通过同时实施上述第一和第二步骤从而利用两个步骤而不是三个步骤来实施。
通过设定抛光压力为例如0.5~4psi优选0.5~2psi以及设定抛光头与台板之间的转速为20~150rpm和优选70~120rpm,来实施第一步骤。此外,通过设定浆料的量为例如100~500ml/分钟和优选250~350ml/分钟来实施第一步骤,使得可以在确保一定程度钝化的条件下来实施第一步骤。此外,为防止抛光速度由于抛光垫劣化而减小,通过采用原位调节(conditioning)和异位调节二者来实施第一步骤。通过设定压力为5lbf或更大(优选5~7lbf)、设定调节器的转速为50rpm或更大(优选70~120rpm)来实施原位调节。
按照与用于第一步骤所列的相同工艺条件实施第二步骤。
通过选择在铜层130、阻挡层120和作为层间电介质110的材料的氧化物层之间不具有大的蚀刻选择性的浆料来实施第三步骤。例如,第三步骤使用在铜层130、阻挡层120和氧化物层之间具有蚀刻选择比为1∶0.3~1.2∶0.3~1.5的浆料来实施。此外,通过设定抛光压力为例如0.5~4psi和优选0.5~2psi来实施第三步骤。此外,使用聚合物基棉垫(polytex-based cotton pad)实施第三步骤,以使得抛光垫的最终表面形态保持良好。此外,通过仅仅采用异位调节来实施第三步骤,以防止由于抛光垫碎片产生缺陷。异位调节通过施加1~5lbf和优选1~3lbf的低压并设定调节器的转速为20~200rpm和优选50~120rpm来实施。
参考图1D,在没有实施干燥工艺的状态下,对已经进行了CMP工艺的所得半导体衬底100(更确切地说是已经进行了CMP工艺的铜层130)原位实施后清洗工艺。
根据兆频超声波清洗、化学清洗和IPA(异丙醇)干燥的顺序实施后清洗工艺。通过使用去离子水(DIW)和设定兆频超声波功率为5~1000W(优选10~100W)实施所述兆频超声波清洗。依次地实施使用柠檬酸基化学品的一次化学清洗和使用抗坏血酸基化学品的二次化学清洗来实施所述化学清洗。
在一次化学清洗中,调节柠檬酸基化学品以具有6.7~12.7的pH值和-0.4~0.4V的电化学势。通过在抗坏血酸基化学品中加入去离子水、乙醇胺和TMAH(四甲基氢氧化铵)来实施二次化学清洗。加入TMAH以防止腐蚀,加入乙醇胺以移除残留物诸如聚合物。抗坏血酸基化学品以整个化学溶液的1~10wt%的量混合,去离子水以整个化学溶液的70~90wt%的量混合,乙醇胺以整个化学溶液的1~10wt%的量混合,和TMAH以整个化学溶液的1~15wt%的量混合。
因此,根据本发明的一个实施方案,通过实施包括一次和二次化学清洗的后清洗工艺能够防止在根据传统技术形成铜布线时所导致的铜离子随时间的迁移和由此产生的缺陷。
更具体地,对铜层实施CMP工艺之后,通常,在铜层表面上形成的Cu2O层随时间流逝通过与存在于生产线中的H2或O2反应而氧化为CuO。在此情况下,铜离子在构成层间电介质的氧化物层上产生并积累,并且导致在BV(击穿电压)和TDDB方面的失效。
然而,根据如上所述的本发明,对铜层进行CMP工艺之后,通过连续进行使用已调整pH值和电化学势的柠檬酸基化学品的一次化学清洗和使用抗坏血酸基化学品的二次化学清洗,作为已经进行了CMP工艺并处于润湿状态的铜层的后清洗工艺,从而在进行了CMP(化学和机械抛光)处理的铜层130(即,如图2所示的铜布线130a)的表面上形成不可溶的Cu2O层140a。结果,由于Cu2O层140a的存在,防止了铜布线130a的腐蚀。
因此,根据本发明的一个实施方案,由于通过后清洗工艺在铜布线130a的表面上形成不可溶的Cu2O层140a,所以可有效地防止铜离子随时间的迁移,其中所述后清洗工艺包括使用柠檬酸基化学品的一次化学清洗和使用抗坏血酸基化学品的二次化学清洗。结果,可防止在相邻铜布线130a之间产生的桥接现象、漏电流特性的劣化、以及所导致的TDDB失效,从而可大大改善半导体器件的可靠性。
参考图1E,进行IPA(异丙醇)干燥,作为对已经进行兆频超声波清洗和两级化学清洗的所得半导体衬底100的所述后清洗工艺的最后步骤。然后使用H2、N2和NH3中的任意一种对干燥的铜布线130a的表面进行等离子体处理。随后在包括等离子体处理的铜布线130a的层间电介质110上形成扩散阻挡150。扩散阻挡150形成为Si3N4层、SiOC层、SiC层和SiCN层中的任意一种。
此后,通过依次地进行一系列已知的后续工艺,完成根据本发明的一个实施方案的铜布线的形成。
图3是解释根据本发明另一个实施方案在半导体器件中形成铜布线的方法的截面图。在本发明的本实施方案中,除化学清洗以外,用于后清洗工艺的所有工艺步骤与上述实施方案的那些相同。因此,此处将仅仅详细地描述本实施方案和上述实施方案之间的差异。
根据本发明的本实施方案,对形成用以填充布线形成区域D的铜层130的CMP工艺完成之后,实施用于铜层130和层间电介质110的后清洗工艺。通过使用烷基季铵盐进行对铜层130和层间电介质110的后清洗工艺,而不是使用如上述实施方案中所述的柠檬酸基化学品和抗坏血酸基化学品的清洗。
更具体地,在本发明的本实施方案中,对已经进行CMP工艺和处于润湿状态的铜层130和层间电介质实施后清洗工艺,以依次地实施兆频超声波清洗、使用烷基季铵盐的化学清洗、以及IPA干燥。在此,通过使用去离子水和设定兆频超声波功率为5~1000W(优选为10~100W)进行兆频超声波清洗,如在以上的实施方案中所述。
进行使用烷基季铵盐的化学清洗以防止氧化物层和铜离子相互反应。烷基季铵盐包括聚季铵盐基化学品。聚季铵盐基化学品的典型实例包括:十二烷基乙基二甲基溴化铵、油基三乙基溴化铵、二癸基二甲基磷酸铵和十六烷基三甲基氯化铵。
根据本发明的本实施方案,由于通过使用烷基季铵盐而进行的后清洗工艺的化学清洗,所以可防止铜离子的迁移。结果,可防止在相邻铜布线之间产生的桥接现象、漏电流特性的劣化以及所导致的TDDB失效。
更具体地,烷基季铵盐如聚季铵盐是与氧化物层反应的表面活性剂化合物。如果如图3所示使用烷基季铵盐进行化学清洗,那么烷基季铵盐的自由基与形成第二绝缘层108的氧化物层反应,并且吸附到所述氧化物层的表面中。因此,氧化物层的表面得到钝化。
因此,对铜层进行CMP处理之后,即使铜离子随着时间而产生,但是由于烷基季铵盐自由基的存在,所以产生的铜离子不能迁移到第二绝缘层108的表面。因此,可防止铜离子的迁移和所导致的缺陷。
根据本发明的本实施方案,由于由氧化物层形成的绝缘层的表面而不是进行CMP工艺的铜层的表面得到钝化,所以可有效地防止铜离子的迁移。结果,可防止由于铜离子的迁移而在相邻铜布线之间产生的桥接现象、漏电流特性的劣化、以及所导致的TDDB失效,从而可大大改善半导体器件的可靠性。
此后,通过依次进行包括等离子体处理铜布线130a的表面和沉积扩散阻挡150的一系列后续工艺,完成根据本发明的本实施方案在半导体器件中的铜布线的形成。
在本发明的另一个实施方案中,通过依次进行兆频超声波清洗、使用柠檬酸基化学品的化学清洗、使用烷基季铵盐的清洗和IPA干燥,实施对已经进行CMP工艺的铜层的后清洗工艺。
根据本发明的本实施方案,使用去离子水和设定兆频超声波功率为5~1000W(优选10~100W),进行兆频超声波清洗。通过调节柠檬酸基化学品的pH值为6.7~12.7和电化学势为-0.4~0.4V,以和上述相同的方式进行所述使用柠檬酸基化学品的化学清洗。
如图4所示,在本发明的另一个实施方案中,由于实施使用柠檬酸基化学品的化学清洗,所以在进行CMP处理的铜层130(即铜布线130a)的表面上形成不可溶的Cu2O层140a。结果,可防止铜离子的迁移。此外,由于实施使用烷基季铵盐的清洗,所以在由氧化物层形成的层间电介质110的表面上形成钝化层140b。结果,通过钝化层140b可防止铜离子的迁移。
而且,在本发明的本实施方案中,由于可有效地防止在对铜层进行CMP处理之后铜离子随时间的迁移,所以能够防止在相邻铜布线之间产生的桥接现象、漏电流特性的劣化和所导致的TDDB失效,从而可大大改善半导体器件的可靠性。
此后,通过依次进行包括等离子体处理铜布线130a的表面和沉积扩散阻挡10的一系列后续工艺,完成根据本发明的本实施方案在半导体器件中的铜布线的形成。
虽然已经描述了本发明的具体实施方案用于说明性的目的,但是本领域技术人员将理解,在没有脱离在所附权利要求中公开的本发明的范围和精神的条件下可进行各种改变、增加和替代。

Claims (54)

1.一种在半导体器件中形成铜布线的方法,包括对先前已经进行了CMP(化学机械抛光)工艺的铜层进行后清洗工艺的步骤,所述后清洗工艺包括以下步骤:
使用柠檬酸基化学品对所述铜层进行一次化学清洗;和
使用抗坏血酸基化学品对已经进行了所述一次化学清洗的所述铜层进行二次化学清洗。
2.根据权利要求1所述的方法,其中在进行所述一次化学清洗的步骤之前,所述后清洗工艺还包括进行兆频超声波清洗的步骤。
3.根据权利要求2所述的方法,其中使用去离子水和设定兆频超声波功率为5~1000W来进行所述兆频超声波清洗。
4.根据权利要求1所述的方法,其中所述柠檬酸基化学品的pH值为6.7~12.7。
5.根据权利要求1所述的方法,其中所述柠檬酸基化学品的电化学势为-0.4~0.4V。
6.根据权利要求1所述的方法,其中通过在所述抗坏血酸基化学品中加入去离子水、乙醇胺和TMAH(四甲基氢氧化铵)来进行所述二次化学清洗。
7.根据权利要求6所述的方法,其中以整个化学溶液的1~10wt%的量来混合所述抗坏血酸基化学品。
8.根据权利要求6所述的方法,其中以整个化学溶液的70~90wt%的量混合所述去离子水。
9.根据权利要求6所述的方法,其中以整个化学溶液的1~10wt%的量混合所述乙醇胺。
10.根据权利要求6所述的方法,其中以整个化学溶液的1~15wt%的量混合所述TMAH。
11.根据权利要求1所述的方法,其中在进行所述二次化学清洗的步骤之后,所述后清洗工艺还包括进行IPA(异丙醇)干燥的步骤。
12.一种在半导体器件中形成铜布线的方法,包括以下步骤:
在半导体衬底上形成层间电介质,在所述层间电介质中限定有布线形成区域;
沉积铜层以填充所述布线形成区域;
通过CMP(化学机械抛光)工艺移除一部分所述铜层,直至暴露出所述层间电介质;和
对已经进行了所述CMP工艺的所述铜层进行后清洗工艺,所述后清洗工艺包括使用柠檬酸基化学品的一次化学清洗和使用抗坏血酸基化学品的二次化学清洗。
13.根据权利要求12所述的方法,其中,在所述形成层间电介质的步骤之后和在所述沉积铜层的步骤之前,所述方法还包括在包括所述布线形成区域的表面的所述层间电介质上形成阻挡层的步骤。
14.根据权利要求13所述的方法,其中所述阻挡层包括选自Ti、TiN、Ta、TaN和Ru层中的至少一个层。
15.根据权利要求13所述的方法,其中所述阻挡层的厚度为
Figure F2009101431225C0000021
16.根据权利要求12所述的方法,其中所述后清洗工艺还包括在所述一次化学清洗之前的兆频超声波清洗。
17.根据权利要求16所述的方法,其中使用去离子水和设定兆频超声波功率为5~1000W来进行所述兆频超声波清洗。
18.根据权利要求12所述的方法,其中所述柠檬酸基化学品的pH值为6.7~12.7。
19.根据权利要求12所述的方法,其中所述柠檬酸基化学品的电化学势为-0.4~0.4V。
20.根据权利要求12所述的方法,其中通过在所述抗坏血酸基化学品中加入去离子水、乙醇胺和TMAH(四甲基氢氧化铵)进行所述二次化学清洗。
21.根据权利要求20所述的方法,其中以整个化学溶液的1~10wt%的量混合所述抗坏血酸基化学品。
22.根据权利要求20所述的方法,其中以整个化学溶液的70~90wt%的量混合所述去离子水。
23.根据权利要求20所述的方法,其中以整个化学溶液的1~10wt%的量混合所述乙醇胺。
24.根据权利要求20所述的方法,其中以整个化学溶液的1~15wt%的量混合所述TMAH。
25.根据权利要求12所述的方法,其中所述后清洗工艺还包括在所述二次化学清洗之后的IPA(异丙醇)干燥。
26.根据权利要求12所述的方法,其中在进行所述后清洗工艺的所述步骤之后,所述方法还包括等离子体处理所述铜层的表面的步骤。
27.根据权利要求26所述的方法,其中使用H2、N2和NH3中的任意一种来进行所述等离子体处理。
28.根据权利要求26所述的方法,其中,在所述等离子体处理步骤之后,所述方法还包括在所述铜层上形成扩散阻挡的步骤。
29.根据权利要求28所述的方法,其中所述扩散阻挡包括Si3N4层、SiOC层、SiC层和SiCN层中的任意一种。
30.一种在半导体器件中形成铜布线的方法,包括以下步骤:
对限定在层间电介质中的布线形成区域中沉积的铜层进行CMP(化学机械抛光)工艺,以暴露出所述层间电介质,和
对已经进行了所述CMP工艺的所述铜层和所述层间电介质进行后清洗工艺,其中所述后清洗工艺包括使用烷基季铵盐的化学清洗。
31.根据权利要求30所述的方法,其中所述后清洗工艺还包括在使用所述烷基季铵盐的所述化学清洗之前的兆频超声波清洗。
32.根据权利要求31所述的方法,其中使用去离子水和设定兆频超声波功率为5~1000W来进行所述兆频超声波清洗。
33.根据权利要求30所述的方法,其中在使用所述烷基季铵盐的所述化学清洗之前,所述后清洗工艺还包括使用柠檬酸基化学品的化学清洗。
34.根据权利要求33所述的方法,其中所述柠檬酸基化学品的pH值为6.7~12.7。
35.根据权利要求33所述的方法,其中所述柠檬酸基化学品的电化学势为-0.4~0.4V。
36.根据权利要求30所述的方法,其中所述烷基季铵盐包括聚季铵盐基化学品。
37.根据权利要求36所述的方法,其中所述聚季铵盐基化学品包括十二烷基乙基二甲基溴化铵、油基三乙基溴化铵、二癸基二甲基磷酸铵和十六烷基三甲基氯化铵中的任意一种。
38.一种在半导体器件中形成铜布线的方法,包括以下步骤:
在半导体衬底上形成层间电介质,在所述层间电介质中限定有布线形成区域;
沉积铜层以填充所述布线形成区域;
通过(化学机械抛光)CMP工艺移除一部分所述铜层直至暴露出所述层间电介质;和
对已经进行了所述CMP工艺的所述铜层和所述层间电介质进行后清洗工艺,所述后清洗工艺包括使用烷基季铵盐的化学清洗。
39.根据权利要求38所述的方法,其中,在所述形成层间电介质的步骤之后和在所述沉积铜层的步骤之前,所述方法还包括在包括所述布线形成区域的表面的所述层间电介质上形成阻挡层的步骤。
40.根据权利要求39所述的方法,其中所述阻挡层包括选自Ti、TiN、Ta、TaN和Ru层中的至少一个层。
41.根据权利要求39所述的方法,其中所述阻挡层的厚度为
Figure F2009101431225C0000041
42.根据权利要求38所述的方法,其中所述后清洗工艺还包括在使用所述烷基季铵盐的所述化学清洗之前的兆频超声波清洗。
43.根据权利要求42所述的方法,其中使用去离子水和设定兆频超声波功率为5~1000W来进行所述兆频超声波清洗。
44.根据权利要求38所述的方法,其中,在使用所述烷基季铵盐的所述化学清洗之前,所述后清洗工艺还包括:
兆频超声波清洗,和
使用柠檬酸基化学品的化学清洗。
45.根据权利要求44所述的方法,其中使用去离子水和设定兆频超声波功率为5~1000W来进行所述兆频超声波清洗。
46.根据权利要求44所述的方法,其中所述柠檬酸基化学品的pH值为6.7~12.7。
47.根据权利要求44所述的方法,其中所述柠檬酸基化学品的电化学势为-0.4~0.4V。
48.根据权利要求38所述的方法,其中所述烷基季铵盐包括聚季铵盐基化学品。
49.根据权利要求48所述的方法,其中所述聚季铵盐基化学品包括十二烷基乙基二甲基溴化铵、油基三乙基溴化铵、二癸基二甲基磷酸铵和十六烷基三甲基氯化铵中的任意一种。
50.根据权利要求38所述的方法,其中所述后清洗工艺还包括在使用所述烷基季铵盐的所述化学清洗之后的IPA(异丙醇)干燥。
51.根据权利要求50所述的方法,其中在所述进行后清洗工艺的步骤之后,所述方法还包括等离子体处理所述铜层的表面的步骤。
52.根据权利要求51所述的方法,其中使用H2、N2和NH3中的任意一种进行所述等离子体处理。
53.根据权利要求51所述的方法,其中,在所述等离子体处理步骤之后,所述方法还包括在所述铜层上形成扩散阻挡的步骤。
54.根据权利要求53所述的方法,其中所述扩散阻挡包括Si3N4层、SiOC层、SiC层和SiCN层中的任意一种。
CN2009101431225A 2009-02-16 2009-05-14 在半导体器件中形成铜布线的方法 Expired - Fee Related CN101807540B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090012418A KR101132303B1 (ko) 2009-02-16 2009-02-16 반도체 소자의 구리배선 형성방법
KR10-2009-0012418 2009-02-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2012103799426A Division CN103107126A (zh) 2009-02-16 2009-05-14 在半导体器件中形成铜布线的方法

Publications (2)

Publication Number Publication Date
CN101807540A true CN101807540A (zh) 2010-08-18
CN101807540B CN101807540B (zh) 2013-02-13

Family

ID=42560315

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009101431225A Expired - Fee Related CN101807540B (zh) 2009-02-16 2009-05-14 在半导体器件中形成铜布线的方法
CN2012103799426A Pending CN103107126A (zh) 2009-02-16 2009-05-14 在半导体器件中形成铜布线的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2012103799426A Pending CN103107126A (zh) 2009-02-16 2009-05-14 在半导体器件中形成铜布线的方法

Country Status (3)

Country Link
US (1) US8252686B2 (zh)
KR (1) KR101132303B1 (zh)
CN (2) CN101807540B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111574927A (zh) * 2020-06-22 2020-08-25 宁波日晟新材料有限公司 一种含还原剂的碳化硅抛光液及其制备方法和应用

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8920567B2 (en) 2013-03-06 2014-12-30 International Business Machines Corporation Post metal chemical-mechanical planarization cleaning process
US20160093583A1 (en) * 2014-09-25 2016-03-31 Micron Technology, Inc. Bond pad with micro-protrusions for direct metallic bonding
CN105990219A (zh) * 2015-01-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 半导体器件的清洗方法
CN105990244B (zh) * 2015-01-30 2019-02-12 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
JP7414597B2 (ja) * 2020-03-12 2024-01-16 キオクシア株式会社 配線形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265781B1 (en) 1996-10-19 2001-07-24 Micron Technology, Inc. Methods and solutions for cleaning polished aluminum-containing layers, methods for making metallization structures, and the structures resulting from these methods
US6492308B1 (en) * 1999-11-16 2002-12-10 Esc, Inc. Post chemical-mechanical planarization (CMP) cleaning composition
US6464568B2 (en) 2000-12-04 2002-10-15 Intel Corporation Method and chemistry for cleaning of oxidized copper during chemical mechanical polishing
US7468105B2 (en) * 2001-10-16 2008-12-23 Micron Technology, Inc. CMP cleaning composition with microbial inhibitor
US6911394B2 (en) * 2002-02-25 2005-06-28 Texas Instruments Incorporated Semiconductor devices and methods of manufacturing such semiconductor devices
US6716771B2 (en) * 2002-04-09 2004-04-06 Intel Corporation Method for post-CMP conversion of a hydrophobic surface of a low-k dielectric layer to a hydrophilic surface
KR20040000705A (ko) 2002-06-25 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
US7435712B2 (en) * 2004-02-12 2008-10-14 Air Liquide America, L.P. Alkaline chemistry for post-CMP cleaning
EP1628336B1 (en) * 2004-08-18 2012-01-04 Mitsubishi Gas Chemical Company, Inc. Cleaning liquid and cleaning method
DE102005009073B4 (de) * 2005-02-28 2009-09-10 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Nachbehandlung einer Halbleiterstruktur
CN101062503A (zh) * 2006-04-24 2007-10-31 联华电子股份有限公司 化学机械研磨后的晶片清洗方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111574927A (zh) * 2020-06-22 2020-08-25 宁波日晟新材料有限公司 一种含还原剂的碳化硅抛光液及其制备方法和应用

Also Published As

Publication number Publication date
KR101132303B1 (ko) 2012-04-05
KR20100093296A (ko) 2010-08-25
US8252686B2 (en) 2012-08-28
CN103107126A (zh) 2013-05-15
US20100210104A1 (en) 2010-08-19
CN101807540B (zh) 2013-02-13

Similar Documents

Publication Publication Date Title
US11251131B2 (en) Copper contact plugs with barrier layers
US10916473B2 (en) Method of cleaning wafer after CMP
US20130149864A1 (en) Semiconductor Device and Manufacturing Method Thereof
CN101807540B (zh) 在半导体器件中形成铜布线的方法
US7670946B2 (en) Methods to eliminate contact plug sidewall slit
US20080265416A1 (en) Metal line formation using advaced CMP slurry
US20180294180A1 (en) Semiconductor structure and fabrication method thereof
US6169028B1 (en) Method fabricating metal interconnected structure
US8703612B2 (en) Process for forming contact plugs
US20200243374A1 (en) Semiconductor device and method of fabricating the same
KR100652317B1 (ko) 반도체 소자의 금속 패드 제조 방법
JP2005072238A (ja) 半導体装置の製造方法
KR20080001905A (ko) 반도체 소자의 금속 배선 형성방법
JP2006156592A (ja) 半導体装置の製造方法
KR20090083773A (ko) 반도체 소자의 금속배선 형성방법
CN113594134A (zh) 半导体结构及其形成方法
JP2012038898A (ja) 半導体装置の製造方法および半導体装置
TW550736B (en) Method of preventing copper diffusion through a wafer backside into the wafer
KR100672165B1 (ko) 반도체 소자의 제조 방법
TWI226676B (en) Method of planarizing semiconductor interconnect
JPH10135326A (ja) Bpsgリフローおよびこれによって形成される集積回路チップに関連するパターンひずみを抑制する方法
KR20090076359A (ko) 반도체 소자의 금속 배선 형성방법
KR20080088995A (ko) 반도체 소자의 금속배선 제조방법
KR20070099972A (ko) 반도체 소자의 금속 배선 형성방법
KR20100048755A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130213

Termination date: 20140514